KR20220054102A - 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 - Google Patents

연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 Download PDF

Info

Publication number
KR20220054102A
KR20220054102A KR1020200138619A KR20200138619A KR20220054102A KR 20220054102 A KR20220054102 A KR 20220054102A KR 1020200138619 A KR1020200138619 A KR 1020200138619A KR 20200138619 A KR20200138619 A KR 20200138619A KR 20220054102 A KR20220054102 A KR 20220054102A
Authority
KR
South Korea
Prior art keywords
disposed
pattern
region
dummy pattern
circuit board
Prior art date
Application number
KR1020200138619A
Other languages
English (en)
Inventor
강채원
손만기
임준영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020200138619A priority Critical patent/KR20220054102A/ko
Publication of KR20220054102A publication Critical patent/KR20220054102A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

실시예에 따른 연성 인쇄회로기판은, 제 1 영역 및 제 2 영역을 포함하는 기재; 및 상기 제 1 영역 상에 배치되는 회로 패턴 및 더미 패턴을 포함하고, 상기 제 1 영역은 상기 제 2 영역 사이에 배치되고, 상기 제 1 영역은 제 1-1 영역 및 상기 제 1-1 영역과 상기 제 2 영역 사이의 제 1-2 영역을 포함하고, 상기 회로 패턴은 상기 제 1-1 영역 상에 배치되고, 상기 더미 패턴은 상기 제 1-2 영역 상에 배치되고, 상기 회로 패턴 및 상기 더미 패턴은 동일한 금속을 포함하고, 상기 기재 상의 금속 용적률은 45% 이상이다.

Description

연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자디바이스{FLEXIBLE PRINTED CIRCUIT BOARD, COF MODULE AND ELECTRONIC DEVICE COMPRISING THE SAME}
실시예는 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자디바이스에 관한 것이다. 자세하게, 상기 연성 인쇄회로기판은 COF용 연성인쇄회로기판일 수 있다.
최근 다양한 전자 제품이 얇고, 소형화, 경량화되고 있다. 이에 따라, 전자 제품의 좁은 영역에 고밀도로 반도체 칩을 실장하기 위한 다양한 연구가 진행되고 있다.
그 중에서도, COF(Chip On Film) 방식은 플렉서블 기판을 사용하기 때문에, 플렉서블 디스플레이에 적용될 수 있다. 즉, COF 방식은 다양한 웨어러블 전자기기에 적용될 수 있다는 점에서 각광받고 있다. 또한, COF 방식은 미세한 피치를 구현할 수 있기 때문에, 화소수의 증가에 따른 고해상도의 디스플레이를 구현하는데 사용될 수 있다.
COF(Chip On Film)는 반도체 칩을 얇은 필름 형태의 연성 인쇄회로기판에 장착하는 방식이다. 예를 들어, 반도체 칩은 직접회로(Integrated Circuit, IC) 칩 또는 대규모 직접회로(Large Scale Integrated circuit, LSI) 칩일 수 있다.
상기 연성 인쇄회로기판은 상기 반도체 칩과 디스플레이 패널 및/또는 인쇄회로기판과을 연결하기 위해 복수의 회로 패턴들 및 상기 회로 패턴을 보호하는 보호층이 배치될 수 있다.
이때, 상기 연성 인쇄회로기판의 기재, 회로 패턴 및 보호층은 서로 다른 물질을 포함하고 이에 의해, 기재, 회로 패턴 및 보호층의 물리적/화학적 특성 및 두께가 다를 수 있다.
이에 따라, 상기 연성 인쇄회로기판의 기재, 회로 패턴 및 보호층은 상기 칩과 회로 패턴을 본딩하는 공정에서 발생하는 열에 의한 변형특성이 다를 수 있고, 이에 의해, 상기 본딩 공정에서 연성 인쇄회로기판의 휨이 발생할 수 있다.
따라서, 상기와 같은 문제점을 해결할 수 있는 새로운 구조의 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자 디바이스가 요구된다,
실시예는 휨을 방지할 수 있는 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자 디바이스를 제공하고자 한다.
실시예에 따른 연성 인쇄회로기판은, 제 1 영역 및 제 2 영역을 포함하는 기재; 및 상기 제 1 영역 상에 배치되는 회로 패턴 및 더미 패턴을 포함하고, 상기 제 1 영역은 상기 제 2 영역 사이에 배치되고, 상기 제 1 영역은 제 1-1 영역 및 상기 제 1-1 영역과 상기 제 2 영역 사이의 제 1-2 영역을 포함하고, 상기 회로 패턴은 상기 제 1-1 영역 상에 배치되고, 상기 더미 패턴은 상기 제 1-2 영역 상에 배치되고, 상기 회로 패턴 및 상기 더미 패턴은 동일한 금속을 포함하고, 상기 기재 상의 금속 용적률은 45% 이상이다.
실시예에 따른 연성 인쇄회로기판 및 이를 포함하는 COF 모듈은 연성 인쇄회로기판 및 COF 모듈의 휨 특성을 개선할 수 있다.
즉, 상기 회로 패턴이 배치되는 영역과 스프로킷 홀이 배치되는 영역 사이에 더미 패턴이 배치됨으로써, 상기 연성 인쇄회로기판 및 상기 COF 모듈의 전체적인 금속 또는 구리 용적율이 증가될 수 있다.
이에 따라, 상기 더미 패턴에 의해 금속 또는 구리가 배치되는 영역과 배치되지 않는 영역의 열팽창 계수 차이를 완화할 수 있으므로, 연성 인쇄회로기판 및 COF 모듈 제조시 발생하는 열에 의한 연성 인쇄회로기판 및 COF 모듈의 휨을 감소할 수 있다.
도 1은 실시예에 따른 연성 인쇄회로기판의 상면도를 도시한 도면이다.
도 2 및 도 3은 도 1의 A-A' 영역의 단면도를 도시한 도면이다.
도 4는 도 1의 B-B' 영역의 단면도를 도시한 도면이다.
도 5는 도 1의 C-C' 영역의 단면도를 도시한 도면이다.
도 6 내지 도 9는 실시예에 따른 연성 인쇄회로기판의 더미 패턴의 다양한 배치를 설명하기 위한 도면들이다.
도 10은 도 1의 D-D' 영역의 단면도를 도시한 도면이다.
도 11은 실시예에 따른 COF 모듈의 상면도를 도시한 도면이다.
도 12는 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈의 연결관계를 도시한 단면도이다.
도 13 내지 도 15는 실시예에 따른 연성인쇄회로기판을 포함하는 전자디바이스에 관한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다.
또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 도면들을 참조하여 실시예에 따른 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자 디바이스를 설명한다.
도 1은 실시예에 따른 연성 인쇄회로기판의 상면도를 도시한 도면이다.
도 1을 참조하면, 실시예에 따른 연성 인쇄회로기판(1000)은 기재(100), 상기 기재(100) 상에 배치되는 회로 패턴(201, 202)을 포함할 수 있다.
상기 기재(100)는 연성 플라스틱을 포함할 수 있다. 예를 들어, 상기 기재(100)는 폴리이미드(polyimide, PI) 기판일 수 있다. 다만, 실시예는 이에 제한되지 않고, 상기 기재(100) 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN)와 같은 고분자 물질을 포함할 수 있다. 이에 따라, 상기 기재(100)를 포함하는 연성 인쇄회로기판은 곡선의 디스플레이 장치가 구비된 다양한 전자 디바이스에 사용될 수 있다. 예를 들어, 상기 기재(100)를 포함하는 연성인쇄회로 기판은 플렉서블 특성이 우수함에 따라, 웨어러블 전자 디바이스의 반도체 칩을 실장하는데 적합할 수 있다. .
상기 기재(100)는 20㎛ 내지 100㎛의 두께를 가질 수 있다. 예를 들어, 상기 기재(100)는 25㎛ 내지 50㎛의 두께를 가질 수 있다. 예를 들어, 상기 기재(100)는 30㎛ 내지 40㎛의 두께를 가질 수 있다. 상기 기재(100)의 두께가 100㎛ 초과하는 경우 상기 연성 인쇄회로기판의 전체적인 두께가 증가할 수 있고, 이에 의해 플렉서블 특성이 저하될 수 있다. 또한, 상기 기재(100)의 두께가 20㎛ 미만인 경우에는 칩을 실장 하는 공정에서 상기 기재(100)에 인가되는 열/압력 등에 취약할 수 있다.
상기 기재(100)는 복수의 영역을 포함할 수 있다. 예를 들어, 상기 기재(100)는 제 1 영역(1A) 및 제 2 영역(2A)을 포함할 수 있다. 상기 제 1 영역(1A)은 상기 기재(100)의 중앙 영역일 수 있고, 상기 제 2 영역(2A)은 상기 기재(100)의 외곽 영역일 수 있다. 즉, 상기 제 1 영역(1A)은 상기 제 2 영역(2A)들 사이에 배치될 수 있다.
상기 제 1 영역(1A)은 제 1-1 영역(1-1A) 및 제 1-2 영역(1-2A)을 포함할 수 있다. 상기 제 1-2 영역(1-2A)은 상기 제 1 영역(1A)의 외곽에 배치될 수 있다. 즉, 상기 제 1-2 영역(1-2A)은 상기 제 1-1 영역(1-1A) 및 상기 제 2 영역(2A) 사이에 배치될 수 있다. 즉, 상기 제 1-2 영역(1-2A)은 상기 제 1-1 영역(1-1A)보다 상기 제 2 영역(2A)에 더 가깝게 배치될 수 있다.
상기 제 1-1 영역(1-1A)은 칩 실장 영역(CA)을 포함할 수 있다. 자세하게, 상기 제 1-1 영역(1-1A)은 상기 회로 패턴과 연결되는 칩(C)이 실장되는 칩 실장 영역(CA)을 포함할 수 있다.
또한, 상기 제 1-1 영역(1-1A) 상에는 회로 패턴이 배치될 수 있다. 자세하게, 상기 제 1-1 영역(1-1A)에는 서로 이격하여 배치되고, 다 방향으로 연장하는 복수의 회로 패턴이 배치될 수 있다.
상기 제 1-2 영역(1-2A) 상에는 더미 패턴(300)이 배치될 수 있다. 자세하게, 상기 제 1-2 영역(1-2A)에는 일 방향으로 연장하는 더미 패턴(300)이 배치될 수 있다.
상기 제 2 영역(2A)에는 상기 회로 패턴 및 더미 패턴(300)이 배치되지 않을 수 있다. 즉, 상기 회로 패턴 및 더미 패턴(300)의 배치 유무에 따라, 상기 제 1 영역(1A)과 상기 제 2 영역(2A)이 구분될 수 있다.
상기 제 2 영역(2A)은 복수의 홀을 포함할 수 있다. 자세하게, 상기 제 2 영역(2A)은 복수의 스프로킷 홀(H)을 포함할 수 있다. 상기 스프로킷 홀(H)에 의해 상기 연성 인쇄회로기판은 롤투롤 방식으로 스프로킷 홀에 의하여 감기거나 풀어질 수 있다. 즉, 회로 패턴이 배치되는 복수의 연성 인쇄회로기판은 서로 연결되고, 상기 스프로킷 홀(H)에 의해 감기거나 풀어질 수 있다.
상기 연성 인쇄회로기판은 스프로킷 홀(H)이 형성된 제 2 영역(2A) 및 상기 더미 패턴(300)이 형성되는 제 1-2 영역(1-2A)과 상기 제 1 영역(1A)의 경계 라인(CL)을 절단한 후, COF 모듈로 가공되어 다양한 전자디바이스에 실장될 수 있다.
상기 제 1-1 영역(1A)에는 복수의 회로 패턴들이 배치될 수 있다. 자세하게, 상기 제 1-1 영역(1A)에는 제 1 회로 패턴(201) 및 제 2 회로 패턴(202)이 배치될 수 있다.
도 1 내지 도 3을 참조하면, 상기 제 1 회로 패턴(201)의 일단은 상기 칩 실장 영역(CA)에 배치될 수 있다. 이에 따라, 상기 제 1 회로 패턴(201)은 상기 칩 실장 영역(CA)에 배치되는 칩(C)과 전기적으로 연결될 수 있다. 또한, 상기 제 1 회로 패턴(201)의 타단은 인쇄회로기판과 연결될 수 있다. 즉, 상기 제 1 회로 패턴(201)은 인쇄회로기판과 상기 칩을 연결하는 회로 패턴일 수 있다.
상기 제 1 회로 패턴(201)은 제 1 배선부(201a) 및 제 1 패드부(201b)를 포함할 수 있다. 상기 제 1 패드부(201b)는 상기 제 1 회로 패턴(201)의 일단 및 타단에 배치되어 상기 제 1 회로 패턴(201)과 상기 칩 및 상기 인쇄회로기판을 전기적으로 연결할 수 있다. 또한, 상기 제 1 배선부(201a)는 상기 제 1 패드부(201b)들 사이에 배치되어 상기 칩 및 상기 인쇄회로기판에 신호를 전달할 수 있다.
상기 제 1 회로 패턴(201) 상에는 보호층(400)이 배치될 수 있다. 자세하게, 상기 제 1 회로 패턴(201) 상에는 부분적으로 보호층(400)이 배치될 수 있다.
자세하게, 상기 제 1 배선부(201a) 상에는 보호층(400)이 배치되고, 상기 제 1 패드부(201b) 상에는 보호층(400)이 배치되지 않을 수 있다. 이에 의해 상기 제 1 배선부(201a)를 외부의 수분, 공기 등에 의한 산화를 방지하고 상기 제 1 회로 패턴(201)의 탈막을 방지할 수 있다. 또한, 상기 제 1 회로 패턴(201)은 상기 제 1 패드부(201b)를 통해 상기 칩 및 상기 인쇄회로기판의 단자와 연결될 수 있다.
상기 제 1 배선부(201a)와 상기 제 1 패드부(201b)는 일체로 형성될 수 있다. 또한, 상기 제 1 배선부(201a)와 상기 제 1 패드부(201b)는 동일 선폭으로 형성될 수 있다.
또한, 도 1 및 도 4를 참조하면, 상기 제 2 회로 패턴(202)의 일단은 상기 칩 실장 영역(CA)에 배치될 수 있다. 이에 따라, 상기 제 @ 회로 패턴(202)은 상기 칩 실장 영역(CA)에 배치되는 칩(C)과 전기적으로 연결될 수 있다. 또한, 상기 제 2 회로 패턴(202)의 타단은 디스플레이 패널과 연결될 수 있다. 즉, 상기 제 2 회로 패턴(202)은 디스플레이 패널과 상기 칩을 연결하는 회로 패턴일 수 있다.
이에 따라, 상기 인쇄회로기판으로부터 상기 제 1 회로 패턴(201)을 통하여 전달되는 전자신호는 상기 칩(C)에 의해 처리될 수 있고, 상기 칩(C)으로부터 상기 제 2 회로 패턴(202)을 통하여 전달되는 전자신호는 상기 디스플레이 패널로 전달될 수 있다.
상기 제 2 회로 패턴(202)은 제 2 배선부(202a) 및 제 2 패드부(202b)를 포함할 수 있다. 상기 제 2 패드부(202b)는 상기 제 2 회로 패턴(202)의 일단 및 타단에 배치되어 상기 제 2 회로 패턴(202)과 상기 칩 및 상기 디스플레이 패널을 전기적으로 연결할 수 있다. 또한, 상기 제 2 배선부(202a)는 상기 제 2 패드부(202b)들 사이에 배치되어 상기 칩 및 상기 디스플레이 패널에 신호를 전달할 수 있다.
상기 제 2 회로 패턴(202) 상에는 보호층(400)이 배치될 수 있다. 자세하게, 상기 제 2 회로 패턴(201) 상에는 부분적으로 보호층(400)이 배치될 수 있다.
자세하게, 상기 제 2 배선부(202a) 상에는 보호층(400)이 배치되고, 상기 제 2 패드부(202b) 상에는 보호층(400)이 배치되지 않을 수 있다. 이에 의해 상기 제 2 배선부(202a)를 외부의 수분, 공기 등에 의한 산화를 방지하고 상기 제 2 회로 패턴(202)의 탈막을 방지할 수 있다. 또한, 상기 제 2 회로 패턴(202)은 상기 제 2 패드부(202b)를 통해 상기 칩 및 상기 인쇄회로기판의 단자와 연결될 수 있다.
상기 제 2 배선부(202a)와 상기 제 2 패드부(202b)는 일체로 형성될 수 있다. 또한, 상기 제 2 배선부(202a)와 상기 제 2 패드부(202b)는 동일 선폭으로 형성될 수 있다.
상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 자세하게, 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 구리(Cu)를 포함할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니고, 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 구리(Cu), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 및 이들의 합금 중 적어도 하나의 금속을 포함할 수 있음은 물론이다.
도 2를 참조하면, 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 다층으로 형성될 수 있다. 자세하게, 상기 제 1 배선부(201a), 상기 제 1 패드부(201b), 상기 제 2 배선부(202a) 및 상기 제 2 패드부(202b)는 제 1 금속층(210) 및 제 2 금속층(220)을 포함할 수 있다.
상기 제 1 금속층(210)은 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)의 씨드층일 수 있다. 자세하게, 상기 제 1 금속층(210)은 상기 기재(100) 상에 구리(Cu) 등의 금속 물질을 이용하여 무전해 도금을 통해 형성되는 씨드층일 수 있다.
또한, 상기 제 2 금속층(220)은 도금층일 수 있다. 자세하게, 상기 제 2 금속층(220)은 상기 제 1 금속층(210)을 씨드층으로 하여 전해도금으로 형성된 도금층일 수 있다.
상기 제 1 금속층(210)의 두께는 상기 제 2 금속층(220)의 두께보다 작을 수 있다.
예를 들어, 상기 제 1 금속층(210)의 두께는 0.7㎛ 내지 2㎛일 수 있고, 상기 제 2 금속층(220)의 두께는 10㎛ 내지 25㎛일 수 있다.
상기 제 1 금속층(210) 및 상기 제 2 금속층(220)은 동일한 금속 물질을 포함할 수 있다. 예를 들어, 상기 제 1 금속층(210) 및 상기 제 2 금속층(220)은 구리(Cu)를 포함할 수 있다.
또한, 상기 제 2 금속층(220) 상에는 접합층(230)이 배치될 수 있다. 자세하게, 상기 접합층(230)은 상기 제 1 금속층(210), 상기 제 2 금속층(220)의 측면 및 상기 제 2 금속층(220)의 상면에 배치될 수 있다. 즉, 상기 접합층(230)은 상기 제 1 금속층(210), 상기 제 2 금속층(220)을 감싸면서 배치될 수 있다.
상기 접합층(230)은 금속을 포함할 수 있다. 자세하게, 상기 접합층(230)은 주석(Sn)을 포함할 수 있다.
상기 접합층(230)은 0.3㎛ 내지 0.7㎛의 두께로 형성될 수 있다. 상기 접합층(230)은 상기 접합층(230)과 상기 제 2 금속층(220)이 접촉하는 하부면에서 상부면 방향으로 연장하면서 주석의 함량이 높아질 수 있다.
즉, 상기 접합층(230)은 상기 제 2 금속층(220)과 접촉하며 배치되므로, 상기 접합층(230)의 하부면에서 상부면 방향으로 갈수록 주석의 함량이 높아지고, 구리의 함량은 낮아질 수 있다.
이에 따라, 상기 접합층(230)의 상부면에서 0.1㎛ 내지 0.3㎛의 두께 범위에서는 순수한 주석만이 잔류할 수 있다.
상기 접합층(230)에 의해 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 상기 제 1 패드부 및 제 2 패드부를 열 및 압력을 통해 용이하게 접착할 수 있다. 즉, 상기 제 1 패드부 및 제 2 패드부에 열 및 압력을 인가하는 경우, 상기 접착층에서 순수한 주석이 잔류하는 상부면이 용융되면서 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 용이하게 접착될 수 있다.
상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 2㎛ 내지 25㎛의 두께로 배치될 수 있다. 예를 들어, 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 5㎛ 내지 20㎛의 두께로 배치될 수 있다. 예를 들어, 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 7㎛ 내지 15㎛의 두께로 배치될 수 있다.
상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 제조 공정 중 회로 패턴들의 이격을 위해 진행되는 플레쉬에칭(Flash etching)에 의해 제 1 금속층(210)을 에칭하는 공정이 진행되므로, 최종적으로 제조되는 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 상기 제 1 금속층(210), 상기 제 2 금속층(220) 및 상기 접합층(230)의 두께의 합보다 작을 수 있다.
상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)의 두께가 2㎛ 미만인 경우에는 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)의 저항이 증가할 수 있다. 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)의 두께가 25㎛를 초과하는 경우에는 미세패턴을 구현하기 어려울 수 있다.
한편, 상기 기재(100)와 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202) 사이에는 버퍼층(250)이 더 배치될 수 있다. 상기 버퍼층(250)은 이종물질인 상기 기재(100)와 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)의 밀착력을 향상시킬 수 있다.
상기 버퍼층(250)은 다층으로 형성될 수 있다. 자세하게, 상기 기판(100) 상에는 제 1 버퍼층(251) 및 상기 제 1 버퍼층(251) 상의 제 2 버퍼층(252)이 배치될 수 있다. 이에 따라, 상기 제 1 버퍼층(251)은 상기 기재(100)와 접촉하고, 상기 제 2 버퍼층(252)은 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)과 접촉하며 배치될 수 있다.
상기 제 1 버퍼층(251)은 상기 기재(100)와 밀착력이 좋은 물질을 포함할 수 있다. 예를 들어, 상기 제 1 버퍼층(251)은 니켈(Ni)을 포함할 수 있다. 또한, 상기 제 2 버퍼층(252)은 상기 회로패턴(200)과 밀착력이 좋은 물질을 포함할 수 있다. 예를 들어, 상기 제 2 버퍼층(252)은 크롬(Cr)을 포함할 수 있다.
상기 제 1 버퍼층(251) 및 상기 제 2 버퍼층(252)을 포함하는 상기 버퍼층(250)은 나노미터 단위의 박막두께를 가질 수 있다. 예를 들어, 상기 버퍼층(250)은 20㎚ 이하의 두께를 가질 수 있다.
상기 버퍼층(250)에 의해 이종 물질인 기재(100)와 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)의 밀착력을 향상시킬 수 있으므로, 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)의 탈막을 방지할 수 있다.
한편, 도 3을 참조하면, 상기 접착층(230)은 제 1 접착층(231) 및 제 2 접착층(232)을 포함할 수 있다.
자세하게, 상기 제 1 접착층(231)은 상기 제 1 배선부(201a), 상기 제 2 배선부(202a), 상기 제 1 패드부(201b) 및 상기 제 2 패드부(202b) 상에 배치될 수 있다. 즉, 상기 제 1 접착층(231)은 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202) 상에 배치될 수 있다.
또한, 상기 제 2 접착층(232)은 상기 제 1 패드부(201b) 및 상기 제 2 패드부(202b) 상에만 배치될 수 있다. 즉, 상기 제 2 접착층(232)에 의해 상기 제 1 배선부(201a) 및 상기 제 2 배선부(202a)와 상기 제 1 패드부(201b) 및 상기 제 2 패드부(202b)는 서로 다른 층 구조를 가질 수 있다.
상기 제 1 접착층(231)과 상기 제 2 접착층(232)은 금속을 포함할 수 있다. 자세하게, 상기 제 1 접착층(231)과 상기 제 2 접착층(232)은 주석(Sn)을 포함할 수 있다.
상기 제 1 접착층(231)과 상기 제 2 접착층(232)은 서로 다른 두께로 배치될 수 있다. 자세하게, 상기 제 2 접착층(232)은 상기 제 1 접착층(231)의 두께보다 클 수 있다.
예를 들어, 상기 제 1 접착층(231)은 0.02㎛ 내지 0.06㎛의 박막 두께를 가지고, 상기 제 2 접착층(232)은 0.2㎛ 내지 0.6㎛의 두께를 가질 수 있다.
상기 보호층(400)과 상기 제 1 배선부(201a) 및 상기 제 2 배선부(202a) 사이에 상기 접착층이 두껍게 배치되는 경우, 상기 연성 인쇄회로기판을 구부릴 때, 크랙이 발생할 수 있다. 이에 따라, 상기 보호층(400)과 상기 제 1 배선부(201a) 및 상기 제 2 배선부(202a) 사이의 제 1 접착층(231)은 얇은 박막 두께로 형성함으로써, 연성 인쇄회로기판을 구부릴 때 크랙이 발생하는 것을 방지할 수 있다.
또한, 상기 제 2 접합층(232)은 상기 접합층(232)과 상기 제 1 접합층(231)이 접촉하는 하부면에서 상부면 방향으로 연장하면서 주석의 함량이 높아질 수 있다.
즉, 상기 제 2 접합층(232)은 상기 제 2 접합층(232)의 하부면에서 상부면 방향으로 갈수록 주석의 함량이 높아지고, 구리의 함량은 낮아질 수 있다.
이에 따라, 상기 제 2 접합층(232)의 상부면에서 0.1㎛ 내지 0.3㎛의 두께 범위에서는 순수한 주석만이 잔류할 수 있다.
상기 제 2 접합층(232)에 의해 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 상기 제 1 패드부 및 제 2 패드부를 열 및 압력을 통해 용이하게 접착할 수 있다. 즉, 상기 제 1 패드부 및 제 2 패드부에 열 및 압력을 인가하는 경우, 상기 접착층에서 순수한 주석이 잔류하는 상부면이 용융되면서 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 용이하게 접착될 수 있다.
도 1 및 도 5를 참조하면, 상기 제 1-2 영역(1-2A)에는 더미 패턴(300)이 배치될 수 있다. 즉, 상기 더미 패턴(300)은 상기 스프로킷 홀(H)과 상기 회로 패턴 사이에 배치될 수 있다.
상기 더미 패턴(300)은 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)과 동일하거나 유사한 물질을 포함할 수 있다. 예를 들어, 상기 더미 패턴(300)은 구리(Cu)를 포함할 수 있다. 즉, 상기 더미 패턴(300)도 앞서 설명한 제 1 금속층 및 제 2 금속층을 포함할 수 있다.
상기 더미 패턴(300)은 길이 방향을 가지면서 일 방향으로 연장될 수 있다. 예를 들어, 상기 더미 패턴(300)은 상기 제 1-2 영역(1-2A) 상에서 상기 제 1 회로 패턴(201)에서 상기 제 2 회로 패턴(202) 방향으로 길이 방향을 가지면서 배치될 수 있다. 예를 들어, 상기 더미 패턴(300)은 바(bar) 형상으로 배치될 수 있다.
상기 더미 패턴(300)도 상기 기재(100)와의 밀착력을 향상시키기 위해, 상기 더미 패턴(300)과 상기 기재(100) 사이에 앞서 설명한 버퍼층이 배치될 수 있다.
앞서 설명하였듯이, 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202) 상에는 보호층(400)이 배치될 수 있다.
상기 보호층(400)은 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202) 상에 부분적으로 배치될 수 있다. 상기 보호층(400)은 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202) 상을 덮으면서 배치되고, 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 상기 보호층(400)에 의해 산화에 의한 손상 또는 탈막을 방지할 수 있다.
상기 보호층(400)은 상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202) 상에서 칩(C) 및 디스플레이 패널, 메인보드 등의 외부의 디바이스와 전기적으로 연결되기 위한 영역을 제외한 영역에 부분적으로 배치될 수 있다. 즉, 상기 보호층(400)은 상기 회로 패턴의 배선부에만 배치될 수 있다.
상기 보호층(400)은 솔더페이스트를 포함할 수 있다. 예를 들어, 상기 보호층(400)은 열경화성수지, 열가소성수지, 충전제, 경화제 또는 경화촉진제를 포함하는 솔더페이스트를 포함할 수 있다.
한편, 상기 더미 패턴(300) 상에도 상기 보호층(400)이 배치될 수 있다. 또는, 상기 더미 패턴(300) 상에는 상기 보호층(400)이 배치되지 않을 수 있다.
실시예에 따른 연성 인쇄회로기판은 상기 더미 패턴(300)에 의해 상기 연성 인쇄회로기판(1000)의 금속 용적률이 증가할 수 있다. 예를 들어, 상기 회로 패턴(200) 및 상기 더미 패턴(300)이 구리를 포함하는 경우, 상기 연성 인쇄회로기판(1000)의 구리 용적률이 증가될 수 있다.
여기서, 금속 용적률 또는 구리 용적률은 금속(구리) 면적/기재 면적으로 정의될 수 있다. 즉, 상기 금속 용적률 또는 상기 구리 용적률은 상기 기재의 전체 면적을 100으로 하였을 때, 상기 기재(100) 상에 배치되는 상기 구리의 면적의 비율로 정의될 수 있다.
즉, 실시예에 따른 연성 인쇄회로기판은 제 1-1 영역(1-1A)에만 배치되었던 금속층을 상기 제 1-2 영역(1-2A)에도 추가적으로 배치함으로써, 상기 연성 인쇄회로기판(1000)에서 구리가 배치되는 면적이 증가될 수 있다.
상기 연성 인쇄회로기판의 금속 용적률은 45% 이상일 수 있다. 자세하게, 상기 연성 인쇄회로기판의 금속 용적률은 50% 이상일 수 있다. 더 자세하게, 상기 연성 인쇄회로기판의 금속 용적률은 60% 이상일 수 있다.
또는, 상기 연성 인쇄회로기판의 구리 용적률은 45% 이상일 수 있다. 자세하게, 상기 연성 인쇄회로기판의 구리 용적률은 50% 이상일 수 있다. 더 자세하게, 상기 연성 인쇄회로기판의 구리 용적률은 60% 이상일 수 있다.
예를 들어, 상기 연성 인쇄회로기판의 금속(구리) 용적률은 45% 내지 70%일 수 있다.
상기 연성 인쇄회로기판의 금속(구리) 용적률이 45% 미만인 경우, 상기 연성 인쇄회로기판에 휨이 발생할 수 있다. 즉, 상기 기재 상에서 금속(구리)가 배치되는 영역과 배치되지 않는 영역의 열팽창계수차이로 인해 열이 인가되는 상기 연성 인쇄회로기판의 공정에서 연성 인쇄회로기판의 휨이 발생될 수 있다.
또한, 상기 연성 인쇄회로기판의 금속(구리) 용적률이 70% 초과하는 경우, 상기 기재 상의 금속에 의해 연성 인쇄회로기판의 굴곡성, 플렉서블 특성이 저하될 수 있고, 더미 영역의 증가로 인해 상기 연성 인쇄회로기판에서 불필요한 영역이 증가될 수 있다.
한편, 앞서 설명한 것과 같이 상기 더미 패턴(300) 상에는 보호층(400)이 배치되거나 배치되지 않을 수 있다. 바람직하게는, 상기 더미 패턴(300) 상에는 보호층(400)이 배치될 수 있다. 이에 따라 상기 연성 인쇄회로기판을 롤투롤 방식으로 스프로킷 홀에 의하여 감기거나 풀 때, 더미 패턴으로 불순물이 침투되어 산화 등이 발생하는 것을 방지할 수 있고, 더미 패턴 금속이 직접 접촉되어 크랙 등이 발생하는 것을 방지할 수 있다.
예를 들어, 상기 보호층(400)의 면적에 대한 상기 금속(구리) 면적의 비(금속(구리)/보호층)은 0.7 내지 0.8일 수 있다.
상기 더미 패턴(300)은 제 1 더미 패턴(310) 및 제 2 더미 패턴(320)을 포함할 수 있다.
예를 들어, 상기 더미 패턴(300)은 상기 제 1-2 영역(1-2A)에 배치되고 서로 마주보는 제 1 더미 패턴(310) 및 제 2 더미 패턴(320)을 포함할 수 있다.
도 1에 도시되어 있듯이, 상기 제 1 더미 패턴(310)과 상기 제 2 더미 패턴(320)은 동일한 형상으로 배치될 수 있다. 즉, 상기 제 1 더미 패턴(310)과 상기 제 2 더미 패턴(320)은 동일한 크기를 가지도록 동일한 폭 및 길이를 가질 수 있다.
또는, 상기 제 1 더미 패턴(310)과 상기 제 2 더미 패턴(320)은 다른 형상으로 형성될 수 있다.
예를 들어, 도 6을 참조하면, 상기 제 1 더미 패턴(310) 및 상기 제 2 더미 패턴(320)은 서로 다른 폭 및 길이를 가지면서 배치될 수 잇다. 또한, 상기 제 1 더미 패턴(310)과 상기 제 2 더미 패턴(320)은 동일한 면적 및 다른 면적으로 배치될 수 있다.
또한, 도 7을 참조하면, 상기 제 1 더미 패턴(310) 및 상기 제 2 더미 패턴(320)은 다른 형상으로 배치될 수 있다. 예를 들어, 상기 제 1 더미 패턴(310)은 직사각형 형상으로 형성되고, 상기 제 2 더미 패턴(320)은 타원, 육각형 등의 형상으로 배치될 수 있다. 또한, 상기 제 1 더미 패턴(310)과 상기 제 2 더미 패턴(320)은 동일한 면적 및 다른 면적으로 배치될 수 있다.
이에 따라, 제 1 더미 패턴(310) 및 제 2 더미 패턴(320)이 배치되는 상기 제 1-2 영역(1-2A)들의 크기 및 크기 차이에 제약되지 않고, 상기 제 1 더미 패턴(310) 및 상기 제 2 더미 패턴(320)을 배치할 수 있다
또한, 상기 연성 인쇄회로기판이 적용되는 전자 디바이스 장치 또는 기재의 특성에 따라, 상기 제 1 더미 패턴(310)과 상기 제 2 더미 패턴(320)의 면적을 동일하게 하거나 다르게 배치하여 다양한 사용환경 및 다양한 기재의 물성에 따른 연성 인쇄회로기판의 휨을 방지할 수 있다.
또한, 서로 마주보는 상기 제 1 더미 패턴(310) 및 상기 제 2 더미 패턴(320)은 마주보는 방향으로 서로 중첩되거나 중첩되지 않을 수 있다.
예를 들어, 도 8을 참조하면, 상기 제 1 더미 패턴(310) 및 상기 제 2 더미 패턴(320)은 마주보는 방향으로 서로 중첩되지 않게 배치될 수 있다. 또는, 도 9를 참조하면, 상기 제 1 더미 패턴(310) 및 상기 제 2 더미 패턴(320)은 마주보는 방향으로 부분적으로는 중첩되고, 부분적으로는 중첩되지 않을 수 있다.
이에 따라, 상기 연성 인쇄회로기판이 적용되는 전자 디바이스 장치 또는 기재의 특성에 따라, 상기 제 1 더미 패턴(310)과 상기 제 2 더미 패턴(320)의 배치를 다양하게 하여 다양한 사용환경 및 다양한 기재의 물성에 따른 연성 인쇄회로기판의 휨을 방지할 수 있다.
한편, 상기 연성 인쇄회로기판은 제 3 더미 패턴을 더 포함할 수 있다. 자세하게, 상기 연성 인쇄회로기판은 상기 제 1-1 영역(1-1A)에 배치되는 적어도 하나의 제 3 더미 패턴을 더 포함할 수 있다. 상기 제 3 더미 패턴은 상기 제 1-1 영역(1-1A)의 상기 제 1 회로 패턴(201)들 사이 및 상기 제 2 회로 패턴(202)들 사이에 배치될 수 있다.
상기 제 3 더미 패턴은 상기 제 1 더미 패턴(310) 및 상기 제 2 더미 패턴(320)과 다른 면적으로 배치될 수 잇다. 또한, 상기 제 3 더미 패턴은 상기 제 1 더미 패턴(310) 및 상기 제 2 더미 패턴(320)과 다른 형상으로 배치될 수 있다.
또한, 상기 제 3 더미 패턴과 상기 회로 패턴의 최소 간격은 상기 1 더미 패턴과 상기 회로 패턴의 최소 간격 및 상기 제 2 더미 패턴과 상기 회로 패턴의 최소 간격보다 작을 수 있다.
또한, 상기 제 3 더미 패턴들의 최소 간격은 상기 제 1 더미 패턴과 상기 제 2 더미 패턴들의 간격보다 클 수 있다.
상기 제 3 더미 패턴은 상기 제 1-1 영역(1-1A)에 배치되어 상기 제 1 회로 패턴(201)들 및 상기 제 2 회로 패턴(202)들의 전기적 쇼트 방지 등의 역할을 할 수 있다.
한편, 도 10을 참조하면, 상기 더미 패턴(300)과 상기 회로 패턴(200)은 상기기재(100)의 서로 다른 면 상에 배치될 수 있다.
자세하게, 상기 기재(100)는 제 1 면(1S) 및 상기 제 1 면(1S)과 반대되는 제 2 면(2S)을 포함할 수 있다.
상기 제 1 회로 패턴(201) 및 상기 제 2 회로 패턴(202)은 상기 제 1 면(1S) 상에 배치될 수 있다. 또한, 상기 더미 패턴(300)은 상기 제 2 면(2S) 상에 배치될 수 있다.
이에 따라, 상기 연성 인쇄회로기판이 적용되는 전자 디바이스 장치 또는 기재의 특성에 따라, 상기 더미 패턴(300)과 상기 회로 패턴(200)의 배치를 다양하게 하여 다양한 사용환경 및 다양한 기재의 물성에 따른 연성 인쇄회로기판의 휨을 방지할 수 있다.
이하, 실시예들 및 비교예들을 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 실시예는 본 발명을 좀더 상세하게 설명하기 위하여 예시로 제시한 것에 불과하다. 따라서 본 발명이 이러한 실시예에 한정되는 것은 아니다.
실시예 1
폴리이미드(PI) 기재를 준비하였다.
이어서, 상기 기재의 제 1-1 영역에 제 1 회로 패턴 및 제 2 회로 패턴을 배치하고, 상기 기재의 제 1-2 영역에 더미 패턴을 배치하였다.
이어서, 상기 제 1 회로 패턴, 상기 제 2 회로 패턴 및 더미 패턴 상에 솔더 페이스트를 도포하여 보호층을 배치하여 연성 인쇄회로기판을 제조하였다.
이어서, 연성 인쇄회로기판의 칩 실장 영역에 칩을 본딩하여 COF 모듈을 제조한 후, 상기 COF 모듈의 휨 특성을 측정하였다.
이때, 상기 기재 상에 배치되는 회로 패턴 및 더미 패턴은 구리를 포함하였고, 상기 기재 상의 구리 용적률은 54.7%였다.
상기 COF 모듈의 휨 특성은 먼저, 연성 인쇄회로기판에 칩을 실장하기 전에 평판 상에 연성 인쇄회로기판을 배치한 후, 상기 평판과 접촉되지 않은 상기 연성 인쇄회로기판 영역과 평판 사이의 최대 A 거리를 측정하였다. 이어서, 연성 인쇄회로기판에 칩을 실장한 후에 평판 상에 COF 모듈을 배치한 후, 상기 평판과 접촉되지 않은 상기 COF 모듈 영역과 평판 사이의 최대 B 거리를 측정한 후, A 거리와 B 거리의 차이에 의해 측정하였다.
즉, B 거리와 A 거리의 차이가 클 수록 휨 특성이 저하되는 것으로 측정하였다.
실시예 2
상기 더미 패턴에는 보호층을 배치하지 않았다는 점을 제외하고는 실시예 1과 동일하게 연성 인쇄회로기판 및 COF 모듈을 제조한 후 COF 모듈의 휨 특성을 측정하였다.
비교예
상기 더미 패턴을 배치하지 않았다는 점을 제외하고는 실시예 1과 동일하게 연성 인쇄회로기판 및 COF 모듈을 제조한 후 COF 모듈의 휨 특성을 측정하였다.
이때, 상기 기재 상에 배치되는 회로 패턴 및 더미 패턴은 구리를 포함하였고, 상기 기재 상의 구리 용적률은 43.5%였다.
휨 크기(㎜)
실시예1 1.1
실시예2 1.5
비교예 2.8
표 1을 참조하면, 제 2 영역에 더미 패턴이 배치되는 실시예 1 및 실시예 2의 COF 모듈은 비교예에 따른 COF 모듈에 비해 휨이 감소하는 것을 알 수 있다.
즉, 실시예 1 및 실시예 2의 COF 모듈은 제 1-2 영역에 배치되는 더미 패턴에 의해 제 1-1 영역과 제 1-2 영역의 열팽창 계수 차이가 감소되고, 이에 의해, 상기 연성 인쇄회로기판에 칩을 실장할 때 발생하는 열에 의해 상기 COF 모듈이 휘어지는 것을 최소화할 수 있다.
도 11은 실시예에 따른 COF 모듈의 상면도를 도시한 도면이다.
도 11을 참조하면, 실시예에 따른 COF 모듈은 앞서 설명한 연성 인쇄회로기판을 포함하고, 상기 연성 인쇄회로기판(1000)의 칩 실장 영역(CA)에 배치되는 칩(C)을 포함할 수 있다.
한편, 상기 COF 모듈은 상기 연성 인쇄회로기판(1000)의 제 2 영역(2A)은 절단한 후, 상기 칩(C)을 실장하여 제조될 수 있다. 자세하게, 상기 제 1-1 영역(1-1A)과 상기 제 1-2 영역(1-2A)의 경계 라인(CL)을 절단한 후, 상기 제 1 회로 패턴 및 제 2 회로 패턴 과 전기적으로 연결되는 구동칩을 연성 인쇄회로기판의 칩 실장 영역에 배치항 구동칩이 실장된 COF 모듈(2000)이 제조될 수 있다.
상기 COF 모듈은 디스플레이 패널과 기판의 사이에 위치하여 전기적인 신호를 연결할 수 있다.
도 12를 참조하면, 실시예에 따른 연성 인쇄회로기판을 포함하는 COF 모듈(2000)의 일단은 상기 디스플레이 패널(3000)과 연결되고, 상기 일단과 반대되는 타단은 상기 기판(4000)과 연결될 수 있다.
예를 들어, 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈(2000)의 일단은 상기 디스플레이 패널(3000)과 접촉함에 따라 전기적으로 연결되고, 상기 일단과 반대되는 타단은 상기 인쇄회로기판(4000)과 접촉함에 따라 전기적으로 연결될 수 있다. 여기에서, 접촉은 직접적인 접촉을 의미할 수 있다. 또는, 이방성전도성필름(Anisotropic conductive film, ACF)을 사이에 두고 접촉되는 것을 의미할 수 있다.
일례로, 상기 COF 모듈(2000)과 상기 인쇄회로기판(4000)의 사이에는 상기 이방성 전도성필름이 배치될 수 있다. 상기 COF 모듈(2000)과 상기 인쇄회로기판(4000)은 상기 이방성 전도성필름에 의하여 접착이 되는 동시에 전기적으로 연결될 수 있다. 상기 이방성 전도성필름은 도전성 입자가 분산된 수지일 수 있다. 따라서, 상기 인쇄회로기판(4000)에 의하여 연결되는 전기적인 신호는 상기 이방성 전도성필름에 포함된 상기 도전성 입자를 통하여 상기 COF 모듈(2000)에 전달될 수 있다.
상기 COF 모듈(1000)은 플렉서블 기판을 포함하기 때문에, 상기 디스플레이 패널(3000)과 상기 인쇄회로기판(4000)의 사이에서 리지드(rigid)한 형태 또는 구부러진(bneding) 형태를 가질 수 있다.
상기 COF 모듈(2000)은 서로 대향되며 배치되는 상기 디스플레이 패널(3000)과 상기 인쇄회로기판(4000) 사이를 구부러진 형태로 연결할 수 있으므로, 전자 디바이스의 두께를 감소시킬 수 있고, 설계의 자유도를 향상시킬 수 있다. 또한, 상기 플렉서블 기판을 포함하는 COF 모듈(2000)은 구부러진 형태에서도 배선이 끊어지지 않을 수 있으므로, 상기 COF 모듈을 포함하는 전자 디바이스의 신뢰성을 향상시킬 수 있다.
실시예에 따른 연성 인쇄회로기판 및 이를 포함하는 COF 모듈은 연성 인쇄회로기판 및 COF 모듈의 휨 특성을 개선할 수 있다.
즉, 상기 회로 패턴이 배치되는 영역과 스프로킷 홀이 배치되는 영역 사이에 더미 패턴이 배치됨으로써, 상기 연성 인쇄회로기판 및 상기 COF 모듈의 전체적인 금속 또는 구리 용적율이 증가될 수 있다.
이에 따라, 상기 더미 패턴에 의해 금속 또는 구리가 배치되는 영역과 배치되지 않는 영역의 열팽창 계수 차이를 완화할 수 있으므로, 연성 인쇄회로기판 및 COF 모듈 제조시 발생하는 열에 의한 연성 인쇄회로기판 및 COF 모듈의 휨을 감소할 수 있다.
상기 COF 모듈은 플렉서블하기 때문에, 다양한 전자디바이스에 사용될 수 있다.
예를 들어, 도 13을 참조하면, 상기 COF 모듈은 휘어지는 플렉서블(flexible) 터치 윈도우에 포함될 수 있다. 따라서, 이를 포함하는 터치 디바이스 장치는 플렉서블 터치 디바이스 장치일 수 있다. 따라서, 사용자가 손으로 휘거나 구부릴 수 있다. 이러한 플렉서블 터치 윈도우는 웨어러블 터치 등에 적용될 수 있다.
도 14를 참조하면, 상기 COF 모듈은 곡면 디스플레이를 포함하는 다양한 웨어러블 터치 디바이스에 포함될 수 있다. 따라서, 상기 COF 모듈을 포함하는 전자창치는 슬림화 또는 경량화될 수 있다.
도 15를 참조하면, 상기 COF 모듈은 TV, 모니터, 노트북과 같은 디스플레이 부분을 가지는 다양한 전자디바이스에 사용될 수 있다. 이때, 상기 COF 모듈은 곡선 형상의 디스플레이 부분을 가지는 전자장치에도 사용될 수 있다.
그러나, 실시예가 이에 한정되는 것은 아니고, 이러한 COF 연성인쇄회로기판 및 이를 가공한 COF 모듈은 다양한 전자디바이스에 사용될 수 있음은 물론이다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제 1 영역 및 제 2 영역을 포함하는 기재; 및
    상기 제 1 영역 상에 배치되는 회로 패턴 및 더미 패턴을 포함하고,
    상기 제 1 영역은 상기 제 2 영역 사이에 배치되고,
    상기 제 1 영역은 제 1-1 영역 및 상기 제 1-1 영역과 상기 제 2 영역 사이의 제 1-2 영역을 포함하고,
    상기 회로 패턴은 상기 제 1-1 영역 상에 배치되고,
    상기 더미 패턴은 상기 제 1-2 영역 상에 배치되고,
    상기 회로 패턴 및 상기 더미 패턴은 동일한 금속을 포함하고,
    상기 기재 상의 금속 용적률은 45% 이상인 연성 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 제 2 영역에는 스프로킷 홀이 배치되고,
    상기 더미 패턴은 상기 스프로킷 홀 및 상기 회로 패턴 사이에 배치되는 연성 인새회로기판.
  3. 제 1항에 있어서,
    상기 회로 패턴 및 상기 더미 패턴 중 적어도 하나의 패턴 상에 배치되는 보호층을 더 포함하고,
    상기 보호층 면적에 대한 상기 금속 면적의 비는 0.7 내지 0.8인 연성 인쇄회로기판.
  4. 제 1항에 있어서,
    상기 더미 패턴은 서로 마주보며 배치되는 제 1 더미 패턴 및 제 2 더미 패턴을 포함하고,
    상기 제 1 더미 패턴 및 상기 제 2 더미 패턴은 동일하거나 다른 면적으로 배치되는 연성 인쇄회로기판.
  5. 제 4항에 있어서,
    상기 제 1-1 영역 상에 배치되는 제 3 더미 패턴을 더 포함하고,
    상기 제 3 더미 패턴은 상기 제 1 더미 패턴 및 상기 제 2 더미 패턴과 다른 면적으로 배치되는 연성 인쇄회로기판.
  6. 제 5항에 있어서,
    상기 제 3 더미 패턴과 상기 회로 패턴의 최소 간격은 상기 1 더미 패턴과 상기 회로 패턴의 최소 간격 및 상기 제 2 더미 패턴과 상기 회로 패턴의 최소 간격보다 작은 연성 인쇄회로기판.
  7. 제 5항에 있어서,
    상기 제 3 더미 패턴들의 최소 간격은 상기 제 1 더미 패턴과 상기 제 2 더미 패턴들의 간격보다 큰 연성 인쇄회로기판.
  8. 제 1항에 있어서,
    상기 기재는 제 1 면 및 상기 제 1 면과 반대되는 제 2면을 포함하고,
    상기 회로 패턴은 상기 제 1 면 상에 배치되고,
    상기 더미 패턴은 상기 제 2 면 상에 배치되는 연성 인쇄회로기판.
  9. 제 1항 내지 제 8항 중 어느 한항에 따른 연성 인쇄회로기판; 및
    상기 칩 실장 영역에 배치되는 칩을 포함하고,
    상기 연성 인쇄회로기판은 상기 제 1-1 영역 및 상기 제 1-2 영역만 포함하는 COF 모듈.
  10. 제 9항에 따른 COF 모듈;
    상기 제 1 회로 패턴과 연결되는 인쇄회로기판; 및
    상기 제 2 회로 패턴과 연결되는 디스플레이 패널을 포함하는 전자 디바이스.
KR1020200138619A 2020-10-23 2020-10-23 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 KR20220054102A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200138619A KR20220054102A (ko) 2020-10-23 2020-10-23 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200138619A KR20220054102A (ko) 2020-10-23 2020-10-23 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Publications (1)

Publication Number Publication Date
KR20220054102A true KR20220054102A (ko) 2022-05-02

Family

ID=81593276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200138619A KR20220054102A (ko) 2020-10-23 2020-10-23 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Country Status (1)

Country Link
KR (1) KR20220054102A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043595A1 (ko) * 2022-08-24 2024-02-29 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
WO2024144034A1 (ko) * 2022-12-30 2024-07-04 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043595A1 (ko) * 2022-08-24 2024-02-29 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
WO2024144034A1 (ko) * 2022-12-30 2024-07-04 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Similar Documents

Publication Publication Date Title
US11395403B2 (en) Flexible circuit board, COF module and electronic device including the same
KR102665438B1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
US11839030B2 (en) Flexible printed circuit board, COF module, and electronic device comprising the same
KR20220017171A (ko) 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
US20230345635A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
KR20220054102A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR102723451B1 (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
US20230225048A1 (en) Flexible circuit board, cof module, and electronic device comprising the same
US20240215156A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
US20230057668A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
KR20230111969A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
US20230135478A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
KR20240107826A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20240028215A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20230111541A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20230039451A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20240077904A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20240041648A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20240113316A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Legal Events

Date Code Title Description
A201 Request for examination