CN1148793C - 薄膜载带、半导体装置和组件、及其制法、封装基板和电子设备 - Google Patents

薄膜载带、半导体装置和组件、及其制法、封装基板和电子设备 Download PDF

Info

Publication number
CN1148793C
CN1148793C CNB971914699A CN97191469A CN1148793C CN 1148793 C CN1148793 C CN 1148793C CN B971914699 A CNB971914699 A CN B971914699A CN 97191469 A CN97191469 A CN 97191469A CN 1148793 C CN1148793 C CN 1148793C
Authority
CN
China
Prior art keywords
mentioned
lead
wire
conductor
insulating properties
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971914699A
Other languages
English (en)
Other versions
CN1206497A (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1206497A publication Critical patent/CN1206497A/zh
Application granted granted Critical
Publication of CN1148793C publication Critical patent/CN1148793C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种薄膜载带，在降低制造工序中的引线弯曲，高可靠性下制造芯片尺寸封装的同时，使成品率提高。TAB的引线(54a、54b)的顶端部分，不与框架(59)连接，从图形形成时起作为自由端，直到最后焊接工序，一切都未给予加工。另一方面，在半导体芯片的封装区域配置多个连接部分(57a～57j)，把多条引线连接到一个IC芯片的封装面的内侧，并通过该连接部分与框架电连接。

Description

薄膜载带、半导体装置和组件、及其 制法、封装基板和电子设备
技术领域
本发明涉及一种薄膜载带的制造方法、带载半导体装置组件的制造方法、半导体装置的制造方法、薄膜载带、半导体装置、封装基板和电子设备，特别是，涉及芯片尺寸/规模封装(Chip Size/ScAle Package：CSP-芯片规模封装)的制造技术和CSP封装技术。
背景技术
对芯片尺寸/规模封装(Chip Size/ScAle Package：以下，称之为CSP)，虽然没有正式定义，但是，一般封装尺寸与芯片尺寸相同，或解释为稍大的半导体封装(IC封装)。为了推进高密度封装，故开发CSP技术是重要的。
作为涉及CSP技术的现有实施例，已有国际公开WO95/08856号公报。在该公报中，在引线框架支承体(专用模具)上安置引线框架，用特殊的器具把引线一个个的切断(每一条)，同时把已切断的引线弯曲到下侧去，采用了与IC芯片上焊盘连接这样的方式。
在该方法中，需要特殊的模具和机械设备，另外，在切断引线对IC芯片进行焊接时也容易发生引线弯曲。
发明内容
本发明的目的在于，尽可能利用现有的制造工艺线和既存技术，边减轻设备的负担、特殊技术的开发负担等，边降低制造工序的引线弯曲，并在高可靠性下，制造芯片尺寸的封装，同时提高成品率。
本发明的薄膜载带的制造方法，具有：在绝缘性薄膜上形成导体箔的工序；
由上述导体箔形成导体图形的工序，该导体图形具有，形成一端作为自由端且在上述自由端具有与半导体芯片的电连接部分的多条引线、设于上述半导体芯片的封装区域上且把上述多条引线相互连接起来的连接部分、通过上述连接部分与所有的上述引线电连接的框架；
对上述导体图形施行电镀的工序；以及
冲切上述连接部分，使上述多条引线的每一条成为电气上独立引线的工序。
在本发明中，尽可能利用现有的TAB(Tape Automated Bonding-带式自动焊接)的制造工艺线和既存技术，并减轻设备负担和特殊技术的开发负担。
而且，最重要的引线顶端部分(与半导体芯片的连接部分，所谓指针)不连接到框架，从形成图形时起，到切断(即，断开)、焊接工序为止，都不添加加工。另外，在焊接工序中，由于指针已经断开，所以不需要切断，也就没有切断应力加上去的担心。也就是，图形形成了以后，因没有外负荷加到引线上，从而防止了引线的弯曲。而且，正确进行引线和半导体芯片的焊盘之间的位置重合。
但是，为了对形成于聚酰亚胺等的绝缘性薄膜上的多条引线，例如，成批施行电镀，而必须把所有的引线最终与框架(框体)电连接起来。
因而，在本发明的第一方面中，在半导体芯片的封装区域内配置多个连接部分，把多条引线连接到在一个半导体芯片封装面的内侧，而且，通过该连接部分构成与电气的框架(框体)连接的结构。因此，可给框架加电压。例如，把单极(一般地说，为一个电极)连接到框架上，给含有引线的导体图形进行成批电镀。
而且，与绝缘性薄膜共同起模并除去不需要的连接部分，使各引线电隔离。这种起模可以成批进行，不会招来工序的复杂化。另外，由于“连接部分”被配置在1个IC芯片的封装面的内侧，故离开位于芯片封装面边界的引线顶端部分(指针)。因此，连接部分的切断，对哪一个引线顶端部分(指针)也没有影响。
这样一来，可以防止引线弯曲，实现准确的焊接，而又不使工序复杂化。
在形成上述导体图形的工序中，进而可以在上述引线和上述连接部分之间，形成用于形成外部连接用端子的焊盘部分。
而且，在形成上述导体箔的工序前，进而可以具有在上述绝缘性薄膜的规定位置上形成孔的冲切工序。
上述IC芯片具有避开上述电连接部分位置的电极。
进而具有，在与上述引线中的上述一端的端部为不同处，在上述电极所在处，形成导电性凸起的工序。
为了与印制布线板等的封装基板连起来，就要形成导电性凸起。
进而也可以具有，在除去上述导体图形的上述电连接部分以外的区域，且在封装上述半导体芯片的区域上形成凸起的工序。
还有，在薄膜载带一侧形成凸起的情况下，也可以在CSP封装的制造时进行凸起形成，而不是在薄膜载带的制造时进行其凸起的形成。
也可以这样形成，在形成上述导体图形的工序前，在上述绝缘性薄膜上设置开口部分，使上述自由端的端部位于上述开口部分区域上。
要准确的进行焊接，就是设置开口部分，使引线的顶端成为自由端。
在与上述绝缘性薄膜的上述开口部分邻接的位置，在上述引线的自由端的延长线上，也可以形成上述引线弯曲检测用标记。
万一，在引线发生弯曲的情况下，应该检测其弯曲，并判别为不合格产品。因而，规定引线弯曲判别的基准，就是形成了引线弯曲检测用标记。
作为引线弯曲检测用标记，可以考虑，例如，在已设于引线延长线上的“虚拟引线”，或相同引线的延长线上的规定处，采用在绝缘性薄膜上进行起模的办法，使之形成“切口”。
上述弯曲检测用标记，也可以在上述导体图形的形成工序中用与上述导体图形相同工序来形成。
采用导体箔的选择蚀刻的办法，也应该与所希望的导体图形一起形成弯曲检测用标记(虚拟引线)。倘采用本制造方法，由于不需要用于形成弯曲检测用标记的单独工序，因而，制造工序不会复杂化。
进而也可以具备有，借助于上述弯曲检测用标记的位置与上述引线末端的上述一端之间的位置比较，检测出上述弯曲检测用标记的工序。
因此，可以筛选不合格产品。
也可以在上述导体图形的形成工序中，形成上述多条引线之中的一部分，使之具备从上述绝缘性薄膜上且向上述开口部分上凸出的一对凸出部分和连接上述一对凸出部分的连接部分。
本发明的原则是把引线顶端(指针)为终端，并使其成为自由端。
然而，应与IC芯片的焊盘位置对应，例如，有时多条引线的顶端(指针)必须位于相同线上的情况，在这样的情况下，不得不把引线顶端(指针)形状制成弯曲的形状。但是若一条引线的顶端已成了弯曲，则由于重力，不需要的力矩作用，容易发生引线的扭曲。因而，在这样的情况下，也可以用“ 字形”形状的引线，以两条引线部分支持与IC芯片的连接点。
因此，扭曲的力矩不起作用。特别是，为了使左右平衡良好，希望做成左右对称的形状。
将上述凸出部分和连接部分形成直角形是理想的。
采用把引线形状作成为，在TAB制造工艺线中只适合于采用直角坐标系的图形(具体地说，例如，除去放射线状和圆弧状的图形之外的，垂直图形)结构形状的办法，以便容易判别引线弯曲等，也可以用传感器自动识别。
上述一方的凸出部分与另一方的凸出部分间隔而设置，其它的引线介于其间为宜。
在上述导体图形的形成工序中，在引线的厚度方向也可以施行加工，使得与上述引线的上述半导体芯片的电连接部分变成了凸出的形状。
在通常的TAB工序中，就TAB的引线与半导体芯片之间的连接来说，虽然在半导体芯片上形成金属的凸点电极(突起)，但是形成这种凸点电极是相当费事的。因而，不在半导体芯片上形成凸点电极，而是在TAB的引线一侧形成凸点电极(突起)。例如，除引线的顶端外，对规定处进行半腐蚀法减小厚度，并仅使该部分的引线顶端(指针)突出来。加工这种引线顶端的技术，就是本申请人已经开发出来的有实际成绩的技术，而且是利用现有TAB这种工艺可以实现的。另外，在这样的情况下，只要在半导体芯片一侧使铝焊盘露出就行，也不需要金属凸点电极而且简化了工序。
本发明的薄膜载带，用上述的制造方法制造。
并且获得适合于CSP制造的薄膜载带。
本发明的薄膜载带具有：已形成引线孔绝缘性薄膜；
在上述绝缘性薄膜上，一端在上述引线孔的区域内延伸设置并变成自由端的引线；以及
已在位于上述自由端的延长线上的上述绝缘性薄膜上形成的上述引线弯曲检测用标记。
也可以在上述引线的另一端侧，形成用于形成外部连接端子的焊盘部分。
本发明的薄膜载带具有：已形成引线孔绝缘性薄膜；
在上述绝缘性薄膜上形成导体图形，而导体图形具有用于与半导体芯片连接的多条引线、在上述半导体芯片封装区域设置相互连接上述多条引线的连接部分和通过上述连接部分与所有的上述引线电连接的框架；以及
在上述导体图形的上述连接部分可得到成形孔。
本发明的薄膜载带具有：绝缘性薄膜；
在上述绝缘性薄膜上并联形成的多条引线；
位于上述多条引线的邻近位置，以规定距离间隔，同时相互连接的一对引线；以及
在上述一对引线之间形成的其它引线。
本发明的带载半导体装置组件的制造方法，是在上述薄膜载带的上述多条引线的各个上述终端的一端上连接半导体芯片的电极，并制造已把多个半导体芯片搭载在上述绝缘性薄膜上的带载半导体装置组件的方法。
可以有效地利用TAB方式的特点，以薄膜载带为单位，进行连续的成批处理，制造多个半导体装置的集合体(组件)。也就可以以这样的组件单位出厂给顾客。
本发明还可以具有把封装材料填充到上述半导体芯片与上述绝缘性薄膜之间的工序。
封装材料，起保护半导体芯片和吸收芯片与绝缘性薄膜之间的热膨胀系数差的作用。作为封装材料，可以采用环氧树脂、硅树脂、合成橡胶等材料。
本发明半导体装置的制造方法，采用上述带载半导体装置组件的制造方法制成的带载半导体装置组件进行最终的起模，由此制造半导体装置。
应该最终地进行起模并分成单个，得到最终制品本身的半导体装置(CSP封装)。另外，也可以在这一阶段中形成导电性凸起。
本发明的半导体装置，用上述的半导体装置的制造方法进行制造。
而且获得高可靠性的半导体装置。由于制成了封装形式，所以也可以进行老化等处理。
本发明的封装基板，由上述半导体装置的所述外部连接端子变成被连接到封装基板上的导电体层上。
它是一种搭载了芯片尺寸封装(CSP)的半导体装置，高密度的封装基板。
例如，即使封装材料与半导体芯片的界面上发生气泡的情况下，借助于“连接部分”的起模，在绝缘性薄膜上生成的孔穴也作为气体排放用的孔穴起作用，例如，使封装加热时产生的水蒸气等的气体向外选出。因此，不会降低封装的可靠性。
本发明的电子设备，由安装了上述封装基板而构成。
特别是，提高了命中注定采取便携用电子设备之类的小型、重量轻的电子设备的可靠性。
本发明半导体装置的制造方法，具有：在绝缘性薄膜上形成导体箔的工序；
由上述导体箔形成导体图形的工序，而该导体箔具有，形成一端作为自由端且把上述自由端用于与半导体芯片的连接的多条引线、设置在上述半导体芯片的封装区域把上述多条引线相互连接的连接部分、及通过上述连接部分与所有的上述引线电连接的框架；
对上述导体图形施行电镀的工序；
冲切上述连接部分，使上述多条引线的每一条成为电气上独立引线的工序；
把上述引线的一部分与半导体芯片的电极连接起来的工序；和
最后分离上述框架与上述多条引线，并形成半导体装置的工序。
在本发明中，在半导体芯片的连接完成后，使TAB的引线与框架切开，所以不担心因引线弯曲而引起的半导体芯片的焊接不良。封装尺寸的要求是适合于比较的缓和的情况的方法。
在连接到上述电极的工序与上述进行分离形成半导体装置的工序之间，
还可以具有把树脂填充到上述半导体芯片与所述绝缘性薄膜之间的工序。
附图说明
图1是表示本发明半导体装置制造方法的第1工序的薄膜载带的剖面图，图2是表示本发明半导体装置制造方法的第2工序的薄膜载带的剖面图，图3是表示本发明半导体装置制造方法的第3工序的薄膜载带的剖面图，图4是表示本发明半导体装置制造方法的第4工序的薄膜载带的剖面图，图5是表示本发明半导体装置制造方法的第5工序的薄膜载带的剖面图，图6是表示本发明半导体装置制造方法的第6工序的薄膜载带的剖面图，图7是表示本发明半导体装置制造方法的第7工序的薄膜载带的剖面图，图8是表示本发明半导体装置制造方法的第8工序的薄膜载带的剖面图，图9是表示本发明半导体装置制造方法的第9工序的薄膜载带的剖面图，图10是表示本发明半导体装置制造方法的第9工序的薄膜载带和半导体芯片的剖面图，图11是表示本发明半导体装置制造方法的第10工序的薄膜载带和半导体芯片的剖面图，图12是表示本发明半导体装置制造方法的第11工序的薄膜载带和半导体芯片的剖面图，图13是表示本发明半导体装置的变形例的器件剖面图，图14是图2的工序中的薄膜载带的平面图，图15是图6的工序中的薄膜载带的平面图，图16是图10的工序中的薄膜载带的平面图，图17是图11工序中的薄膜载带的平面图，图18是已分离为单个的本发明半导体装置的平面图，图19是用于说明本发明薄膜载带制造方法(半导体装置的制造方法)的特征图，图20是用于说明本发明薄膜载带制造方法(半导体装置的制造方法)的另一种特征图，图21A～21D是用于说明本发明薄膜载带制造方法(半导体装置的制造方法)的又一种特征图，图22是表示本发明薄膜载带制造方法(半导体装置的制造方法)的变形例的图，图23是本发明封装基板的剖面图，图24是表示本发明电子设备的内部图。
具体实施方式
用于实施发明的最佳实施例
接着，参照附图说明本发明的实施例。
(1)第1实施例
在本实施例中，有效地利用了TAB(Tape Automated Bonding-带式自动焊接)技术，并实现芯片尺寸的半导体装置的制造。倘采用本实施例这样的方法，则尽可能利用现有TAB的制造工艺线和现有技术，减轻设备的负担和特殊技术的开发负担，另一方面，可以在高可靠性下制造芯片尺寸的封装，同时，提高其成品率。
(本实施例的主要特征)
在说明具体例之前，用图19～图21D，说明本实施例的主要特征。
(a)如图19所示，在已设有规定开口部分(引线孔40a～40c，树脂注入用孔42等)的聚酰亚胺薄膜10上，设置用铜等的导体材料形成箔状的导体材料，并对该导体材料进行例如腐蚀等，形成导体图形。该导体图形也可以形成在聚酰亚胺薄膜的表面或背面上。并且，还可以在两个面上形成。在这样的情况下，虽然附图没有画出来，但也可以在聚酰亚胺薄膜上形成通孔，利用该通孔使两面电导通。
该导体图形具备：框架(框体)59a、59b、59c、引线(54a～54x、54y等)、例如整体形成或分体形成导电性凸起的焊盘55、用于相互连接各引线(和各焊盘)的多个连接部分(57a～57x、57y等)、用于电连接框架(框体)和引线组的悬挂引线(TR1～TR3)。
还有，也可根据需要在装配已侧设置凸起，而在焊盘部分不必有导电性凸起，另外，例如即使在焊盘部分设置导电性凸起的情况下，也不限制在带形成时进行预设置、或在以后的工序中，例如在封装形成时及其以后进行设置。
引线(54a～54x、54y等)的顶端部分是与IC芯片连接的部分，称之为指针。各指针在引线孔(40a～40c)上(即，引线孔内)为终端，且使之成为自由端。也就是，位于引线孔内一侧的指针从图形形成时起已预定为终端，直至最后向IC芯片的焊盘上进行连接(焊接)为止都未经受什么加工。并且，即使是对IC芯片的焊盘进行焊接时，由于指针成为自由端而不需要切断，因此，也就不会发生因切断应力而引起指针弯曲。因而，可以进行引线与IC芯片之间的位置正确对合和焊接。
但是，为了对聚酰亚胺等的绝缘性薄膜上使形成的多条引线(54a等)成批施行电镀，所有的引线终归需要与框架(框体)59a、59b、59c电连接起来。因而，在本实施例中，在IC芯片的封装区域内配置多个连接部分(57a～57x、57y等)，并在1个IC芯片的封装面的内侧连接多条引线，而且，通过该连接部分(57a～57x、57y等)，成为与框架(框体)59a、59b、59c连接的构成，因此，把电池800的一极连接到框架(框体)59a、59b、59c上，并成批对含有引线(54a等)的导体图形进行电镀。还有，把“IC芯片的封装区域”和“1个IC芯片的封装面”一起，大致上与用图19中的点划线包起来表示的CSP端700一致。
而且，已不需要的连接部分(57a～57x、57y等)与绝缘性薄膜一起进行起模除去，并使各引线(54a～54x、54y等)电气上独立化。这样的起模可以分批进行，不会招来工序的复杂化。另外，作为操作虽然复杂化了，但是绝缘性薄膜部分不一定冲切也行，冲切引线部分，至少使各引线电气上独立就行。并且，将连接部分(57a～57x、57y等)配置在1个IC芯片的封装面内侧，离开位于芯片封装面的边界上的引线顶端部分(指针)。因此切断连接部分(57a～57x、57y等)，对任何引线的顶端部分(指针)没有影响。
在本实施例中，虽然设有多个连接部分57a…，但尽可能减少其个数，就可以使起模工序简化。
还有，采用对连接部分57a…进行起模的办法而形成的孔，也可以用作，例如环氧树脂的注入孔(参照图12)，特别是，在平面视图中当孔位于中央时，可以有效地进行环氧树脂的注入。
进而，若考虑到聚酰亚胺薄膜10的强度，则分散多个连接部分57a的位置是理想的。在这样的情况下，对连接部分57a进行起模并形成了孔，可以用作环氧树脂注入时排除空气和已完成的半导体装置中的水蒸气排除孔。
这样一来，可以防止引线弯曲，保证实现焊接，而且不使工序复杂化。还能成批进行电镀。
并且，虽然在图19中只示出了电路图形的一部分，但是实际上同样的电路图形连续地被形成在薄膜上。
(b)在本实施例中，利用现有的TAB技术，以已有的制造工艺线和已有的技术有效利用为目标。也就是，如图20所示，一个IC芯片的封装区域中的绝缘性薄膜10为支撑杆800a、800b、800c、800d所支撑，并与绝缘性薄膜的其它部分成一个整体。因此，可以把绝缘性薄膜作为处理单位，连续成批处理。还有，在图20中，设置了4个支撑杆，但至少设置2个支撑杆。理想的是，将2个支撑杆设置在相对向的位置，例如设置于平行的两边。
但是，在现有的薄膜载带的情况下，由于相对于引线54a的顶端部分(指针)的弯曲没有标记，所以在本实施例中，重新形成引线弯曲检测用标记(作为具体例，虚拟引线)。也就是，设置虚拟引线(52a等)，作为指针弯曲判断的基准。
将虚拟引线(52a等)设在指针的延长线上。因此，变成了可以检查指针弯曲，成为可以筛选不合格产品。特别是，在图20示出的虚拟引线(52a等)，顶端逐渐变细，而变得更容易检测引线54a的弯曲，并可降低需要检查的工作工时。但是，即使是使顶端变细，也可以把虚拟引线(52a等)用于指针弯曲的检查。
在形成导体图形时，同时形成虚拟引线(52a等)是所希望的。但是，不限于此，例如，也可以用抗焊料剂等的其它材料另外形成虚拟引线。还有，在这样的情况下，虚拟引线可用众所周知的印制技术来形成。
还有，以上已说过的“虚拟引线”是引线弯曲检测用标记的一个例子，其它的标记也可以使用。例如，也可以是在绝缘性薄膜的适当处进行起模形成切口，以该切口作为弯曲检测用标记。
(c)本发明中的引线顶端(指针)为终端，并变成自由端是原则。
然而，如图21A～图21D所示，有时必须在相同线上，配置与IC芯片的焊盘位置对应的，例如，多条引线的顶端(指针)。例如，如图21A所示，与IC芯片(CP)的焊盘240c和240d处于相同线上。
这种场合下，需要如图21B所示把引线54制作成放射状，或如图21C所示制成曲折状。
然而，放射状的引线与直角坐标系不一致，存在着薄膜载带制造上的问题，并且，引线的顶端如果曲折变成自由端，则由于重力造成不需要的力矩起作用，容易产生引线的扭转。
因而，在这样的情况下，制成如图21D所示那样的引线形状。也就是，设置引线LR2，使之围绕引线LR1的周围。该引线LR2由符合直角坐标系的方位伸出的引线部分A、B、C构成。即，引线LR2没有自由端，而变成了“ 字型”。
把引线LR1的Y部分连接到图21A的IC芯片焊盘240d上，并把引线LR2的X部分连接到焊盘240c上。即，做成用2条引线部分(A、C)来支撑与IC芯片的连接点(X点)。因此，不起扭转的力矩作用。为了很好地使左右平衡，把引线LR2的形状做成左右对称的形状是所希望的。
(半导体装置制造方法的具体例)
接着，用图1～图12(剖面图)和图14～图18(平面图)说明本实施例的半导体装置制造方法的具体例。图14与图2相对应，图15与图5相对应，图16与图10相对应，图17与图11相对应。特别是，从图1～图10为止是形成所谓挠性基板的工序，图11是焊接工序，图12是树脂注入工序。
工序1
如图1所示，备有绝缘性薄膜(具体地说，聚酰亚胺薄膜)10，并在该聚酰亚胺薄膜10的背面涂覆粘合剂12。还有，作为绝缘性薄膜，除聚酰亚胺系材料外，可以应用聚酯系、BT树脂系、玻璃环氧系等各种薄膜材料。总之，绝缘性薄膜是具有可挠性的材料。还有，下面假定用聚酰亚胺薄膜作为绝缘性薄膜的例子。
工序2
例如，采用冲床的冲切、激光加工、化学腐蚀加工等所希望的开孔办法，如图2和图14所示，选择性地对绝缘性薄膜10进行开口，设置通孔30(30a～30x等)、引线孔40(40a、40b等)、树脂注入用孔(42)、树脂停止孔(44a、44b)。其中，引线孔40a、40b，如图11所示，形成了可以插入焊接工具5000的大小。
还有，由于绝缘性薄膜的哪一个面上都要形成布线，因而决定了通孔30存在的必要性。并且，树脂停止孔(44a、44b)是附加的重要因素，也可以没有这种孔。树脂注入用孔(42)，也可以例如利用引线孔40而省去它。但，如果考虑树脂的注入速度和注入中的可靠性，则以积极利用树脂注入用孔(42)为好。
工序3
如图3所示，在聚酰亚胺薄膜10的背面(该图中的下面)上粘贴上铜箔50。还有，如在铜箔一侧设有粘合剂，如工序1示出的那样，也可以不再在预定的聚酰亚胺薄膜10上设粘合剂12。
工序4
如图4所示，在基板的两个面上，象包含在铜箔50上一样形成光刻胶60和62。在该图中，表面(该图中的上面)一侧全面地设置光刻胶，另一方面，背面一侧因形成图形，而存在未设置光刻胶的区域，。
工序5
如图5所示，对铜箔50进行腐蚀，形成规定的导体图形，然后，除去光刻胶62。该状态的平面图为图15。
如示于图15的那样，例如由铜构成的导体图形，具有框架59a、59b和59c、引线(54a、54b、LR1、LR2等)、用于形成导电性凸起的焊盘部分(55a～55x等)、连接部分(57a～57j)以及虚拟引线(52a、52b等)。在图15中，与先前已说明的图19、图20、图21D相同的部分，加上相同的标号。图15中，用虚线围起来的Q部分是与图21D相当的部分。
在这样的状态下，除虚拟引线(52a、52b等)外的各构成构件，即，框架59a、59b、59c、引线(54a、54b、LR1、LR2等)、用于形成导电性凸起的焊盘部分(55a～55x等)、以及连接部分(57a～57j)都变成了电导通状态。
工序6
应该使引线54a等的顶端部分(连接IC芯片的部分：指针)突出并形成连接用的凸点电极(图8)，首先，如图6所示，在背面的导体图形规定置上形成光刻胶70、72、74。还有，引线54a、54b、LR1、LR2的长度关系到IC芯片2000的AL电极240a～240d的位置。并且，象本实施例的那样，在与聚酰亚胺薄膜10中的IC芯片2000相对向的一侧上，形成了引线54a、54b、LR1、LR2的情况下，这些引线可以不弯曲地焊接到Al电极240a～240d上。而且，由于这些不需要考虑成形加工量，所以用最短长度就足够了。相反，在与聚酰亚胺薄膜10中的IC芯片2000相对向的面相反一侧上形成了引线54a、54b、LR1、LR2的情况下，由于需要使这些引线弯曲，焊接到Al电极240a～240d上，考虑到弯曲量，而把这些引线做得长些是理想的。
工序7
如图7所示，在背面一侧在厚度方向半腐蚀导体图形。
工序8
如图8所示，除去光刻胶60、70、72和74。照图示的那样，在引线54a等的顶端部分(与IC芯片连接的部分：指针)形成了凸起56a。在此后的焊接工序中把该凸起56a连到半导体芯片Al的电极上。
还有，这时，在指针以外的部分，也适合形成凸起56b。例如，该凸起56b，也可以发挥保证导体图形与IC芯片之间的树脂填充用的间隙作用。
还有，在TAB工序中，就TAB的引线与半导体芯片之间的连接来说，有时也在半导体芯片上形成金属的凸点电极(凸起)。这时，就在半导体芯片的电极上形成凸点电极。材料通常使用金或焊锡等。并且，这时，在引线54a一侧上不需要凸起电极56a。因此，在这样的情况下，也就不需要图6～图8的各个工序。
另一方面，在本实施例中，是举出在TAB的引线一侧形成凸点电极(凸起)的例子，替代在半导体芯片上形成凸点电极进行说明的例子。加工该引线顶端的技术是已经开发的有实际成绩的技术，是利用既存TAB制造工艺线可以实现的。并且，这时，只要在半导体芯片一侧露出铝焊盘就行，而且变成不需要金属凸点电极并简化工序。
工序9
如图9所示，在导体图形的表面上形成了光刻胶80a、80b后，对导体图形的背面施行电镀，形成由Ni/Au构成的镀层(90a～90b)。镍(Ni)起阻挡金属作用。象在图19中也已说过的那样，采用给框架59a～59c加电压的办法而进行电镀。例如，将单极(一般地说，一个电极)连接到框架上成批进行电镀。
还有，不限定于电镀法。例如，也可以用无电解电镀法对导体图形施加镀覆。镀覆处理结束后除去光刻胶80a和80b。
工序10
首先，如图16所示，进行连接部分57a～57j的起模。考虑到工作效率，分批进行起模是理想的，但各自分开进行也行。因此，各引线54a等电气上变成独立。
接着，如图10所示，在通孔30内填充金属(镍等)98，接着形成外部连接用端子(焊料球)100。还有，虽然为了达到高精度可在通孔内填充与铝等的焊料不同的金属，但是在减少制造工序这一点上在通孔内填充焊料，照原来样子实现外部连接用端子的形成，而且也可以成批(整体)形成。因此，完成CSP用的薄膜载带(图16)。
还有，在无电解电镀的情况下，也可以不进行起模。
在这个阶段，以虚拟引线等的引线弯曲检测用标记为基准，对指针进行检查，并进行不合格产品和合格产品的分选。
并且在本实施例中，虽然在形成挠性基板的工序内进行形成该外部连接用端子的工序，但不受此限制。例如，也可以在进行了与半导体芯片的焊接之后的任何时间形成。并且此时，也可以仅仅通孔内在挠性基板形成工序中事先形成，然后在其它工序中形成外部连接用端子(焊料球)100。这些都可以适当选择。特别是，用焊锡作为外部连接用端子的情况下，要考虑焊接时工具产生的热影响，所以在焊接之后，形成外部连接用端子的方法是理想的。
工序11
接着，如图11、图17所示，把半导体芯片200的Al电极(焊盘)204(204a～204d等)与各引线的顶端部分连接起来(焊接)。用焊具5000，边挤压顶端的凸起56a边加热，产生Au/Al合金的办法进行该连接。在图17中，用粗实线示出的部分是IC芯片200。还有，图形自由端一侧的端部位于半导体芯片区域内。
工序12
接着，注入环氧系等的树脂(resin)。例如，如图12所示，从树脂注入用孔(图17的标号42)中进行注入。还有，除树脂注入用孔外，由于也可以利用例如引线孔40注入树脂，所以不一定需要设置树脂注入用孔。但是，如果考虑注入速度和注入的可靠性，则得到利用方面的良好结果。
用树脂覆盖整个半导体芯片的Al电极所形成的表面(有源面)。特别是，IC芯片200与引线(54a等)之间的连接部分完全被覆盖了起来。另一方面，如果设置树脂停止孔(44a、44b)，则由于其存在，计量向横方向的扩大。在图12中，标号300a、300b和300c表示树脂覆盖层。使指针的顶端部分位于半导体芯片的区域内的结果，顶端部分的侧面也被密封在树脂300a内。并且，也可以在指针中未设凸起56的一侧也填充树脂，把整个指针埋入树脂内。但这时，需要把树脂的最高位置设定为比绝缘性薄膜10的外面位置还低的位置。若不如此，就变成妨碍外部连接用端子100的连接。
接着，使已注入的树脂热硬化。这时，在工序10，当对连接部分(57a～57j)进行起模时，在绝缘性薄膜10上所形成的孔，起着例如，作为封装加热时产生的水蒸气等的气体泄漏孔作用，而且对提高封装的可靠性有用。并且，在对该连接部分(57a～57j)进行起模时，也可以利用所形成的孔中的某几个孔进行树脂注入。但是，同时利用所有的孔作为树脂注入孔却是不可取的。
用上述工序，制成连接了多个IC芯片的带载半导体装置组件。
还有，在上述实施例中，如图10所示，在形成了外部连接端子100之后，经过图11、图12的工序制成了带载半导体装置组件，但不限于此。
一部分事先已说过的，例如，也可以在图12的树脂密封工序之后，形成外部连接用端子100。这时，若用树脂覆盖IC芯片200和引线54与IC芯片200的连接部分后，再设置外部连接端子，则在外部连接端子形成时，就不必担心会污染芯片区域，因而有提高可靠性的优点。
工序13
沿用点划线包围示出的CSP端700，对绝缘性薄膜10进行起模。因而，完成如图18所示的这种芯片尺寸的半导体装置(CSP)1000。在图18中，加上斜线的区域是用树脂覆盖着的区域。
象图示的那样，由于只露出悬挂线TR1和TR2的切断面，因而耐湿性也很好。并且，由于采取封装的方式，所以也可以进行老化等的检查。
还有，在以上的实施例中，虽然在绝缘性薄膜10的背面上形成导体图形，但是不限于此，也可以应用于绝缘性薄膜10的表面上形成导体图形。
(2)第2实施例
如图13所示，不但在IC芯片2000的内侧，而且在外侧也可以形成外部连接用端子(焊料球)100b。
在本实施例中，把IC芯片200收纳在凹部所形成的封装容器300的凹部内，并使引线50延伸到该封装容器300上。而且，在通孔内形成金属电极98b，并把焊料球焊接到该金属电极98b上。
倘采用本实施例，则可以自由地增加外部连接用端子(焊料球)的个数，而不受IC芯片200尺寸的限制。
(3)第3实施例
在封装尺寸的要求比较宽大的情况下，如图22所示，在IC芯片200与引线54之间的连接(焊接)结束后，在与芯片连接点的外侧进行起模(图22中，在用二点线示出的CSP端900处进行起模)，也可以采用从框架(框体)59上切开引线54的制造方法。
倘采用本制造方法，因为在最后工序中将引线与框架分离，故不担心由于引线弯曲而造成的焊接不合格。
(4)第4实施例
图23示出在印制布线基板2000上，装配了本发明的芯片尺寸的半导体装置(CSP)1000的状态。
芯片尺寸的半导体装置(CSP)1000的外部连接用端子(焊料球)100a、100b被连接到印制布线基板(封装基板)2000的导体图形2100a和2100b上。由于封装尺寸就是芯片尺寸，所以可以制成极高密度的封装。还有，在图23中，标号202是已装配到印制布线板2000上的其它IC。
(5)第5实施例
图24是表示已组装封装了本发明的芯片尺寸半导体装置(CSP)的封装基板的摄象机整体型VTR内部的图。
在摄象机整体型VTR3000中，装入了2个封装基板2000a、2000b，在各封装基板上搭载了本发明的CSP1000和1002。
在图24中，标号3100表示树脂，标号3200表示树脂单元，标号3300表示电池盒，标号3310表示电池。
这样，本发明的半导体装置(CSP)由于是芯片尺寸的，所以可以应用到命中注定带有小型、轻量化的摄象机整体型VTR等的便携式机器中。并且，本发明半导体装置(CSP)，连同耐湿性和耐热性方面，可靠性也都很高，其结果，提高电子机器的可靠性。

Claims (27)

1、一种薄膜载带的制造方法，其特征是包括：
在绝缘性薄膜上形成导体箔的工序；
由上述导体箔形成导体图形的工序，该导体图形具有，形成一端作为自由端且在上述自由端具有与半导体芯片的电连接部分的多条引线、设于上述半导体芯片的封装区域上且把上述多条引线相互连接起来的连接部分、通过上述连接部分与所有的上述引线电连接的框架；
对上述导体图形施行电镀的工序；以及
冲切上述连接部分，使上述多条引线的每一条成为电气上独立引线的工序。
2、根据权利要求1所述的薄膜载带的制造方法，其特征是，在形成所述导体图形的工序中，还在所述引线与所述连接部分之间形成用于形成外部连接用端子的焊盘部分。
3、根据权利要求1所述的薄膜载带的制造方法，其特征是，在形成上述导体箔的工序之前，还具有用于在上述绝缘性薄膜的规定位置形成孔的冲切工序。
4、根据权利要求1所述的薄膜载带的制造方法，其特征是，上述半导体芯片具有避开上述电连接部分位置的电极，
还具有在与上述引线中的上述一端的端部不同的地方，在上述电极所处的地方形成导电性凸起的工序。
5、根据权利要求1所述的薄膜载带的制造方法，其特征是，在除上述导体图形的上述电连接部分以外的区域，且在装配上述IC芯片的区域形成凸起的工序。
6、根据权利要求1所述的薄膜载带的制造方法，其特征是，在形成上述导体图形的工序之前，使之形成，在上述绝缘性薄膜上设置开口部分，并使上述自由端的端部位于上述开口部分区域上。
7、根据权利要求6所述的薄膜载带的制造方法，其特征是，在与上述绝缘性薄膜的上述开口部分相邻的位置，上述引线的自由端的延长线上，形成上述引线的弯曲检测用标记。
8、根据权利要求7所述的薄膜载带的制造方法，其特征是，上述弯曲检测用标记是在上述导体图形的形成工序中，用与上述导体图形相同工序形成的。
9、根据权利要求7所述的薄膜载带的制造方法，其特征是，还具备根据上述弯曲检测用标记的位置与上述引线末端的上述一端之间位置的比较，检测上述引线弯曲的工序。
10、根据权利要求6所述的薄膜载带的制造方法，其特征是，在上述导体图形的形成工序中，形成上述多条引线之中的一部分，使其具备从上述绝缘性薄膜上向上述开口部分上突出的一对凸出部分和连接上述一对突出部分的连接部分。
11、根据权利要求10所述的薄膜载带的制造方法，其特征是，上述凸出部分和连接部分形成直角。
12、根据权利要求11所述的薄膜载带的制造方法，其特征是，上述一个凸出部分与另一个凸出部分离开间隔而设置，其它引线介于间隔之间。
13、根据权利要求1～权利要求12任一项所述的薄膜载带的制造方法，其特征是，在上述导体图形的形成工序中，在引线的厚度方向施行加工，使与上述引线的上述IC芯片之间的电连接部分变成突出的形状。
14、一种薄膜载带，其特征是包括：
已形成引线孔的绝缘性薄膜；
在上述绝缘性薄膜上，上述引线孔的区域内延伸设置一端并成为自由端的引线；以及
在位于上述自由端的延长线上的上述绝缘性薄膜上形成的上述引线弯曲检测用标记。
15、根据权利要求14所述的薄膜载带，其特征是，形成用于在上述引线的另一端侧形成外部连接端子的焊盘。
16、一种薄膜载带，其特征是包括：
已形成引线孔的绝缘性薄膜；
在上述绝缘性薄膜上设置的，与半导体芯片连接用的多条引线；
在上述绝缘性薄膜上设于上述半导体芯片的装配区域，把上述多条引线相互连接起来的连接部分；
在上述绝缘性薄膜上设置的，通过上述连接部分电连接到所有的上述引线的框架。
17、一种薄膜载带，其特征是包括：
绝缘性薄膜；
在上述绝缘性薄膜上并联形成的多条引线；
位于上述多条引线的邻近，按间隔规定距离同时相互连接的一对引线；以及
形成于上述一对引线之间的另一条引线。
18、一种带载半导体装置组件的制造方法，其特征是包括
在绝缘性薄膜上形成导体箔的工序；
由上述导体箔形成导体图形的工序，该导体图形具有，形成一端作为自由端且在上述自由端具有与半导体芯片电连接用连接部的多条引线、把设于上述半导体芯片的封装区域上的上述多条引线相互连接起来的连接部分、通过上述连接部分与所有的上述引线电连接的框架；
对上述导体图形施行电镀的工序；
冲切上述连接部分，使上述多条引线的每一条成为电气上独立引线的工序；以及
在所述多条引线的各自上述末端的一端连接半导体芯片的电极，在上述绝缘性薄膜上安装多个半导体芯片的工序。
19、根据权利要求18所述的半导体装置组件的制造方法，其特征是还包括：在上述半导体芯片和所述绝缘性薄膜之间填充密封材料的工序。
20、一种半导体装置的制造方法，其特征是包括：
在绝缘性薄膜上形成导体箔的工序；
由上述导体箔形成导体图形的工序，该导体图形具有，形成一端作为自由端且在上述自由端具有与半导体芯片电连接用连接部的多条引线、把设于上述半导体芯片的封装区域上的上述多条引线相互连接起来的连接部分、通过上述连接部分与所有的上述引线电连接的框架；
对上述导体图形施行电镀的工序；
冲切上述连接部分，使上述多条引线的每一条成为电气上独立引线的工序；以及
在所述多条引线的各自上述末端的一端连接半导体芯片的电极，在上述绝缘性薄膜上安装多个半导体芯片的工序；以及
进行上述绝缘性薄膜的最后起模的工序。
21、一种半导体装置，其特征是包括权利要求14所述的薄膜载带。
22、一种半导体装置，其特征是包括权利要求16所述的薄膜载带，且上述连接部分上形成有孔。
23、一种半导体装置，其特征是包括权利要求17所述的薄膜载带。
24、一种封装基板，其特征是：由权利要求21至23任意一项所述的半导体装置的外部连接端子被连接到封装基板上的导电体层上而构成。
25、一种电子机器，其特征是：组装有权利要求24所述的封装基板。
26、一种半导体装置的制造方法，其特征是包括：
在绝缘性薄膜上形成导体箔的工序；
由上述导体箔形成导体图形的工序，该导体图形具有，形成一端作为自由端且在上述自由端具有与半导体芯片连接用的多条引线、把设于上述半导体芯片的封装区域上的上述多条引线相互连接起来的连接部分、通过上述连接部分与所有的上述引线电连接的框架；
对上述导体图形施行电镀的工序；
冲切上述连接部分，使上述多条引线的每一条成为电气上独立引线的工序；
把上述引线的一部分连接到半导体芯片的电极上的工序；以及
最后使上述框架与上述多条引线分离，形成半导体装置的工序。
27、根据权利要求26所述的半导体装置的制造方法，其特征是，在连接上述电极的工序和上述分离而形成半导体装置的工序之间，还具有把树脂填充到上述半导体芯片与上述绝缘性薄膜之间的工序。
CNB971914699A 1996-10-22 1997-10-15 薄膜载带、半导体装置和组件、及其制法、封装基板和电子设备 Expired - Fee Related CN1148793C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29806796 1996-10-22
JP298067/96 1996-10-22
JP298067/1996 1996-10-22

Publications (2)

Publication Number Publication Date
CN1206497A CN1206497A (zh) 1999-01-27
CN1148793C true CN1148793C (zh) 2004-05-05

Family

ID=17854719

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971914699A Expired - Fee Related CN1148793C (zh) 1996-10-22 1997-10-15 薄膜载带、半导体装置和组件、及其制法、封装基板和电子设备

Country Status (8)

Country Link
US (1) US6130110A (zh)
JP (1) JP3584470B2 (zh)
KR (1) KR100455492B1 (zh)
CN (1) CN1148793C (zh)
AU (1) AU4571897A (zh)
SG (1) SG165145A1 (zh)
TW (1) TW358233B (zh)
WO (1) WO1998018163A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227979A (ja) * 1996-10-22 2007-09-06 Seiko Epson Corp フィルムキャリアテープ及び半導体装置
JP3536728B2 (ja) 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
JP2003110016A (ja) * 2001-09-28 2003-04-11 Kobe Steel Ltd 半導体基板上への空中金属配線の形成方法
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP2004165279A (ja) * 2002-11-11 2004-06-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
US9318350B2 (en) * 2003-04-15 2016-04-19 General Dynamics Advanced Information Systems, Inc. Method and apparatus for converting commerical off-the-shelf (COTS) thin small-outline package (TSOP) components into rugged off-the-shelf (ROTS) components
TWI231585B (en) * 2004-03-02 2005-04-21 Kingtron Electronics Co Ltd Manufacturing method of film carrier
CN100342530C (zh) * 2004-07-30 2007-10-10 奇鋐科技股份有限公司 具有导引风管及风罩的散热模组
JP4773864B2 (ja) * 2006-04-12 2011-09-14 パナソニック株式会社 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
US7453148B2 (en) * 2006-12-20 2008-11-18 Advanced Chip Engineering Technology Inc. Structure of dielectric layers in built-up layers of wafer level package
TWI365523B (en) * 2008-01-08 2012-06-01 Powertech Technology Inc Wiring board ready to slot

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237770A (en) * 1975-09-19 1977-03-23 Seiko Instr & Electronics Ltd Semiconductor device
JPS62150728A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd テ−プキヤリアおよびそれを用いた半導体装置
DE3634235C1 (de) * 1986-10-08 1988-03-31 Sueddeutsche Kuehler Behr Matrix fuer einen katalytischen Reaktor zur Abgasreinigung
JPS63141331A (ja) * 1986-12-03 1988-06-13 Nec Corp テ−プキヤリア半導体装置用リ−ドフレ−ム
JPS6397235U (zh) * 1986-12-15 1988-06-23
US4917286A (en) * 1987-05-20 1990-04-17 Hewlett-Packard Company Bonding method for bumpless beam lead tape
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JPS6481330A (en) * 1987-09-24 1989-03-27 Nec Corp Film carrier semiconductor device
JPH02210845A (ja) * 1989-02-10 1990-08-22 Toshiba Corp フィルムキャリアテープ
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
JP3033227B2 (ja) * 1990-05-08 2000-04-17 セイコーエプソン株式会社 半導体装置
US5075252A (en) * 1990-05-14 1991-12-24 Richard Schendelman Interdigitated trans-die lead method of construction for maximizing population density of chip-on-board construction
JPH0669276A (ja) * 1992-05-22 1994-03-11 Nec Corp 半導体装置
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
AU4321997A (en) * 1996-10-17 1998-05-15 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape

Also Published As

Publication number Publication date
WO1998018163A1 (en) 1998-04-30
SG165145A1 (en) 2010-10-28
KR19990076662A (ko) 1999-10-15
CN1206497A (zh) 1999-01-27
TW358233B (en) 1999-05-11
US6130110A (en) 2000-10-10
KR100455492B1 (ko) 2005-01-13
JP3584470B2 (ja) 2004-11-04
AU4571897A (en) 1998-05-15

Similar Documents

Publication Publication Date Title
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1148793C (zh) 薄膜载带、半导体装置和组件、及其制法、封装基板和电子设备
KR100220154B1 (ko) 반도체 패키지의 제조방법
US7268414B2 (en) Semiconductor package having solder joint of improved reliability
CN1122304C (zh) 树脂封装型半导体装置的制造方法
CN1218203C (zh) 光学模块及其制造方法、半导体装置以及光传递装置
JP4624170B2 (ja) 半導体装置の製造方法
CN1219320C (zh) 半导体器件
CN1275307C (zh) 具有位置信息的布线基板
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
KR100859624B1 (ko) 반도체 장치의 제조 방법
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
CN1167127C (zh) 半导体器件
CN1779951A (zh) 半导体器件及其制造方法
CN1233205C (zh) 电路装置的制造方法
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1334602A (zh) 半导体器件和封装方法
CN1516898A (zh) 半导体装置及其制造方法
CN1325136A (zh) 板状体和半导体器件的制造方法
CN1514499A (zh) 压电振荡器以及使用压电振荡器的便携式电话装置以及使用压电振荡器的电子设备
CN1424757A (zh) 半导体器件及其制造方法
CN1251943A (zh) 连接端凸点架及其制造方法
CN1190843C (zh) 半导体装置及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1190837C (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040505

Termination date: 20141015

EXPY Termination of patent right or utility model