JP2003110016A - 半導体基板上への空中金属配線の形成方法 - Google Patents

半導体基板上への空中金属配線の形成方法

Info

Publication number
JP2003110016A
JP2003110016A JP2001303380A JP2001303380A JP2003110016A JP 2003110016 A JP2003110016 A JP 2003110016A JP 2001303380 A JP2001303380 A JP 2001303380A JP 2001303380 A JP2001303380 A JP 2001303380A JP 2003110016 A JP2003110016 A JP 2003110016A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
temporary support
support layer
conductive material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001303380A
Other languages
English (en)
Inventor
Takao Fujikawa
隆男 藤川
Tetsuya Yoshikawa
哲也 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2001303380A priority Critical patent/JP2003110016A/ja
Priority to TW091122209A priority patent/TW559874B/zh
Priority to KR10-2002-0058595A priority patent/KR100485555B1/ko
Priority to US10/259,501 priority patent/US6916735B2/en
Publication of JP2003110016A publication Critical patent/JP2003110016A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Abstract

(57)【要約】 【課題】 接合強度の向上を図り、良好な自立性を持つ
中空配線構造体を得る空中金属配線の形成方法を提供す
ること。 【解決手段】 半導体基板１上に仮支持層２が形成さ
れ、該仮支持層２は前記半導体基板１に達する孔４を有
し、この孔４は導電体材料５で埋められており、該導電
体材料５を加圧することにより該導電体材料５と前記半
導体基板１とを加圧接合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、超ＬＳＩに代表さ
れる半導体の製造工程における空中金属配線の形成方法
に関する。
【０００２】
【従来の技術】空中金属配線の形成方法に関する従来の
技術として、例えば、特開平１１−１２６８２０号公報
に記載のものがある。この従来のものは、半導体基板上
に、カーボン膜からなる仮設膜を形成し、該仮設膜にス
ルーホールと溝を形成し、この仮設膜上にＣｕ合金膜を
スパッタ法を用いて堆積させ、４００〜５００℃での熱
処理により、前記Ｃｕ合金膜をリフローさせて、前記溝
とスルーホール中に充填させ、該スルーホールを埋める
プラグと該プラグに接続され前記仮設膜の上に延びる配
線とを形成し（以下、「リフロー法」という）、その
後、前記仮設膜を燃焼反応によって消失除去することに
より、半導体基板上にＣｕ合金からなる空中配線構造を
形成するものであった。
【０００３】
【発明が解決しようとする課題】前記従来のリフロー法
では、プラグと半導体基板との接合強度が不足して、剥
離しやすく、空中配線の一部が浮き上がったり、全体が
倒れ易いという問題が生じていた。そこで、本発明は、
従来のプラグと半導体基板との接合強度不足の問題を解
消し、接合強度の向上を図り、良好な自立性を持つ中空
配線構造体を得る空中金属配線の形成方法を提供するこ
とを目的とする。
【０００４】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、次の手段を講じた。即ち、本発明の特徴
とするところは、半導体基板上に仮支持層が形成され、
該仮支持層は前記半導体基板に達する孔を有し、この孔
は導電体材料で埋められており、該導電体材料を加圧す
ることにより前記孔内の導電体材料と半導体基板とを加
圧接合する点にある。本発明では、従来の流込み接合に
よるリフロー法に比べ、加圧接合するので、導電体材料
と半導体基板の接合強度が向上する。
【０００５】前記加圧は、静水圧加圧であるのが好まし
い。前記静水圧加圧は、高温高圧のガス雰囲気下で行わ
れるのが好ましい。前記仮支持層の表面には、前記孔に
連通すると共に前記導電体材料で埋められた溝を有し、
前記導電体材料と半導体基板とを加圧接合した後、前記
溝より上部の過剰の導電体材料を除去すると共に、前記
仮支持層を除去し、前記導電体材料を前記半導体基板上
の空間に自立した空中配線構造となすのがよい。前記空
中配線構造を形成した後、該配線構造の表面に導電体材
料の表面拡散現象を抑制するパッシベーション層を形成
するのが好ましい。
【０００６】なお、前記加圧前に、前記仮支持層と導電
体材料との間に、前記導電体材料の表面拡散現象を抑制
するパッシベーション材料を介在させてもよい。また、
中空配線構造を多層構造とするには、前記孔内の導電体
材料と半導体基板とを加圧接合した後に、仮支持層上に
第２の仮支持層を形成し、該第２仮支持層はその下方の
導電体材料に達する孔を有し、この孔は第２の導電体材
料で埋められており、該第２導電体材料を加圧すること
により該第２導電体材料とその下方の導電体材料とを加
圧接合する。
【０００７】
【発明の実施の形態】以下、図面に基づき、本発明の実
施の形態を説明する。この実施の形態に示すものは、Ｕ
ＬＳＩに代表される半導体の製造工程における中空構造
を有する金属配線構造の形成に関するものである。特
に、ＰＶＤ法、ＣＶＤ法、メッキ法もしくはこれらの成
膜方法を組合わせて配線材料被膜を形成して、これを高
圧高温のガス雰囲気で加圧処理（ガス圧アニール処理）
するものである。この処理により、孔や配線溝に配線膜
材料を充満させることができると共に、下層の半導体基
板の配線層と孔部に充填された配線材料との接合強度を
向上させて、良好な自立性を持つ中空配線構造体を得る
ことができる。
【０００８】図１に示すものは、空中配線構造形成の工
程を、１層の配線構造をモデルとして、模式的に示した
ものである。同図（ａ）においては、半導体基板１の上
に仮支持層２が形成されている。前記半導体基板１は、
シリコンウエハーからなり素子が形成されている。前記
仮支持層２は、前記半導体基板１の上に、導電体配線の
構造を形成する際に、形状を付与してかつ保持するため
の層である。この仮支持層２の材料は、前記の従来技術
に示された炭素のように酸化雰囲気での加熱による消失
材料でも良いし、適当な有機溶媒や超臨界炭酸ガスのよ
うな溶媒で溶出できるような有機系材料、あるいは、フ
ツ酸などフツ素系の気体で除去できる二酸化ケイ素系の
材料でもよい。
【０００９】ただし、この仮支持層２の除去工程以外の
途中の工程に、加熱工程が含まれる場合は、例えば、ガ
ス圧アニール処理などが含まれる場合には、その処理温
度で安定して必要とされる強度を維持していることが要
件となる。次いで、図１（ｂ）に示したように、前記仮
支持層２には、その表面に溝３を形成し、また、その厚
み方向に貫通する孔４を形成する。これら特定の孔４と
溝３とは、互いに連通している。この溝３は、面内配線
を形成するためのものであり、孔４は、その下の半導体
基板１のトランジスタ等の素子もしくは配線層と接続す
るためのコラムを形成するためのものである。
【００１０】図では溝３と孔４が一工程で形成された形
態で示したが、実際には、これらの孔４や溝３はフォト
レジストで形成したマスクを使用したエッチング法等
で、溝３と孔４を順次形成するので、二工程以上となる
ことが多い。次いで、図１（c）に示したように、前記
孔４と溝３、及び仮支持層２の表面は、導電体材料５で
覆われる。前記導電体材料５の形成は、例えば、ＰＶＤ
法、ＣＶＤ法、メッキ法などにより、溝３や孔４が形成
された仮支持層２の面を導電体材料５で被覆・成膜する
ことにより得られる。
【００１１】前記導電体材料５は当然低電気抵抗である
ことが好ましいことから、通常は金属材料が用いられ、
代表的な材料として、Ａｌ（アルミニウム）やＣｕ
（銅）又はそれらを主原料とする合金が挙げられる。近
年では、電気抵抗の観点で有利なＣｕが用いられること
が多く、この場合、この被覆・成膜には、ＰＶＤ法また
は、ＰＶＤ法で初期電極を形成した後、電解メッキ法を
用いる２段の方法が用いられる。これらの方法を用いる
場合、とくにＰＶＤ法では成膜材料が半導体基板１と対
向した成膜材料からなるターゲットから、たたき出され
た粒子として供給されることから、孔４の開口部の径に
対して深さが深い場合には、孔４の底まで、緻密な膜形
成ができない、もしくは図１（ｃ）に示したように、孔
４の内部が導電体膜材料５で充填しきれない部分（残留
ボイド６）が発生することが多い。この残留ボイド６の
形状は、図１（ｃ）に示した空間に限らず、同図（ｇ）
に示すように導電体膜材料５内の空洞の場合もある。
【００１２】このため、後工程で仮支持層２を除去した
際に、配線構造が下層１と接合されていない状態になっ
たり、配線構造が倒れるという問題が発生し易くなる。
したがって、この工程で発生する残留ボイド６はもちろ
ん緻密度が低く強度が不足するような要因の除去が必須
である。とくに、孔４が細くて深い場合には、仮支持層
２除去後には細くて長いコラムとなることから、特に根
元（孔４の底）の強度および下層との接合には完全さが
要求される。そこで、図２（ｄ）に示すように、このよ
うな主として孔４の底部の残留ボイド６をなくし、かつ
下層１との接合強度を向上するために、加圧工程を行
う。
【００１３】前記加圧は、導電体材料５表面を静水圧で
加圧するのが好ましい。この静水圧加圧は、高温高圧の
ガス雰囲気下で行われる。加圧媒体としては、アルゴン
（Ａｒ）ガスが適している。前記高温高圧のガスによる
加圧工程（ガス圧アニール工程）では、配線となる導電
体材料５をクリープ現象によって変形させて残留ボイド
６を押しつぶすと同時に、この時に加わる孔４底部での
垂直方向応力により半導体基板１と拡散接合もしくは密
着度改善が行なわれる。したがって、加圧処理の条件
は、導電体材料５や孔４の直径と深さによって異なる。
【００１４】例えば、孔４の直径が０．１５〜０．５ミ
クロンで、深さが１ミクロン程度で、導電体材料５がア
ルミニウム合金の場合には、３００〜４５０℃、圧力３
０〜１００ＭＰａ、保持時間１０〜３００秒程度で十分
である。また、導電体材料５がＣｕの場合には、Ｃｕが
通常のＰＶＤ法のみで形成された場合、クリープ現象が
発生しにくく、４５０〜５００℃、１００〜２００ＭＰ
ａ、保持時間５〜３０分が必要である。ただし、同じＣ
ｕであつても電解メッキ法もしくは水素を添加したＰＶ
Ｄ法でＣｕ膜が形成された場合にはクリープ現象の発生
温度が低下するため、３５０〜４５０℃、１００〜２０
０ＭＰａ、保持時間５〜１５分程度で良好な接合効果が
得られる。
【００１５】次いで、図１（ｅ）に示すように、仮支持
層２の面より上部の導電体材料５は余分であるため、化
学的機械的研磨法（ＣＭＰ法）によって、表面の平滑性
を確保しつつ除去される。実際には、この工程の後、さ
らに上の層が形成されるが、ここではモデル構造という
ことで説明を省く。図１（ｆ）は、仮支持層２の除去工
程が終わって、空中配線７が形成された状態を示してい
る。尚、この空中配線７は、前記孔４に対応する部分が
コラム部８とされ、前記溝３に対応する部分が配線部９
とされている。
【００１６】なお、仮支持層２の除去方法は、仮支持層
２の材料により異なり、従来と同じ方法が用いられる。
前記本発明の実施の形態によれば、前記のガス圧アニー
ル工程により、半導体基板１の下層と空中に形成された
面内配線７を接続し、かつ保持しているコラム部８の強
度が確保され、配線がはずれたり、倒れたりすることが
防止される。図２は、２層配線構造の例を示したもので
ある。図２（ａ）では、前記図１（e）で示す工程まで
終えた半導体基板上に、第２仮支持層を形成したところ
を示しており、以降の工程は、基本的には、図１に示し
た工程と同じである。
【００１７】即ち、前記図１（e）で示す工程まで終え
た仮支持層２の上に第２の仮支持層１０が形成される。
該第２仮支持層１０はその下方の導電体材料５に達する
孔１１を有し、また、溝１２を有する（図２（ａ））。
この孔１１と溝１２及び第２仮支持層１０の表面は、第
２の導電体材料１３で埋められている（図２（ｂ））。
そして、該第２導電体材料１３を加圧することにより該
第２導電体材料１３とその下方の導電体材料５とを加圧
接合する（図２（ｃ））。
【００１８】尚、第２仮支持層１０の材料は、その下方
の仮支持層２と同じ材料である。また、第２導電体材料
１２もその下方の導電体材料５と同じものである。その
後、第２仮支持層１０より上の第２導電体材料１２をＣ
ＭＰ法によって除去し、平坦化する（図２（ｄ））。そ
して、下層の仮支持層２及び第２仮支持層１０を、従来
と同じ方法により、除去することにより２層の中空配線
１４が得られる。この場合、第２仮支持層１０の孔１１
の底の残留ボイドを消滅させるために、ガス圧アニール
法を用いているが、このように多層になる場合、孔４，
１１の配置が全層を通じてほぼ同じ位置にあるなど構造
が単純であれば、このガス圧アニール処理は、最後の配
線層を形成した後に１回行うことで、下の層の孔４底の
残留ボイドを一括して消滅させることも可能である。
【００１９】また、２層以上の多層の中空配線構造も、
前記と同様の積み重ね方法により得ることが出来る。図
３は、ガス圧アニール法を用いると、孔４の底部が開口
部より広がった構造の孔であっても導電体材料５をクリ
ープ現象により充填することが可能であることを利用し
た例を示したものである。具体的には、最終的にコラム
部８となって配線構造全体を保持する場合、コラム部８
の根元部分の強度が必要なため、孔４の底部近傍の接触
面積を大きくするために、逆テーパ付きの孔とする。こ
のような孔４であっても、図３（ｃ）に示すように、圧
力により導電体材料５は孔４全体に押込まれて残留ボイ
ド６が消滅する。
【００２０】図４は、実際の空中配線７で危惧されるEl
ectromigration（ＥＭ）現象による導電体原子の電子の
流れによる拡散での断線を防止する方法を示したもので
ある。この導電体原子の拡散は、表面拡散主体といわれ
ており、表面が大気や真空に暴露されている状況で発生
しやすくなる。このため、この表面拡散を抑制するため
に、導電体材料５とは反応しない安定な材料の膜（パッ
シベーション膜１５）で覆っておくことが好ましい。こ
のようなパッシベーション膜１５の材料としては、Ｓｉ
Ｎ系の絶縁膜（原料ガスにシランとアンモニアを使用し
て成膜）が代表例としてあげられる。電気絶縁材料であ
れば最下層のＳｉ基板１上まで膜が形成されても、電気
約な絶縁破壊等を生じる危惧がない。またパッシベーシ
ョン機能は周囲の雰囲気、たとえば湿気等の影響を防止
する効果もあり、非常に好ましい。
【００２１】このパッシベーション膜１５の形成は、仮
支持層２に孔４・溝３を形成した後で、ＣＶＤ法などで
孔４・溝３の内面を被覆することで実施が可能である。
また、空中配線構造全体にパッシベーション層を形成す
る方法としては、空中配線７を形成したのちに成膜する
方法がある。すなわち、これまで述べた方法により空中
配線７を形成した後、パッシベーション膜１５を成膜技
術により付与するものである。導電体構造の全表面に形
成することが好ましいことからＣＶＤ法の使用が推奨さ
れる。
【００２２】
【実施例】以下に，実施例を説明する。 実施例１および比較例１：仮支持層２として、ＳｉＯ２
膜（厚さ２μｍ）に孔４（直径０．２５μｍ）が形成さ
れたＳｉウエーハ（半導体基板１）２枚に、ＴａＮ層を
ウエーハ表面で５０ｎｍ形成した後、ＰＶＤ法で厚さ１
５０ｎｍの電解メッキ用シード層を形成した。
【００２３】次いで、導電体材料５として、電解メッキ
法により厚さ1．5ミクロンのＣｕ層を形成した。うち１
枚については、減圧雰囲気の電気炉中で窒素雰囲気中、
４００℃、３０分の通常アニール処理を行い（比較例
１）、もう１枚については、本発明のガス圧アニール処
理を同じく４００℃、１５０ＭＰａで実施した（実施例
１）。両ウエーハ表面の過剰のＣｕ層をＣＭＰ法により
除去した後、フツ化水素ガスで処理を行い仮支持層２の
ＳｉＯ２層を除去した。
【００２４】除去後、ウエーハを観察したところ、通常
アニール処理品（比較例１）では、コラム部８（円柱の
ロツド）のＣｕが、ウエーハ中央部を除きほとんど残存
していないこと、ガス圧アニール処理を行ったウエーハ
（実施例１）では、コラム部８のＣｕが整然と林立して
いることが確認された。 実施例２および比較例２：図１に示したモデル構造（孔
４の径０．２５ミクロン、深さ０．６５ミクロン、溝３
の幅０．４ミクロン、深さ０．５ミクロン）のサンプル
ウエーハを２枚作製した。仮支持層２の材料には、フェ
ノール系樹脂を塗布後熱処理した炭素を使用した。Ｔａ
Ｎ層形成およびシード膜形成を除き、Ｃｕ膜を全部電解
メッキで形成したほかは、実施例１・比較例２と同様の
方法で処理を行った。
【００２５】ＣＭＰ法で過剰のＣｕを除去したのち、大
気中で３００から５５０℃までを、５℃／ｈの昇温速度
で加熱し、１時間保持した後、サンプルを観察した。通
常アニールしたサンプル（比較例２）では、ウエーハ中
央部に数箇所空中配線構造が確認されたが、ウエーハ全
面にわたり満足な配線構造を得ることができなかった。
一方、ガス圧アニール処理を行ったサンプル（実施例
２）では、ほぼ図１（ｆ）に示したような空中配線構造
がウエーハのほぼ全域にわたって形成されていることが
確認された。
【００２６】尚、本発明は、前記実施の形態及び実施例
に示したものに限定されるものではない。
【００２７】
【発明の効果】本発明により、今後ますます高速化と微
細化が進むＵＬＳＩの分野において、高速化の鍵とされ
る低誘電率の究極的な構造とされる空中配線構造が、実
用的に十分な強度でかつウエーハ全面に渡って歩留まり
良く製造できるようになった。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態を示す工程図であ
る。
【図２】図２は、本発明の他の実施の形態を示す工程図
である。
【図３】図３は、本発明の他の実施の形態を示す工程図
である。
【図４】図４は、空中配線構造の表面にパッシベーショ
ン層を設けた断面図である。
【符号の説明】
１ 半導体基板 ２ 仮支持層 ３ 溝 ４ 孔 ５ 導電体材料 ７ 空中配線 １０ 第２仮支持層 １１ 孔 １２ 溝 １３ 導電体材料
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH11 HH32 JJ01 JJ08 JJ11 JJ32 KK01 MM12 MM13 NN06 NN07 NN29 PP06 PP14 PP27 QQ48 QQ73 QQ86 RR06 RR30 XX02

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に仮支持層が形成され、該
    仮支持層は前記半導体基板に達する孔を有し、この孔は
    導電体材料で埋められており、該導電体材料を加圧する
    ことにより該導電体材料と前記半導体基板とを加圧接合
    することを特徴とする半導体基板上への空中金属配線の
    形成方法。
  2. 【請求項２】 前記加圧は、静水圧加圧であることを特
    徴とする請求項１記載の空中金属配線の形成方法。
  3. 【請求項３】 前記静水圧加圧は、高温高圧のガス雰囲
    気下で行われるものであることを特徴とする請求項２記
    載の空中金属配線の形成方法。
  4. 【請求項４】 前記仮支持層の表面には、前記孔に連通
    すると共に前記導電体材料で埋められた溝を有し、前記
    孔内の導電体材料と前記半導体基板とを加圧接合した
    後、前記溝より上部の過剰の導電体材料を除去すると共
    に、前記仮支持層を除去し、前記導電体材料を前記半導
    体基板上の空間に自立した空中配線構造となすことを特
    徴とする請求項１〜３の何れか一つに記載の空中金属配
    線の形成方法。
  5. 【請求項５】 前記空間に自立した空中配線構造を形成
    した後、該配線構造の表面に導電体材料の表面拡散現象
    を抑制するパッシベーション層を形成することを特徴と
    する請求項４記載の空中金属配線の形成方法。
  6. 【請求項６】 前記仮支持層と導電体材料との間に、該
    導電体材料の表面拡散現象を抑制するパッシベーション
    材料を介在させることを特徴とする請求項１〜４の何れ
    か一つに記載の空中金属配線の形成方法。
  7. 【請求項７】 請求項１記載の方法を行った後、前記仮
    支持層上に第２の仮支持層が形成され、該第２仮支持層
    はその下方の前記導電体材料に達する孔を有し、この孔
    は第２の導電体材料で埋められており、該第２導電体材
    料を加圧することにより該第２導電体材料とその下方の
    導電体材料とを加圧接合することを特徴とする半導体基
    板上への空中金属配線の形成方法。
JP2001303380A 2001-09-28 2001-09-28 半導体基板上への空中金属配線の形成方法 Pending JP2003110016A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001303380A JP2003110016A (ja) 2001-09-28 2001-09-28 半導体基板上への空中金属配線の形成方法
TW091122209A TW559874B (en) 2001-09-28 2002-09-26 Method of forming aerial metal wiring on semiconductor substrate
KR10-2002-0058595A KR100485555B1 (ko) 2001-09-28 2002-09-27 반도체 기판 상으로의 공중 금속 배선의 형성 방법
US10/259,501 US6916735B2 (en) 2001-09-28 2002-09-30 Method for forming aerial metallic wiring on semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001303380A JP2003110016A (ja) 2001-09-28 2001-09-28 半導体基板上への空中金属配線の形成方法

Publications (1)

Publication Number Publication Date
JP2003110016A true JP2003110016A (ja) 2003-04-11

Family

ID=19123475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001303380A Pending JP2003110016A (ja) 2001-09-28 2001-09-28 半導体基板上への空中金属配線の形成方法

Country Status (4)

Country Link
US (1) US6916735B2 (ja)
JP (1) JP2003110016A (ja)
KR (1) KR100485555B1 (ja)
TW (1) TW559874B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008517792A (ja) * 2005-10-20 2008-05-29 ビ−エイイ− システムズ パブリック リミテッド カンパニ− 微細加工

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214594B2 (en) * 2002-03-26 2007-05-08 Intel Corporation Method of making semiconductor device using a novel interconnect cladding layer
TWI473226B (zh) * 2012-01-09 2015-02-11 Win Semiconductors Corp 具有三維元件之化合物半導體積體電路
CN103208472B (zh) * 2012-01-12 2016-03-02 稳懋半导体股份有限公司 具有三维元件的复合物半导体集成电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3850710A (en) * 1972-11-06 1974-11-26 Rca Corp Method of making a quasi-monolithic integrated circuit structure
JPS5421165A (en) * 1977-07-18 1979-02-17 Nec Corp Semiconductor device
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface
JPH04340713A (ja) * 1991-05-17 1992-11-27 Nec Corp 半導体装置の製造方法
US5654226A (en) * 1994-09-07 1997-08-05 Harris Corporation Wafer bonding for power devices
JPH08203895A (ja) * 1995-01-20 1996-08-09 Sony Corp 高圧リフローによる孔の埋め込み方法
US6089442A (en) * 1996-04-10 2000-07-18 Canon Kabushiki Kaisha Electrode connection method
SG165145A1 (en) * 1996-10-22 2010-10-28 Seiko Epson Corp Film carrier tape
KR100209703B1 (ko) * 1996-11-06 1999-07-15 구본준 웨이퍼 가압 장치 및 그를 이용한 금속 배선 형성 방법
JP2971454B2 (ja) 1997-08-21 1999-11-08 松下電子工業株式会社 半導体装置とその製造方法
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
KR100378078B1 (ko) * 1999-07-20 2003-03-29 주식회사 미뉴타텍 직접 가압 공정을 이용한 금속 배선층 형성 방법
KR100473871B1 (ko) 2000-11-13 2005-03-08 주식회사 엠에스솔루션 박막 필터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008517792A (ja) * 2005-10-20 2008-05-29 ビ−エイイ− システムズ パブリック リミテッド カンパニ− 微細加工
JP4814249B2 (ja) * 2005-10-20 2011-11-16 ビ−エイイ− システムズ パブリック リミテッド カンパニ− 微細加工

Also Published As

Publication number Publication date
KR100485555B1 (ko) 2005-04-27
US20030077892A1 (en) 2003-04-24
KR20030027763A (ko) 2003-04-07
US6916735B2 (en) 2005-07-12
TW559874B (en) 2003-11-01

Similar Documents

Publication Publication Date Title
TW201606934A (zh) 形成互連之方法
JPH11135504A (ja) 半導体装置の製造方法
KR100384831B1 (ko) 다층 금속 구조물을 제조하는 방법
JPH11186261A (ja) 半導体装置の製造方法
US6689683B2 (en) Method of manufacturing a semiconductor device
JP4638140B2 (ja) 半導体素子の銅配線形成方法
JPH06349950A (ja) 半導体装置及びその製造方法
JPH10125783A (ja) 半導体装置の製造方法
TWI313898B (en) Semiconductor structures and method of passivating sidewalls of metal structures
JP2003110016A (ja) 半導体基板上への空中金属配線の形成方法
JP2001358211A (ja) 半導体装置およびその製造方法
JPH11102909A (ja) 銅合金配線の形成方法
KR100463178B1 (ko) 반도체 소자의 금속배선 적층구조 형성 방법
US6818548B2 (en) Fast ramp anneal for hillock suppression in copper-containing structures
US8883632B2 (en) Manufacturing method and manufacturing apparatus of device
TWI229413B (en) Method for fabricating conductive plug and semiconductor device
JP3526252B2 (ja) 配線構造および配線の製造方法
JP4281674B2 (ja) 半導体装置の製造方法
JP2000294640A (ja) 半導体装置の製造方法
JP2003309124A (ja) 半導体装置
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
KR20050009654A (ko) 반도체 소자의 제조 방법
JP2004031497A (ja) 半導体装置およびその製造方法
JP2002319550A (ja) 金属膜の形成方法および半導体装置の製造方法
TW515006B (en) Method for removing moistured part of FSG layer after polishing treatment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905