KR100485555B1 - 반도체 기판 상으로의 공중 금속 배선의 형성 방법 - Google Patents
반도체 기판 상으로의 공중 금속 배선의 형성 방법 Download PDFInfo
- Publication number
- KR100485555B1 KR100485555B1 KR10-2002-0058595A KR20020058595A KR100485555B1 KR 100485555 B1 KR100485555 B1 KR 100485555B1 KR 20020058595 A KR20020058595 A KR 20020058595A KR 100485555 B1 KR100485555 B1 KR 100485555B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductor material
- hole
- semiconductor substrate
- support layer
- temporary support
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 72
- 239000002184 metal Substances 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000000463 material Substances 0.000 claims abstract description 74
- 239000004020 conductor Substances 0.000 claims abstract description 66
- 238000002161 passivation Methods 0.000 claims description 11
- 239000012298 atmosphere Substances 0.000 claims description 9
- 230000002706 hydrostatic effect Effects 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 4
- 230000002349 favourable effect Effects 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 20
- 238000000137 annealing Methods 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 기판(1) 상에 임시 지지층(2)이 형성되고, 상기 임시 지지층(2)은 상기 반도체 기판(1)에 도달하는 구멍(4)을 갖는다. 이 구멍(4)은 도전체 재료(5)에 의해 매립되어 있고, 상기 도전체 재료(5)를 가압함으로써 상기 도전체 재료(5)와 상기 반도체 기판(1)을 가압 접합한다. 이에 의해, 접합 강도가 향상되어 양호한 자립성을 갖는 중공 배선 구조체를 얻을 수 있다.
Description
본 발명은, 초LSI로 대표되는 반도체의 제조 공정에 있어서의 공중 금속 배선의 형성 방법에 관한 것이다.
공중 금속 배선의 형성 방법에 관한 종래의 기술로서, 예를 들어 일본 특허 공개 평11-126820호 공보에 기재된 것이 있다.
이 종래의 것은, 반도체 기판 상에 카본막으로 이루어지는 가설막을 형성하고, 상기 가설막에 관통 구멍과 홈을 형성하고, 이 가설막 상에 Cu 합금막을 스퍼터법을 이용하여 퇴적시키고, 400 ℃ 내지 500 ℃에서의 열처리에 의해, 상기 Cu 합금막을 리플로우시켜 상기 홈과 관통 구멍 속에 충전시키고, 상기 관통 구멍을 매립하는 플러그와 상기 플러그에 접속되어 상기 가설막 상으로 연장되는 배선을 형성하고(이하,「리플로우법」이라 함), 그 후 상기 가설막을 연소 반응에 의해 소실 제거함으로써, 반도체 기판 상에 Cu 합금으로 이루어지는 공중 배선 구조를 형성하는 것이었다.
상기 종래의 리플로우법에서는, 플러그와 반도체 기판과의 접합 강도가 부족하여 박리되기 쉽고, 공중 배선의 일부가 부상되거나, 전체가 쉽게 쓰러지게 되는 문제가 발생하고 있었다.
따라서, 본 발명은 종래의 플러그와 반도체 기판과의 접합 부족의 문제를 해소하고, 접합 강도의 향상을 도모하여 양호한 자립성을 갖는 중공 배선 구조체를 얻는 공중 금속 배선의 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 다음 수단을 강구하였다. 즉, 본 발명은 반도체 기판 상으로의 공중 금속 배선의 형성 방법이며, 다음의 과정으로 이루어진다. 이러한 과정은 반도체 기판 상에 임시 지지층을 형성하는 단계와, 상기 임시 지지층을 관통하여 상기 반도체 기판에 도달하는 구멍을 상기 임시 지지층에 마련하는 단계와, 상기 구멍을 도전체 재료로 매립하는 단계와, 상기 도전체 재료를 가압함으로써 상기 도전체 재료와 상기 반도체 기판을 가압 접합하는 단계와, 그리고 상기 임시 지지층을 제거하고, 상기 도전체 재료를 상기 반도체 기판 상의 공간에 자립한 공중 배선 구조로 하는 단계를 포함한다.
본 발명에서는, 종래의 유입 접합에 의한 리플로우법에 비해, 가압 접합하므로, 도전체 재료와 반도체 기판의 접합 강도가 향상된다.
본 발명에 있어서의 가압에서는 그 압력이 30 ㎫ 이상이다.
상기 가압은 정수압 가압인 것이 바람직하다.
상기 정수압 가압은 고온 고압의 가스 분위기 하에서 행해지는 것이 바람직하다.
또한, 본 발명에서는 또한 다음의 과정으로 이루어지도록 해도 좋다. 이러한 과정은 상기 구멍을 마련한 후에, 상기 구멍에 연통하는 홈을 마련하는 단계와, 상기 구멍을 상기 도전체 재료로 매립하는 동시에, 상기 홈을 상기 도전체 재료로 매립하는 단계와, 그리고 상기 구멍 내의 도전체 재료와 상기 반도체 기판을 가압 접합한 후, 상기 홈으로부터 상부의 과잉 도전체 재료를 제거하는 단계를 포함한다.
상기 공중 배선 구조를 형성한 후, 상기 배선 구조의 표면에 도전체 재료의 표면 확산 현상을 억제하는 패시베이션층을 형성하는 것이 바람직하다.
또, 상기 가압 전에, 상기 임시 지지층과 도전체 재료 사이에, 상기 도전체 재료의 표면 확산 현상을 억제하는 패시베이션 재료를 개재시켜도 좋다.
또한, 중공 배선 구조를 다층 구조로 하기 위해서는, 상기 구멍 내의 도전체 재료와 반도체 기판을 가압 접합한 후에, 임시 지지층 상에 제2 임시 지지층을 형성하고, 상기 제2 임시 지지층은 그 하방의 도전체 재료에 도달하는 구멍을 갖고, 이 구멍은 제2 도전체 재료로 매립되어 있고, 상기 제2 도전체 재료를 가압함으로써 상기 제2 도전체 재료와 그 하방의 도전체 재료를 가압 접합한다.
본 발명에 의해, 금후 점점 더 고속화와 미세화가 진행되는 ULSI의 분야에 있어서, 고속화의 열쇠가 되는 저유전율의 궁극적인 구조가 되는 공중 배선 구조가, 실용적으로 충분한 강도이거나 또한 웨이퍼 전체면에 걸쳐 수율 좋게 제조할 수 있게 된다.
이하, 도면에 의거하여 본 발명의 실시 형태를 설명한다.
본 실시 형태에 도시한 것은, ULSI로 대표되는 반도체의 제조 공정에 있어서의 중공 구조를 갖는 금속 배선 구조의 형성에 관한 것이다. 특히, PVD법, CVD법, 도금법 혹은 이들의 성막 방법을 조합하여 배선 재료 피막을 형성하여, 이것을 고압 고온의 가스 분위기에서 가압 처리(가스압 어닐 처리)하는 것이다. 이 처리에 의해, 구멍이나 배선 홈에 배선막 재료를 충만하게 할 수 있는 동시에, 하층의 반도체 기판의 배선층과 구멍부에 충전된 배선 재료와의 접합 강도를 향상시켜, 양호한 자립성을 갖는 중공 배선 구조체를 얻을 수 있다.
도1에 도시한 것은, 공중 배선 구조 형성의 공정을 1층의 배선 구조를 모델로 하여, 모식적으로 도시한 것이다.
상기 도1의 (a)에 있어서는, 반도체 기판(1) 상에 임시 지지층(2)이 형성되어 있다.
상기 반도체 기판(1)은 실리콘 웨이퍼로 이루어지며 소자가 형성되어 있다.
상기 임시 지지층(2)은, 상기 반도체 기판(1) 상에 도전체 배선의 구조를 형성할 때에, 형상을 부여하거나 또한 보유 지지하기 위한 층이다.
이 임시 지지층(2)의 재료는, 상기한 종래 기술에 개시된 탄소와 같이 산화 분위기에서의 가열에 의한 소실 재료라도 좋고, 적당한 유기 용매나 초임계 탄산 가스와 같은 용매로 용출할 수 있는 유기계 재료, 혹은 불산 등 불소계의 기체로 제거할 수 있는 이산화 규소계의 재료라도 좋다.
단, 이 임시 지지층(2)의 제거 공정 이외의 도중의 공정에, 가열 공정이 포함되는 경우는, 예를 들어 가스압 어닐 처리 등이 포함되는 경우에는 그 처리 온도가 안정되어 필요하게 되는 강도를 유지하고 있는 것이 요건이 된다.
계속해서, 도1의 (b)에 도시한 바와 같이 상기 임시 지지층(2)에는, 그 표면에 홈(3)을 형성하고, 또한 그 두께 방향으로 관통하는 구멍(4)을 형성한다. 이들 특정한 구멍(4)과 홈(3)은 서로 연통하고 있다.
이 홈(3)은 면내 배선을 형성하기 위한 것이며, 구멍(4)은 그 하부의 반도체 기판(1)의 트랜지스터 등의 소자 혹은 배선층과 접속하기 위한 컬럼을 형성하기 위한 것이다.
도면에서는 홈(3)과 구멍(4)이 1공정으로 형성된 형태로 도시하였지만, 실제로는 이들의 구멍(4)이나 홈(3)은 포토 레지스트로 형성한 마스크를 사용한 에칭법 등으로, 홈(3)과 구멍(4)을 차례로 형성하므로, 2공정 이상이 되는 경우가 많다.
계속해서, 도1의 (c)에 도시한 바와 같이 상기 구멍(4)과 홈(3) 및 임시 지지층(2)의 표면은 도전체 재료(5)로 덮여진다.
상기 도전체 재료(5)의 형성은, 예를 들어 PVD법, CVD법, 도금법 등에 의해, 홈(3)이나 구멍(4)이 형성된 임시 지지층(2)의 면을 도전체 재료(5)로 피복 및 성막함으로써 얻을 수 있다.
상기 도전체 재료(5)는 당연히 저전기 저항인 것이 바람직하므로, 통상은 금속 재료가 이용되고, 대표적인 재료로서 Al(알루미늄)이나 Cu(구리) 또는 그들을 주원료로 하는 합금을 들 수 있다. 최근에는, 전기 저항의 관점에서 유리한 Cu가 이용되는 경우가 많고, 이 경우 이 피복 및 성막에는 PVD법 또는, PVD법으로 초기 전극을 형성한 후, 전해 도금법을 이용하는 2단의 방법이 이용된다.
이들의 방법을 이용하는 경우, 특히 PVD법에서는 성막 재료가 반도체 기판(1)과 대향한 성막 재료로 이루어지는 타겟으로부터 두들겨 나오게 된 입자로서 공급되므로, 구멍(4)의 개구부 직경에 대해 깊이가 깊은 경우에는 구멍(4)의 바닥까지, 치밀한 막 형성을 할 수 없거나 혹은 도1의 (c)에 도시한 바와 같이, 구멍(4)의 내부가 도전체막 재료(5)로 충전할 수 없는 부분[잔류 공극(6)]이 발생하는 경우가 많다. 이 잔류 공극(6)의 형상은, 도1의 (c)에 도시한 공간에 한정되지 않으며, 도1의 (g)에 도시한 바와 같이 도전체막 재료(5) 내의 공동인 경우도 있다.
이로 인해, 다음 공정에서 임시 지지층(2)을 제거하였을 때에, 배선 구조가 하층(1)과 접합되어 있지 않은 상태가 되거나, 배선 구조가 쓰러지게 되는 문제가 쉽게 발생된다.
따라서, 이 공정에서 발생하는 잔류 공극(6)은 물론 치밀도가 낮고 강도가 부족한 것과 같은 요인의 제거가 필수이다. 특히, 구멍(4)이 가늘고 깊은 경우에는 임시 지지층(2) 제거 후에는 가늘고 긴 컬럼이 되므로, 특히 근원[구멍(4) 바닥]의 강도 및 하층과의 접합에는 완전함이 요구된다.
그래서, 도2의 (d)에 도시한 바와 같이 이러한 주로 구멍(4) 바닥부의 잔류 공극(6)을 없애고, 또한 하층(1)과의 접합 강도를 향상시키기 위해, 가압 공정을 행한다.
상기 가압은 도전체 재료(5) 표면을 정수압으로 가압하는 것이 바람직하다. 이 정수압 가압은 고온 고압의 가스 분위기 하에서 행해진다. 가압 매체로서는 아르곤(Ar) 가스가 적합하다.
상기 고온 고압의 가스에 의한 가압 공정(가스압 어닐 공정)에서는, 배선이 되는 도전체 재료(5)를 크리프 현상에 의해 변형시켜 잔류 공극(6)을 가압 변형시키는 동시에, 이 때 가해지는 구멍(4) 바닥부에서의 수직 방향 응력에 의해 반도체 기판(1)과 확산 접합 혹은 밀착도 개선이 행해진다. 따라서, 가압 처리의 조건은 도전체 재료(5)나 구멍(4)의 직경과 깊이에 따라 다르다.
예를 들어, 구멍(4)의 직경이 0.15 마이크론 내지 0.5 마이크론이고, 깊이가 1 마이크론 정도이고, 도전체 재료(5)가 알루미늄 합금인 경우에는 200 ℃ 내지 450 ℃, 바람직하게는 300 ℃ 내지 450 ℃, 압력 30 ㎫ 내지 100 ㎫ , 보유 지지 시간 10 내지 300초 정도로 충분하다.
또한, 도전체 재료(5)가 Cu인 경우에는 Cu가 통상의 PVD법으로만 형성된 경우, 크리프 현상이 발생되기 어렵고, 450 ℃ 내지 500 ℃, 100 ㎫ 내지 200 ㎫ , 보유 지지 시간 5 내지 30분이 필요하다. 단, 같은 Cu일지라도 전해 도금법 혹은 수소를 첨가한 PVD법으로 Cu막이 형성된 경우에는 크리프 현상의 발생 온도가 저하되므로, 350 ℃ 내지 450 ℃, 100 ㎫ 내지 200 ㎫ , 보유 지지 시간 5 내지 15분 정도에서 양호한 접합 효과를 얻을 수 있다.
계속해서, 도1의 (e)에 도시한 바와 같이 임시 지지층(2)의 면보다 상부의 도전체 재료(5)는 여유가 있으므로, 화학적 기계적 연마법(CMP법)에 의해, 표면의 평활성을 확보하면서 제거된다. 실제로는, 이 공정 후 다시 상층이 형성되지만, 여기서는 모델 구조라 하는 것으로 설명을 생략한다.
도1의 (f)는, 임시 지지층(2)의 제거 공정이 끝나고, 공중 배선(7)이 형성된 상태를 나타내고 있다. 또, 이 공중 배선(7)은 상기 구멍(4)에 대응하는 부분이 컬럼부(8)가 되고, 상기 홈(3)에 대응하는 부분이 배선부(9)로 되어 있다.
또, 임시 지지층(2)의 제거 방법은 임시 지지층(2)의 재료에 따라 다르며, 종래와 같은 방법이 이용된다.
상기 본 발명의 실시 형태에 따르면, 상기의 가스압 어닐 공정에 의해, 반도체 기판(1)의 하층과 공중에 형성된 면내 배선(7)을 접속하고, 또한 보유 지지하고 있는 컬럼부(8)의 강도가 확보되어 배선이 빠지거나, 쓰러지거나 하는 것이 방지된다.
도2는, 2층 배선 구조의 예를 도시한 것이다.
도2의 (a)에서는, 상기 도1의 (e)에서 도시한 공정까지 끝낸 반도체 기판 상에, 제2 임시 지지층을 형성한 부분을 도시하고 있고, 이후의 공정은 기본적으로는, 도1에 도시한 공정과 동일하다.
즉, 상기 도1의 (e)에서 도시한 공정까지 끝낸 임시 지지층(2) 상에 제2 임시 지지층(10)이 형성된다. 상기 제2 임시 지지층(10)은 그 하방의 도전체 재료(5)에 도달하는 구멍(11)을 갖고, 또한 홈(12)을 갖는다[도2의 (a)].
이 구멍(11)과 홈(12) 및 제2 임시 지지층(10)의 표면은, 제2 도전체 재료(13)로 매립되어 있다[도2의 (b)].
그리고, 상기 제2 도전체 재료(13)를 가압함으로써 상기 제2 도전체 재료(13)와 그 하방의 도전체 재료(5)를 가압 접합한다[도2의 (c)].
또한, 제2 임시 지지층(10)의 재료는 그 하방의 임시 지지층(2)과 같은 재료이다. 또한, 제2 도전체 재료(12)도 그 하방의 도전체 재료(5)와 같은 것이다.
그 후, 제2 임시 지지층(10)보다 위의 제2 도전체 재료(12)를 CMP법에 의해 제거하여 평탄화한다[도2의 (d)].
그리고, 하층의 임시 지지층(2) 및 제2 임시 지지층(10)을 종래와 같은 방법에 의해 제거함으로써 2층의 중공 형상 배선(14)을 얻을 수 있다.
이 경우, 제2 임시 지지층(10)의 구멍(11) 바닥의 잔류 공극을 소멸시키기 위해, 가스압 어닐법을 이용하고 있지만, 이와 같이 다층이 되는 경우, 구멍(4, 11)의 배치가 전체층을 통해 대략 동일한 위치에 있는 등 구조가 단순하면, 이 가스압 어닐 처리는 최후의 배선층을 형성한 후에 1회 행함으로써, 하층의 구멍(4) 바닥의 잔류 공극을 일괄하여 소멸시키는 것도 가능하다.
또한, 2층 이상의 다층의 중공 배선 구조도, 상기와 같은 적층 방법에 의해 얻을 수 있다.
도3은 가스압 어닐법을 이용하면, 구멍(4)의 바닥부가 개구부보다 넓어진 구조의 구멍이라도 도전체 재료(5)를 크리프 현상에 의해 충전하는 것이 가능한 것을 이용한 예를 도시한 것이다.
구체적으로는, 최종적으로 컬럼부(8)가 되어 배선 구조 전체를 보유 지지하는 경우, 컬럼부(8)의 근원 부분의 강도가 필요하므로, 구멍(4) 바닥부 근방의 접촉 면적을 크게 하기 위해, 역테이퍼가 달린 구멍으로 한다. 이러한 구멍(4)이라도, 도3의 (c)에 도시한 바와 같이 압력에 의해 도전체 재료(5)는 구멍(4) 전체에 압입되어 잔류 공극(6)이 소멸된다.
도4는, 실제 공중 배선(7)으로 염려되는 전자 이동(EM ; Electromigration) 현상에 의한 도전체 원자의 전자의 흐름에 의한 확산에서의 단선을 방지하는 방법을 도시한 것이다.
이 도전체 원자의 확산은 표면 확산 주체라고 불리우고 있으며, 표면이 대기나 진공에 폭로되어 있는 상황에서 쉽게 발생하게 된다. 이로 인해, 이 표면 확산을 억제하기 위해, 도전체 재료(5)와는 반응하지 않는 안정된 재료의 막[패시베이션막(15)]으로 덮어 두는 것이 바람직하다. 이러한 패시베이션막(15)이 재료로서는, SiN계의 절연막(원료 가스에 실란과 암모니아를 사용하여 성막)이 대표예로서 들 수 있다. 전기 절연 재료라면 최하층의 Si 기판(1) 상부까지 막이 형성되어도, 전기적인 절연 파괴 등을 일으킬 염려가 없다. 또한 패시베이션 기능은 주위의 분위기, 예를 들어 습기 등의 영향을 방지하는 효과도 있으며, 매우 바람직하다.
이 패시베이션막(15)의 형성은 임시 지지층(2)에 구멍(4) 및 홈(3)을 형성한 후에, CVD법 등으로 구멍(4) 및 홈(3)의 내면을 피복함으로써 실시가 가능하다.
또한, 공중 배선 구조 전체에 패시베이션층을 형성하는 방법으로서는, 공중 배선(7)을 형성한 후에 성막하는 방법이 있다.
즉, 지금까지 서술한 방법에 의해 공중 배선(7)을 형성한 후, 패시베이션막(15)을 성막 기술에 의해 부여하는 것이다. 도전체 구조의 전체 표면에 형성하는 것이 바람직하므로 CVD법의 사용이 장려된다.
이하에, 실시예를 설명한다.
<제1 실시예 및 제1 비교예>
임시 지지층(2)으로서, SiO2막(두께 2 ㎛)에 구멍(4)(직경 0.25 ㎛)이 형성된 Si 웨이퍼[반도체 기판(1)] 2매에, TaN층을 웨이퍼 표면에서 50 ㎚ 형성한 후, PVD법으로 두께 150 ㎚의 전해 도금용 시드층을 형성하였다.
계속해서, 도전체 재료(5)로서 전해 도금법에 의해 두께 1.5 마이크론의 Cu층을 형성하였다. 그 중 1매에 대해서는, 감압 분위기의 전기로 속에서 질소 분위기 중, 400 ℃, 30분의 통상 어닐 처리를 행하고(제1 비교예), 다른 1매에 대해서는 본 발명의 가스압 어닐 처리를 동일하게 400 ℃, 150 ㎫에서 실시하였다(제1 실시예).
양 웨이퍼 표면의 과잉 Cu층을 CMP법에 의해 제거한 후, 불화 수소 가스로 처리를 행하고 임시 지지층(2)의 SiO2층을 제거하였다.
제거 후, 웨이퍼를 관찰한 결과, 통상 어닐 처리품(제1 비교예)에서는 컬럼부(8)(원주의 로드)의 Cu가, 웨이퍼 중앙부를 제외하고 대부분 잔존하고 있지 않는 것, 가스압 어닐 처리를 행한 웨이퍼(제1 실시예)에서는 컬럼부(8)의 Cu가 정돈되어 숲처럼 늘어서 있는 것이 확인되었다.
<제2 실시예 및 제2 비교예>
도1에 도시한 모델 구조[구멍(4)의 직경 0.25 마이크론, 깊이 0.65 마이크론, 홈(3)의 폭 0.4 마이크론, 깊이 0.5 마이크론]의 샘플 웨이퍼를 2매 제작하였다. 임시 지지층(2)의 재료에는, 페놀계 수지를 도포 후 열처리한 탄소를 사용하였다. TaN층 형성 및 시드막 형성을 제외하고, Cu막을 전부 전해 도금으로 형성한 이외는, 제1 실시예 및 제1 비교예와 같은 방법으로 처리를 행하였다.
CMP법으로 과잉 Cu를 제거한 후, 대기 중에서 300 ℃ 내지 550 ℃까지를 5 ℃/h의 승온 속도로 가열하고, 1시간 보유 지지한 후, 샘플을 관찰하였다.
통상 어닐한 샘플(제2 비교예)에서는, 웨이퍼 중앙부에 수부위 공중 배선 구조가 확인되었지만, 웨이퍼 전체면에 걸쳐 만족할만한 배선 구조를 얻을 수 없었다.
한편, 가스압 어닐 처리를 행한 샘플(제2 실시예)에서는 거의 도1의 (f)에 도시한 바와 같은 공중 배선 구조가 웨이퍼의 거의 전체 영역에 걸쳐 형성되어 있는 것이 확인되었다.
또한, 본 발명은 상기 실시 형태 및 실시예에 나타낸 것에 한정되는 것은 아니다.
본 발명에 따른 공중 금속 배선의 형성 방법에 의해 종래의 플러그와 반도체 기판과의 접합 부족의 문제를 해소하고, 접합 강도의 향상을 도모하여 양호한 자립성을 제공할 수 있다.
도1은 본 발명의 실시 형태를 도시한 공정도.
도2는 본 발명의 다른 실시 형태를 도시한 공정도.
도3은 본 발명의 다른 실시 형태를 도시한 공정도.
도4는 공중 배선 구조의 표면에 패시베이션층을 설치한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판
2 : 임시 지지층
3 : 홈
4 : 구멍
5 : 도전체 재료
6 : 잔류 공극
7 : 공중 배선
8 : 컬럼부
9 : 배선부
Claims (9)
- 반도체 기판 상으로의 공중 금속 배선의 형성 방법이며,반도체 기판 상에 임시 지지층을 형성하는 단계와,상기 임시 지지층에 상기 임시 지지층을 관통하여 상기 반도체 기판에 도달하는 구멍을 마련하는 단계와,상기 구멍을 도전체 재료로 매립하는 단계와,상기 도전체 재료를 가압함으로써 상기 도전체 재료와 상기 반도체 기판을 가압 접합하는 단계와,상기 임시 지지층을 제거하여 상기 도전체 재료를 상기 반도체 기판 상의 공간에 자립한 공중 배선 구조로 하는 단계를 포함하는 것을 특징으로 하는 공중 금속 배선의 형성 방법.
- 제1항에 있어서, 상기 가압의 압력은 30 ㎫ 이상인 것을 특징으로 하는 공중 금속 배선의 형성 방법.
- 제1항에 있어서, 상기 구멍을 마련한 후에, 상기 구멍에 연통하는 홈을 마련하는 단계와,상기 구멍을 상기 도전체 재료로 매립하고 동시에 상기 홈을 상기 도전체 재료로 매립하는 단계와,상기 구멍 내의 도전체 재료와 상기 반도체 기판을 가압 접합한 후, 상부의 과잉 도전체 재료를 상기 홈으로부터 제거하는 단계를 포함하는 것을 특징으로 하는 공중 금속 배선의 형성 방법.
- 제1항에 있어서, 상기 가압은 정수압 가압인 것을 특징으로 하는 공중 금속 배선의 형성 방법.
- 제4항에 있어서, 상기 정수압 가압은 고온 고압의 가스 분위기 하에서 행하여지는 것을 특징으로 하는 공중 금속 배선의 형성 방법.
- 제5항에 있어서, 상기 정수압 가압은 200 ℃ 이상의 온도하에서 행하여지는 것을 특징으로 하는 공중 금속 배선의 형성 방법.
- 제1항에 있어서, 상기 임시 지지층을 제거하기 전에, 상기 임시 지지층 상에 제2 임시 지지층을 형성하는 단계와,상기 제2 임시 지지층에 그 하방의 상기 도전체 재료에 도달하는 제2 구멍을 마련하는 단계와,상기 제2 구멍을 제2 도전체 재료로 매립하는 단계와,상기 제2 도전체 재료를 가압함으로써, 상기 제2 도전체 재료와 그 하방의 상기 도전체 재료를 가압 접합하는 단계를 포함하는 것을 특징으로 하는 공중 금속 배선의 형성 방법.
- 제1항에 있어서, 상기 구멍을 상기 임시 지지층에 마련한 후, 상기 구멍을 상기 도전체 재료로 매립하기 전에, 상기 구멍의 내면에 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 공중 금속 배선의 형성 방법.
- 제3항에 있어서, 상기 구멍과 상기 홈을 마련한 후, 상기 구멍과 상기 홈을 상기 도전체 재료로 매립하기 전에, 상기 구멍과 상기 홈의 내면에 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 공중 금속 배선의 형성 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2001-00303380 | 2001-09-28 | ||
| JP2001303380A JP2003110016A (ja) | 2001-09-28 | 2001-09-28 | 半導体基板上への空中金属配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030027763A KR20030027763A (ko) | 2003-04-07 |
| KR100485555B1 true KR100485555B1 (ko) | 2005-04-27 |
Family
ID=19123475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0058595A KR100485555B1 (ko) | 2001-09-28 | 2002-09-27 | 반도체 기판 상으로의 공중 금속 배선의 형성 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6916735B2 (ko) |
| JP (1) | JP2003110016A (ko) |
| KR (1) | KR100485555B1 (ko) |
| TW (1) | TW559874B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7214594B2 (en) * | 2002-03-26 | 2007-05-08 | Intel Corporation | Method of making semiconductor device using a novel interconnect cladding layer |
| GB0521359D0 (en) * | 2005-10-20 | 2005-11-30 | Bae Systems Plc | Microfabrication |
| TWI473226B (zh) * | 2012-01-09 | 2015-02-11 | Win Semiconductors Corp | 具有三維元件之化合物半導體積體電路 |
| CN103208472B (zh) * | 2012-01-12 | 2016-03-02 | 稳懋半导体股份有限公司 | 具有三维元件的复合物半导体集成电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340713A (ja) * | 1991-05-17 | 1992-11-27 | Nec Corp | 半導体装置の製造方法 |
| JPH08203895A (ja) * | 1995-01-20 | 1996-08-09 | Sony Corp | 高圧リフローによる孔の埋め込み方法 |
| KR19980034233A (ko) * | 1996-11-06 | 1998-08-05 | 문정환 | 웨이퍼 가압 장치 및 그를 이용한 금속 배선 형성 방법 |
| KR20010010474A (ko) * | 1999-07-20 | 2001-02-15 | 백승준 | 직접 가압 공정을 이용한 금속 배선층 형성 방법 |
| KR20020037070A (ko) * | 2000-11-13 | 2002-05-18 | 구명권 | 박막 필터 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3850710A (en) * | 1972-11-06 | 1974-11-26 | Rca Corp | Method of making a quasi-monolithic integrated circuit structure |
| JPS5421165A (en) * | 1977-07-18 | 1979-02-17 | Nec Corp | Semiconductor device |
| US4939101A (en) * | 1988-09-06 | 1990-07-03 | General Electric Company | Method of making direct bonded wafers having a void free interface |
| US5654226A (en) * | 1994-09-07 | 1997-08-05 | Harris Corporation | Wafer bonding for power devices |
| US6089442A (en) * | 1996-04-10 | 2000-07-18 | Canon Kabushiki Kaisha | Electrode connection method |
| JP3584470B2 (ja) * | 1996-10-22 | 2004-11-04 | セイコーエプソン株式会社 | フィルムキャリアテープの製造方法及び半導体装置の製造方法 |
| JP2971454B2 (ja) | 1997-08-21 | 1999-11-08 | 松下電子工業株式会社 | 半導体装置とその製造方法 |
| JP3656484B2 (ja) * | 1999-03-03 | 2005-06-08 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
-
2001
- 2001-09-28 JP JP2001303380A patent/JP2003110016A/ja active Pending
-
2002
- 2002-09-26 TW TW091122209A patent/TW559874B/zh not_active IP Right Cessation
- 2002-09-27 KR KR10-2002-0058595A patent/KR100485555B1/ko not_active IP Right Cessation
- 2002-09-30 US US10/259,501 patent/US6916735B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340713A (ja) * | 1991-05-17 | 1992-11-27 | Nec Corp | 半導体装置の製造方法 |
| JPH08203895A (ja) * | 1995-01-20 | 1996-08-09 | Sony Corp | 高圧リフローによる孔の埋め込み方法 |
| KR19980034233A (ko) * | 1996-11-06 | 1998-08-05 | 문정환 | 웨이퍼 가압 장치 및 그를 이용한 금속 배선 형성 방법 |
| KR20010010474A (ko) * | 1999-07-20 | 2001-02-15 | 백승준 | 직접 가압 공정을 이용한 금속 배선층 형성 방법 |
| KR20020037070A (ko) * | 2000-11-13 | 2002-05-18 | 구명권 | 박막 필터 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6916735B2 (en) | 2005-07-12 |
| JP2003110016A (ja) | 2003-04-11 |
| US20030077892A1 (en) | 2003-04-24 |
| KR20030027763A (ko) | 2003-04-07 |
| TW559874B (en) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7217631B2 (en) | Semiconductor device and method for fabricating the device | |
| JP4321570B2 (ja) | 半導体装置の製造方法 | |
| JP2010226060A (ja) | 半導体装置とその製造方法 | |
| KR100384831B1 (ko) | 다층 금속 구조물을 제조하는 방법 | |
| JP2011527512A (ja) | 半導体素子の製造方法および半導体素子 | |
| US6406992B1 (en) | Fabrication method for a dual damascene structure | |
| US6661077B2 (en) | Semiconductor device including primary connecting plug and an auxiliary connecting plug | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5953701B2 (ja) | 接続基板、半導体装置、接続基板の製造方法 | |
| KR100485555B1 (ko) | 반도체 기판 상으로의 공중 금속 배선의 형성 방법 | |
| JP2005033164A (ja) | 半導体素子の銅配線形成方法 | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20050186788A1 (en) | System for improving thermal stability of copper damascene structure | |
| JP4910560B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007335578A (ja) | 半導体装置及びその製造方法 | |
| JP5016286B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4602091B2 (ja) | デュアルダマシン工程の中で銅の酸化防止方法 | |
| JPH1092820A (ja) | 金属配線の形成方法および金属配線形成装置 | |
| JP2001351918A (ja) | 半導体装置およびその製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP2005142330A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20040009789A (ko) | 반도체 소자 및 그 제조 방법 | |
| TW508735B (en) | A method to create a controllable and reproducible dual copper damascene structure | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| TW202243039A (zh) | 形成導線的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090410 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |