JP4910560B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4910560B2
JP4910560B2 JP2006219175A JP2006219175A JP4910560B2 JP 4910560 B2 JP4910560 B2 JP 4910560B2 JP 2006219175 A JP2006219175 A JP 2006219175A JP 2006219175 A JP2006219175 A JP 2006219175A JP 4910560 B2 JP4910560 B2 JP 4910560B2
Authority
JP
Japan
Prior art keywords
film
wiring
insulating film
connection hole
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006219175A
Other languages
English (en)
Other versions
JP2008047578A (ja
Inventor
利彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006219175A priority Critical patent/JP4910560B2/ja
Publication of JP2008047578A publication Critical patent/JP2008047578A/ja
Application granted granted Critical
Publication of JP4910560B2 publication Critical patent/JP4910560B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、溝配線を有する半導体装置およびその製造方法に関する。
半導体デバイスの銅配線プロセスにおいて、溝配線となる凹部内に、拡散バリアとなるタンタル(Ta)膜や窒化タンタル(TaN)膜などを成膜することなく、マンガン(Mn)を含有させた合金ターゲット、例えば銅マンガン(CuMn)ターゲットを用いたスパッタ法により、電解めっきのシード層を成膜した後、凹部に銅(Cu)を埋め込む。そして、300℃で30分のアニール処理を行うことで、凹部が形成されている層間絶縁膜(例えばTEOS原料により成膜された酸化シリコン膜)と銅との界面にマンガンシリケート(MnSixy)膜の銅の拡散バリアを形成する。その後、余剰分のマンガンは、銅めっき膜表面に酸化マンガン(MnO)として析出させ、マンガンを添加したことにより上昇した銅の抵抗値を低減させる。このようなMnSixy膜をバリアに用いる技術が報告されている(例えば、非特許文献1参照。)。
ところが、上記絶縁膜に複数層からなる低誘電率(Low-k)膜を使用した配線構造、例えば、上層より、プラズマ酸化シリコン(P−SiO2)膜、ポリアリールエーテル膜、SiCOH膜、SiCN膜のような構成の絶縁膜に形成された配線構造では、配線溝や接続孔の表面に現れる絶縁膜の種類が異なるため、各膜表面でのMnSixyの形成され易さが異なり、銅と絶縁膜との間の密着性が充分でない領域が存在する。これにより、余剰な銅を化学的機械研磨(CMP)する時の機械的ストレスによる剥がれ、および熱ストレスが加わった際、密着性が不十分なため、銅界面の移動する。これによって断線不良が発生する。
また、配線溝および接続孔の内面全てを被覆するように、タンタル(Ta)のような金属からなるバリア膜を形成した場合には、密着性は確保されるが、接続孔とこの接続孔が接続される下層配線との間での電気的抵抗が大きくなる。
T.Usui, H.Nasu, J.Koike, M.Wada, S.Takahashi, N.Shimizu, T.Nishikawa, M.Yoshimura and H.Shibata著 「Low Resistive and Highly Reliable Cu Dual-Damascene Interconnect Technology Using Self-Formed MnSixOy Barrier Layer」IEEE International Interconnect Technology Conference 2005 p.188-190 2005年
解決しようとする問題点は、複数層からなる絶縁膜に配線溝および接続孔を形成した場合、配線溝および接続孔の内部において絶縁膜の膜構造が異なることに起因する配線材料と絶縁膜との密着性不良が発生する点であり、また、配線溝および接続孔の内面全てを被覆するように、タンタル(Ta)のような金属からなるバリア膜を形成した場合には、密着性は確保されるが、接続孔とこの接続孔底部の下層配線との間にバリア膜が形成されるので電気的抵抗が大きくなる点である。
本発明は、バリア膜を介して銅と絶縁膜との密着性を向上させることを課題とする。
本発明の半導体装置は、基板上の第1絶縁膜に形成された第1配線と、異なる種類の複数層の絶縁膜で形成されて前記第1配線を被覆する第2絶縁膜と、前記第2絶縁膜に形成された配線溝と、前記配線溝の底部の前記第2絶縁膜に形成されたもので前記第1絶縁膜及び前記第1配線に通じる接続孔と、前記配線溝の内面と前記接続孔の底部を除く内面とに形成されて前記第2絶縁膜と銅との密着性を確保するとともに銅の拡散および酸素の侵入を防止する材料からなる第1バリア膜と、前記接続孔底部の前記第1絶縁膜上にのみ形成されてシリコン含有マンガン酸化物またはマンガン酸化物からなる第2バリア膜と、前記第1バリア膜および第2バリア膜を介して前記配線溝および前記接続孔に埋め込まれて前記第1配線と直接接続され銅からなる第2配線とを備えたことを特徴とする。
本発明の半導体装置では、接続孔底部を除く配線溝および接続孔の内面に第1バリア膜が形成されていることから、第1バリア膜を第2絶縁膜と第2配線との密着性に優れた膜で形成することができる。例えば、第2配線の材料として銅を用いた場合、第1バリア膜に銅および絶縁膜との密着性に優れたタンタル(Ta)膜やチタン(Ti)膜を用いることができる。このため、第2絶縁膜が異なる種類の複数層の絶縁膜で形成されていても、第1バリア膜を介して、第2絶縁膜と第2配線との密着性が確保される。また、接続孔底部の第1絶縁膜上のみに第2バリア膜が形成されていることから、第1配線と第2配線とはバリア膜を介せず直接接続されるため、第1配線と第2配線との密着性が確保されるとともに、コンタクト抵抗が低減される。
本発明の半導体装置の製造方法は、基板上の第1絶縁膜に第1配線を形成する工程と、異なる種類の複数層の絶縁膜で形成されて前記第1配線を被覆する第2絶縁膜に配線溝と該配線溝の底部に前記第1絶縁膜及び前記第1配線に通じる接続孔とを形成する工程と、前記配線溝の内面と前記接続孔の底部を除く内面と前記第2絶縁膜と銅との密着性を確保するとともに銅の拡散および酸素の侵入を防止する材料からなる第1バリア膜を形成する工程と、前記接続孔底部の前記第1絶縁膜上にのみシリコン含有マンガン酸化物またはマンガン酸化物からなる第2バリア膜を形成する工程と、前記第1バリア膜および第2バリア膜を介して前記配線溝および前記接続孔に前記第1配線と直接接続された銅からなる第2配線を形成する工程とを備えたことを特徴とする。
本発明の半導体装置の製造方法では、接続孔底部に形成されないように第1バリア膜を形成することから、第1バリア膜に第2絶縁膜と第2配線との密着性に優れた膜を形成することができる。例えば、第2配線の材料として銅を用いた場合、第1バリア膜に銅との密着性に優れたタンタル(Ta)膜やチタン(Ti)膜を用いることができるようになる。このため、第2絶縁膜を異なる種類の複数層の絶縁膜で形成しても、第1バリア膜を介して、第2絶縁膜と第2配線との密着性が確保される。また、接続孔底部の第1絶縁膜上のみに第2バリア膜を形成することから、第1配線と第2配線とはバリア膜を介せず直接接続されるため、第1配線と第2配線との密着性が確保されるとともに、コンタクト抵抗が低減される。
本発明の半導体装置によれば、接続孔の底部を除く部分に密着性の高い第1バリア膜を用いることができるため、第2配線と第2絶縁膜との密着性が確保できるので、信頼性の高い配線構造を有する半導体装置を提供できるという利点がある。また、接続孔底部における第1配線と第2配線との接続はバリア膜を介せず配線同士の直接接続になるので、密着性が確保されるとともに、コンタクト抵抗の低減が可能になり、信頼性の高い配線構造を有する半導体装置を提供できるという利点がある。
本発明の半導体装置の製造方法によれば、接続孔の底部を除く部分に密着性の高い第1バリア膜を形成することができるため、第2配線と第2絶縁膜との密着性が確保できるので、配線信頼性の向上が図れるという利点がある。また、接続孔底部における第1配線と第2配線との接続はバリア膜を介せず配線同士の直接接続になるので、密着性が確保されるとともに、コンタクト抵抗の低減が可能になり、配線信頼性の向上が図れるという利点がある。
本発明の半導体装置に係る一実施の形態(第1実施例)を、図1の概略構成断面図によって説明する。
図1に示すように、基板11(図1(2)以降は図示を省略する)上に、第1絶縁膜12が形成されている。この第1絶縁膜12は、例えば、下層より、低誘電率膜の有機絶縁膜13と無機絶縁膜14との積層膜で形成されている。この発明における低誘電率膜とは、酸化シリコン膜の誘電率よりも低い膜をいい、より好ましくは誘電率が3.0以下の膜をいう。上記有機絶縁膜13は、例えば低誘電率なポリアリールエーテル膜で形成されている。また上記無機絶縁膜14は、例えば酸化炭化シリコン(SiOC)膜で形成されている。
上記第1絶縁膜12には配線溝15が形成され、この配線溝15にはバリア膜16を介して第1配線17が形成されている。
上記第1絶縁膜12上には、第1配線17を被覆するストッパ膜20を含む第2絶縁膜21が形成されている。このストッパ膜20には、上層の第2絶縁膜21をエッチングした際に、エッチングが停止される膜であればよく、例えば窒化酸化シリコン(SiCN)膜を用いる。上記ストッパ膜20上の第2絶縁膜21は、例えば下層より、無機絶縁膜22、有機絶縁膜23、無機絶縁膜24が順に積層されているものである。上記無機絶縁膜22は、例えばメチルシルセスキオキサン(MSQ:Metyl Silsesquioxane)膜もしくはハイドロシルセスキオキサン(HSQ:Hydrogen Silsesquioxane)膜が用いられる。また上記有機絶縁膜23には、例えばポリアリールエーテル膜、ポリイミド膜等が用いられる。さらに上記無機絶縁膜24には下層に有機絶縁膜とのエッチング選択性を有する膜が用いられ、例えば炭化酸化シリコン膜が用いられる。
上記無機絶縁膜24および有機絶縁膜23には配線溝25が形成され、この配線溝25の底部の上記無機絶縁膜22には接続孔26が形成され、この接続孔26は上記ストッパ膜20を貫通して下層に第1配線17に通じている。
上記配線溝25および接続孔26の底部を除く接続孔26の内面には、第1バリア膜31が形成されている。この第1バリア膜31は、第2絶縁膜21と特に配線材料の銅との密着性を確保するとともに、銅の拡散、酸素の侵入等を防止する機能を有する膜であればよく、例えば、タンタル(Ta)膜、チタン(Ti)膜で、例えば3nm〜10nmの厚さに形成する。
上記接続孔26の底部における第1絶縁膜12(無機絶縁膜14)上には、第2バリア膜34が形成されている。この第2バリア膜34は、例えば、シリコン含有マンガン酸化物(MnSixy:x、yは任意)またはマンガン酸化物(Mnxy:x、yは任意)からなる。これによって、接続孔26底部において、配線材料33と第1、第2絶縁膜12、21とが直接接触する領域がなくなる。また、第1配線17は接続孔26底部で配線材料33と接続されている。
上記配線溝25内には、第1バリア膜31を介して配線材料33からなる第2配線35が形成されているとともに、接続孔26の内部には第1バリア膜31および第2バリア膜34を介して配線材料33からなるもので、第1配線17に接続する第2配線35のプラグ36が形成されている。さらに、上記第2配線35を被覆するように、上記第2絶縁膜21上にバリア膜37が形成されている。このバリア膜37は、例えばシリコンと炭素からなる絶縁膜、例えば炭化シリコン(SiC)膜、もしくは例えばシリコンと炭素と窒素からなる絶縁膜、例えば窒化炭化シリコン(SiCN)膜で形成される。
上記半導体装置1によれば、接続孔26の底部を除く部分に密着性の高い第1バリア膜31を用いることができるため、第1バリア膜31を介して第2配線35と第2絶縁膜21との密着性が確保できるので、信頼性の高い配線構造を有する半導体装置1を提供できるという利点がある。また、接続孔26底部における第1配線17と第2配線35との接続はバリア膜を介せず配線同士の直接接続になるので、密着性が確保されるとともに、コンタクト抵抗の低減が可能になり、信頼性の高い配線構造を有する半導体装置1を提供できるという利点がある。また、第1配線17と第2配線35(プラグ36)とのコンタクト抵抗の低減により、例えば動作速度の向上が図れる。
本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を、図2〜図5の製造工程断面図によって説明する。
図2(1)に示すように、基板11(図1(2)以降は図示を省略する)上に、第1絶縁膜12が形成されている。この第1絶縁膜12は、例えば、下層より、低誘電率膜の有機絶縁膜13と無機絶縁膜14との積層膜で形成されている。この発明における低誘電率膜とは、酸化シリコン膜の誘電率よりも低い膜をいい、より好ましくは誘電率が3.0以下の膜をいう。上記有機絶縁膜13は、例えば低誘電率なポリアリールエーテル膜で形成されている。また上記無機絶縁膜14は、例えば酸化炭化シリコン膜で形成されている。
上記第1絶縁膜12には配線溝15が形成され、この配線溝15にはバリア膜16を介して第1配線17が形成されている。
上記第1絶縁膜12上には、ストッパ膜20を含む第2絶縁膜21が形成されている。このストッパ膜20は、上層の第2絶縁膜21をエッチングした際に、エッチングが停止される膜であればよく、例えば窒化酸化シリコン(SiCN)膜を用いる。上記ストッパ膜20上の第2絶縁膜21は、例えば下層より、無機絶縁膜22、有機絶縁膜23、無機絶縁膜24が順に積層されているものである。上記無機絶縁膜22は、例えばメチルシルセスキオキサン(MSQ:Metyl Silsesquioxane)膜もしくはハイドロシルセスキオキサン(HSQ:Hydrogen Silsesquioxane)膜が用いられる。また上記有機絶縁膜23には、例えばポリアリールエーテル膜、ポリイミド膜等が用いられる。さらに上記無機絶縁膜24には下層に有機絶縁膜とのエッチング選択性を有する膜が用いられ、例えば炭化酸化シリコン膜が用いられる。
上記無機絶縁膜24および有機絶縁膜23には配線溝25が形成され、この配線溝25の底部の上記無機絶縁膜22には接続孔26が形成され、この接続孔26は上記ストッパ膜20を貫通して下層に第1配線17に通じている。
まず、図2(2)に示すように、上記配線溝25および接続孔26の内面に第1バリア膜31を形成する。この第1バリア膜31は、絶縁膜21と後に形成する配線材料の銅との密着性を確保するとともに、銅の拡散、酸素の侵入等を防止する機能を有する膜であればよく、例えば、タンタル(Ta)膜、チタン(Ti)膜で形成する。例えばタンタル(Ta)膜で上記第1バリア膜31を形成する場合、イオン化PVD(Physical Vapor Deposition)法を用い、配線溝25および接続孔26の各内面を段差部も含めて被覆するように、上記第1バリア膜31を形成する。上記第1バリア膜31の成膜条件は、一例として、DCパワーを10kW、基板RFバイアスパワーを200W、プロセスガスにアルゴン(Ar)を用い、成膜雰囲気の圧力を67mPaとし、例えば7nmの膜厚に成膜した。上記成膜条件は、第1バリア膜31が配線溝25および接続孔26の内面を被覆するように成膜される範囲で変更可能である。
その後、図3(3)に示すように、基板(図示せず)に高いバイアスを印加し、接続孔26底部に形成された第1バリア膜31を除去する。この処理では、基板に高いRFバイアスを印加しながら第1バリア膜31を成膜することで、接続孔26肩部、配線溝25肩部の削れを抑制しつつ、接続孔26底部の第1バリア膜31を除去する。また、配線溝25の底部に形成された第1バリア膜31も削れるが、その部分の第1バリア膜は薄膜化もしくは除去されても構わない。この処理条件は、一例として、DCパワーを3kW、基板RFバイアスパワーを500W、プロセスガスにアルゴン(Ar)を用い、処理雰囲気の圧力を0.13Paとし、処理時間を12秒とした。この処理時間は、第1バリア膜31の膜厚によって、適宜変更される。また、その他の処理条件は、接続孔26底部に形成された第1バリア膜31を選択的に除去する目的が達成できる範囲で変更可能である。
次に、図3(4)に示すように、上記第1バリア膜31表面に銅めっきのためのシード膜32を形成する。ここでは、シード膜32を銅マンガン(CuMn)合金で形成した。このCuMn合金中のマンガン(Mn)濃度は2wt%〜10wt%とした。上記CuMn合金膜の成膜条件の一例としては、PVD法による成膜法を用い、例えば、DCパワーを15kW、基板RFバイアスパワーを400W、プロセスガスにアルゴン(Ar)を用い、そのプロセス雰囲気の圧力を6.7mPaとし、例えば、60nmの厚さに成膜した。
次に、図4(5)に示すように、配線溝25および接続孔26の内部を埋め込むようにシード膜32上に、配線材料33を形成する。この配線材料には、例えば銅を用い、その成膜方法にはめっき法を用いる。
次に、図4(6)に示すように、熱処理を行う。この熱処理によって、シード膜32中のマンガン(Mn)と上記酸化炭化シリコン膜の無機絶縁膜14中のシリコン(Si)と酸素(O)とが反応してシリコン含有マンガン酸化物(MnSixy:x、yは任意)膜またはマンガン酸化物(Mnxy:x、yは任意)膜からなる第2バリア膜34を形成する。すなわち、第2バリア膜34が自己整合的に形成される。これによって、接続孔26底部において、配線材料33と第1、第2絶縁膜12、21とが直接接触する領域がなくなる。また、第1配線17は接続孔26底部で配線材料33と接続されている。上記熱処理条件は、一例として、熱処理温度を300℃〜400℃で、銅表面に生成される酸化膜を除去することが可能な水素(H2)ガスと希釈用窒素(N2)ガスを流して、1時間行う。この処理時間は一例であり、第2バリア膜34が形成される条件であれば、適宜変更可能である。
次に、図5(7)に示すように、例えば化学的機械研磨(CMP)法によって、第2絶縁膜21上の余剰な配線材料33(シード膜32も含む)、第1バリア膜31等を除去し、絶縁膜21を露出させるとともに、配線溝25内に第1バリア膜31を介して配線材料33(シード膜32も含む)からなる第2配線35を形成するとともに、接続孔26の内部に第1バリア膜31および第2バリア膜34を介して配線材料33(シード膜32も含む)からなるもので、第1配線17に接続する第2配線35のプラグ36を形成する。次いで、上記第2配線35を被覆するように、上記第2絶縁膜21上にバリア膜37を形成する。このバリア膜37は、例えばシリコンと炭素からなる絶縁膜、例えば炭化シリコン(SiC)膜、もしくは例えばシリコンと炭素と窒素からなる絶縁膜、例えば窒化炭化シリコン(SiCN)膜で形成する。この成膜方法は、例えば化学的気相成長(CVD)法を採用することができる。
上記第1実施例の製造方法によれば、接続孔26の底部を除く部分に密着性の高い第1バリア膜31を形成することができるため、第1バリア膜31とシード膜32との間、すなわちタンタル(Ta)と銅マンガン(CuMn)との間の金属間結合を有した強固な密着性が確保できる。また、第1バリア膜31がタンタル(Ta)膜もしくはチタン(Ti)膜で形成されていることから、第2絶縁膜21との密着性も確保できる。よって、第1バリア膜31を介して第2配線35と第2絶縁膜21との密着性が確保できるので、配線信頼性の向上が図れるという利点がある。また、接続孔26底部における第1配線17と第2配線35との接続はバリア膜を介せず配線同士の直接接続になるので、密着性が確保されるとともに、コンタクト抵抗の低減が可能になり、配線信頼性の向上が図れるという利点がある。また、第1配線17と第2配線35(プラグ36)とのコンタクト抵抗の低減により、例えば動作速度の向上が図れる。
また、密着性を向上させることができるので、化学的機械研磨時の機械的ストレスによる配線材料33の剥がれ、熱処理の熱ストレスによる銅の界面移動から発生する断線不良を抑制することが可能となる。この点からの、配線信頼性の向上が図れる。
次に、本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を、図6〜図8の製造工程断面図によって説明する。
前記図2(1)〜図3(3)までの工程を行った後、図6(1)に示すように、配線溝25の底面および接続孔26の底面の上記第1バリア膜31表面に銅めっきのためのシード膜32を形成する。ここでは、シード膜32を銅マンガン(CuMn)合金で形成した。このとき、シード膜32は、第2絶縁膜21上の第1バリア膜31上にも形成される。このCuMn合金中のマンガン(Mn)濃度は2wt%〜10wt%とした。上記CuMn合金膜の成膜条件の一例としては、PVD法による成膜法を用い、例えば、DCパワーを15kW、基板RFバイアスパワーを0W、プロセスガスにアルゴン(Ar)を用い、そのプロセス雰囲気の圧力を6.7mPaとし、例えば、20nmの厚さに成膜した。
次に、図6(2)に示すように、配線溝25の底面および接続孔26の底面の上記シード膜32を介して銅めっきのための銅シード膜41を形成する。ここでは、銅シード膜41を純銅で形成した。上記純銅の成膜条件の一例としては、PVD法による成膜法を用い、例えば、DCパワーを15kW、基板RFバイアスパワーを400W、プロセスガスにアルゴン(Ar)を用い、そのプロセス雰囲気の圧力を6.7mPaとし、例えば、40nmの厚さに成膜した。
次に、図7(3)に示すように、配線溝25および接続孔26の内部を埋め込むようにシード膜32上に、配線材料33を形成する。この配線材料には、例えば銅を用い、その成膜方法にはめっき法を用いる。
次に、図7(4)に示すように、熱処理を行う。この熱処理によって、シード膜32中のマンガン(Mn)と上記酸化炭化シリコン膜の無機絶縁膜14中のシリコン(Si)と酸素(O)とが反応してシリコン含有マンガン酸化物(MnSixy:x、yは任意)膜またはマンガン酸化物(Mnxy:x、yは任意)膜からなる第2バリア膜34を形成する。すなわち、第2バリア膜34が自己整合的に形成される。これによって、接続孔26底部において、配線材料33と第1、第2絶縁膜12、21とが直接接触する領域がなくなる。また、第1配線17は接続孔26底部で配線材料33と接続されている。上記熱処理条件は、一例として、熱処理温度を300℃〜400℃で、銅表面に生成される酸化膜を除去することが可能な水素(H2)ガスと希釈用窒素(N2)ガスを流して、1時間行う。この処理時間は一例であり、第2バリア膜34が形成される条件であれば、適宜変更可能である。
次に、図8(5)に示すように、例えば化学的機械研磨(CMP)法によって、第2絶縁膜21上の余剰な配線材料33(シード膜32も含む)、第1バリア膜31等を除去し、絶縁膜21を露出させるとともに、配線溝25内に第1バリア膜31を介して配線材料33(シード膜32も含む)からなる第2配線35を形成するとともに、接続孔26の内部に第1バリア膜31および第2バリア膜34を介して配線材料33(シード膜32も含む)からなるもので、第1配線17に接続する第2配線35のプラグ36を形成する。次いで、上記第2配線35を被覆するように、上記第2絶縁膜21上にバリア膜37を形成する。このバリア膜37は、例えばシリコンと炭素からなる絶縁膜、例えば炭化シリコン(SiC)膜、もしくは例えばシリコンと炭素と窒素からなる絶縁膜、例えば窒化炭化シリコン(SiCN)膜で形成する。この成膜方法は、例えば化学的気相成長(CVD)法を採用することができる。
上記第2実施例の製造方法によれば、接続孔26の底部を除く部分に密着性の高い第1バリア膜31を形成することができるため、第1バリア膜31とシード膜32との間、すなわちタンタル(Ta)と銅マンガン(CuMn)との間の金属間結合を有した強固な密着性が確保できる。また、第1バリア膜31がタンタル(Ta)膜もしくはチタン(Ti)膜で形成されていることから、第2絶縁膜21との密着性も確保できる。よって、第1バリア膜31を介して第2配線35と第2絶縁膜21との密着性が確保できるので、配線信頼性の向上が図れるという利点がある。また、接続孔26底部における第1配線17と第2配線35との接続はバリア膜を介せず配線同士の直接接続になるので、密着性が確保されるとともに、コンタクト抵抗の低減が可能になり、配線信頼性の向上が図れるという利点がある。また、第1配線17と第2配線35(プラグ36)とのコンタクト抵抗の低減により、例えば動作速度の向上が図れる。
次に、本発明の半導体装置の製造方法に係る一実施の形態(第3実施例)を、図9〜図11の製造工程断面図によって説明する。
図9(1)に示すように、基板11(図1(2)以降は図示を省略する)上に、第1絶縁膜12が形成されている。この第1絶縁膜12は、例えば、下層より、低誘電率膜の有機絶縁膜13と無機絶縁膜14との積層膜で形成されている。この発明における低誘電率膜とは、酸化シリコン膜の誘電率よりも低い膜をいい、より好ましくは誘電率が3.0以下の膜をいう。上記有機絶縁膜13は、例えば低誘電率なポリアリールエーテル膜で形成されている。また上記無機絶縁膜14は、例えば酸化炭化シリコン膜で形成されている。
上記第1絶縁膜12には配線溝15が形成され、この配線溝15にはバリア膜16を介して第1配線17が形成されている。
上記第1絶縁膜12上には、ストッパ膜20を含む第2絶縁膜21が形成されている。このストッパ膜20は、上層の第2絶縁膜21をエッチングした際に、エッチングが停止される膜であればよく、例えば窒化酸化シリコン(SiCN)膜を用いる。上記ストッパ膜20上の第2絶縁膜21は、例えば下層より、無機絶縁膜22、有機絶縁膜23、無機絶縁膜24が順に積層されているものである。上記無機絶縁膜22は、例えばメチルシルセスキオキサン(MSQ:Metyl Silsesquioxane)膜もしくはハイドロシルセスキオキサン(HSQ:Hydrogen Silsesquioxane)膜が用いられる。また上記有機絶縁膜23には、例えばポリアリールエーテル膜、ポリイミド膜等が用いられる。さらに上記無機絶縁膜24には下層に有機絶縁膜とのエッチング選択性を有する膜が用いられ、例えば炭化酸化シリコン膜が用いられる。
上記無機絶縁膜24および有機絶縁膜23には配線溝25が形成され、この配線溝25の底部の上記無機絶縁膜22には接続孔26が形成され、この接続孔26は上記ストッパ膜20を貫通して下層に第1配線17に通じている。
まず、上記配線溝25および接続孔26の内面に、マンガンシリケート膜を形成し易くするために、水素と炭素を含む酸化シリコン(SiCOH)膜51を形成する。この水素と炭素を含む酸化シリコン膜51は、例えば密度が1.5g/cm3以下のマンガンシリケート(MnSixy)膜の形成を容易にする膜である。上記水素と炭素を含む酸化シリコン膜51は、例えば化学的気相成長法により成膜され、その成膜条件の一例としては、原料ガスにトリメチルシランと酸素とを用い、それらの供給流量は、トリメチルシランwp1000cm3/min、酸素を400cm3/minとし、平行平板RFパワーを700W(13.56MHz)、成膜雰囲気の圧力を0.67kPa、基板温度を350℃、成膜時間を5分とした。上記成膜条件は、水素と炭素を含む酸化シリコン膜51が配線溝25および接続孔26の内面を被覆するように成膜される範囲で変更可能である。
次に、図9(2)に示すように、指向性を有した逆スパッタ法で接続孔26底部および配線溝25底部の水素と炭素を含む酸化シリコン膜51を除去する。例えば、ICPコイルおよび基板ステ−ジに高周波を印加可能なチャンバーを用いた逆スパッタ法による。この処理条件は、一例として、プロセスガスにアルゴン(Ar)を用い、その流量を30cm3/minとし、ICPコイルRFパワーを300W(13.56MHz)、基板バイアスパワーを300W(13.56MHz)、成膜雰囲気の圧力を0.13Pa、基板を支持するステージには静電チャック方式のものを用い、このステージを室温(例えば18℃〜25℃程度)付近の水冷で行った。上記処理条件は、接続孔26底部および配線溝25底部の水素と炭素を含む酸化シリコン膜51を選択的に除去できる範囲で変更可能である。なお、配線溝25の底部には、水素と炭素を含む酸化シリコン膜51が薄く残っていても構わない。
次に、図10(3)に示すように、配線溝25の内面および接続孔26の内面に、上記水素と炭素を含む酸化シリコン膜51を介して、銅めっきのためのシード膜32を形成する。ここでは、シード膜32を銅マンガン(CuMn)合金で形成した。このとき、シード膜32は、第2絶縁膜21上の第1バリア膜31上にも形成される。このCuMn合金中のマンガン(Mn)濃度は2wt%〜10wt%とした。上記CuMn合金膜の成膜条件の一例としては、PVD法による成膜法を用い、例えば、DCパワーを15kW、基板RFバイアスパワーを0W、プロセスガスにアルゴン(Ar)を用い、そのプロセス雰囲気の圧力を6.7mPaとし、例えば、60nmの厚さに成膜した。
次に、図10(4)に示すように、配線溝25および接続孔26の内部を埋め込むようにシード膜32上に、配線材料33を形成する。この配線材料には、例えば銅を用い、その成膜方法にはめっき法を用いる。
次に、図11(5)に示すように、熱処理を行う。この熱処理によって、シード膜32中のマンガン(Mn)と上記水素と炭素を含む酸化シリコン膜51中のシリコン(Si)と酸素(O)とが反応してシリコン含有マンガン酸化物(MnSixy:x、yは任意)膜またはマンガン酸化物(Mnxy:x、yは任意)膜からなるバリア膜52を形成する。すなわち、バリア膜52が自己整合的に形成される。これによって、配線溝25の内面、接続孔26の内面において、配線材料33と第1、第2絶縁膜12、21とが直接接触する領域がなくなる。また、第1配線17は接続孔26底部で配線材料33と接続されている。上記熱処理条件は、一例として、熱処理温度を300℃〜400℃で、銅表面に生成される酸化膜を除去することが可能な水素(H2)ガスと希釈用窒素(N2)ガスを流して、1時間行う。この処理時間は一例であり、第2バリア膜34が形成される条件であれば、適宜変更可能である。
次に、図11(6)に示すように、例えば化学的機械研磨(CMP)法によって、第2絶縁膜21上の余剰な配線材料33(シード膜32も含む)、バリア膜52等を除去し、絶縁膜21を露出させるとともに、配線溝25内にバリア膜52を介して配線材料33(シード膜32も含む)からなる第2配線35を形成するとともに、接続孔26の内部に第1バリア膜31および第2バリア膜34を介して配線材料33(シード膜32も含む)からなるもので、第1配線17に接続する第2配線35のプラグ36を形成する。次いで、上記第2配線35を被覆するように、上記第2絶縁膜21上にバリア膜37を形成する。このバリア膜37は、例えばシリコンと炭素からなる絶縁膜、例えば炭化シリコン(SiC)膜、もしくは例えばシリコンと炭素と窒素からなる絶縁膜、例えば窒化炭化シリコン(SiCN)膜で形成する。この成膜方法は、例えば化学的気相成長(CVD)法を採用することができる。
上記第3実施例の製造方法によれば、接続孔26の底部を除く部分に密着性の高いバリア膜52を形成することができるため、バリア膜52とシード膜32との間、すなわちタンタル(Ta)と銅マンガン(CuMn)との間の金属間結合を有した強固な密着性が確保できる。また、バリア膜52と第2絶縁膜21との間は、双方との密着成膜が高い水素と炭素を含む酸化シリコン膜51によって密着性が確保できる。よって、バリア膜52を介して第2配線35と第2絶縁膜21との密着性が確保できるので、配線信頼性の向上が図れるという利点がある。また、接続孔26底部における第1配線17と第2配線35との接続はバリア膜を介せず配線同士の直接接続になるので、密着性が確保されるとともに、コンタクト抵抗の低減が可能になり、配線信頼性の向上が図れるという利点がある。また、第1配線17と第2配線35(プラグ36)とのコンタクト抵抗の低減により、例えば動作速度の向上が図れる。
また、密着性を向上させることができるので、化学的機械研磨時の機械的ストレスによる配線材料33の剥がれ、熱処理の熱ストレスによる銅の界面移動から発生する断線不良を抑制することが可能となる。この点からの、配線信頼性の向上が図れる。
本発明の半導体装置に係る一実施の形態(第1実施例)を示した概略構成断面図である。 本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を示した製造工程断面図である。 本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を示した製造工程断面図である。 本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を示した製造工程断面図である。 本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を示した製造工程断面図である。 本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を示した製造工程断面図である。 本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を示した製造工程断面図である。 本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を示した製造工程断面図である。 本発明の半導体装置の製造方法に係る一実施の形態(第3実施例)を示した製造工程断面図である。 本発明の半導体装置の製造方法に係る一実施の形態(第3実施例)を示した製造工程断面図である。 本発明の半導体装置の製造方法に係る一実施の形態(第3実施例)を示した製造工程断面図である。
符号の説明
1…半導体装置、11…基板、12…第1絶縁膜、17…第1配線、21…第2絶縁膜、25…配線溝、26…接続孔、31…第1バリア膜、34…第2バリア膜、35…第2配線

Claims (4)

  1. 基板上の第1絶縁膜に形成された第1配線と、
    異なる種類の複数層の絶縁膜で形成されて前記第1配線を被覆する第2絶縁膜と、
    前記第2絶縁膜に形成された配線溝と、
    前記配線溝の底部の前記第2絶縁膜に形成されたもので前記第1絶縁膜及び前記第1配線に通じる接続孔と、
    前記配線溝の内面と前記接続孔の底部を除く内面とに形成されて前記第2絶縁膜と銅との密着性を確保するとともに銅の拡散および酸素の侵入を防止する材料からなる第1バリア膜と、
    前記接続孔の底部の前記第1絶縁膜上にのみ形成されてシリコン含有マンガン酸化物またはマンガン酸化物からなる第2バリア膜と、
    前記第1バリア膜および第2バリア膜を介して前記配線溝および前記接続孔に埋め込まれて前記第1配線と直接接続された銅からなる第2配線と、
    を備えたことを特徴とする半導体装置。
  2. 基板上の第1絶縁膜に第1配線を形成する工程と、
    異なる種類の複数層の絶縁膜で形成されて前記第1配線を被覆する第2絶縁膜に配線溝と該配線溝の底部に前記第1絶縁膜及び前記第1配線に通じる接続孔とを形成する工程と、
    前記配線溝の内面と前記接続孔の底部を除く内面とに前記第2絶縁膜と銅との密着性を確保するとともに銅の拡散および酸素の侵入を防止する材料からなる第1バリア膜を形成する工程と、
    前記接続孔底部の前記第1絶縁膜上にのみシリコン含有マンガン酸化物またはマンガン酸化物からなる第2バリア膜を形成する工程と、
    前記第1バリア膜および第2バリア膜を介して前記配線溝および前記接続孔に前記第1配線と直接接続された銅からなる第2配線を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  3. 前記接続孔底部の前記第1絶縁膜上に第2バリア膜を形成する工程は、
    前記接続孔および前記配線溝の各内面に銅マンガン膜を形成する工程と、
    前記銅マンガン膜中のマンガンと前記銅マンガン膜に接触する前記第1絶縁膜中のシリコンおよび酸素とを反応させて、前記接続孔底部の前記第1絶縁膜上にマンガンシリケートを生成して前記第2バリア膜を形成する工程と、
    を有することを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記接続孔底部の前記第1絶縁膜上に第2バリア膜を形成する工程は、
    前記接続孔の底部および前記配線溝の底部に銅マンガン膜を形成する工程と、
    前記銅マンガン膜中のマンガンと前記銅マンガン膜に接触する前記第1絶縁膜中のシリコンおよび酸素とを反応させて、前記接続孔底部の前記第1絶縁膜上にマンガンシリケートを生成して前記第2バリア膜を形成する工程と、
    を有することを特徴とする請求項2記載の半導体装置の製造方法。
JP2006219175A 2006-08-11 2006-08-11 半導体装置およびその製造方法 Expired - Fee Related JP4910560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006219175A JP4910560B2 (ja) 2006-08-11 2006-08-11 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006219175A JP4910560B2 (ja) 2006-08-11 2006-08-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008047578A JP2008047578A (ja) 2008-02-28
JP4910560B2 true JP4910560B2 (ja) 2012-04-04

Family

ID=39181060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006219175A Expired - Fee Related JP4910560B2 (ja) 2006-08-11 2006-08-11 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4910560B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4946008B2 (ja) * 2005-11-15 2012-06-06 ソニー株式会社 半導体装置および半導体装置の製造方法
JP5141761B2 (ja) * 2008-02-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US8531033B2 (en) 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064140A (ja) * 2000-08-22 2002-02-28 Nec Corp 半導体装置およびその製造方法
JP2004356315A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008047578A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
US10068876B2 (en) Semiconductor device and manufacturing method therefor
US7612452B2 (en) Method for manufacturing a semiconductor device and semiconductor device
US8035230B2 (en) Semiconductor device and method for manufacturing same
JP2008047719A (ja) 半導体装置の製造方法
JP2007173511A (ja) 半導体装置の製造方法
JP2011129840A (ja) 半導体装置の製造方法
US8039390B2 (en) Method of manufacturing semiconductor device
JP2007287816A (ja) 半導体装置の製造方法
KR101354126B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4910560B2 (ja) 半導体装置およびその製造方法
JP2007027347A (ja) 半導体装置およびその製造方法
KR100752971B1 (ko) 배선 구조 및 그 형성 방법
JP2007294625A (ja) 半導体装置の製造方法
JP2008071850A (ja) 半導体装置の製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP2008205177A (ja) 半導体装置及びその製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
JP2006245268A (ja) 半導体装置の製造方法
JP2002064139A (ja) 半導体装置の製造方法
KR20090075499A (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
CN110880452A (zh) 半导体装置
KR20090075501A (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2010080606A (ja) 半導体装置の製造方法
KR20040009789A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees