CN1591841A - 带式电路基板及使用该带式电路基板的半导体芯片封装 - Google Patents

带式电路基板及使用该带式电路基板的半导体芯片封装 Download PDF

Info

Publication number
CN1591841A
CN1591841A CNA2004100686703A CN200410068670A CN1591841A CN 1591841 A CN1591841 A CN 1591841A CN A2004100686703 A CNA2004100686703 A CN A2004100686703A CN 200410068670 A CN200410068670 A CN 200410068670A CN 1591841 A CN1591841 A CN 1591841A
Authority
CN
China
Prior art keywords
wiring pattern
pattern layer
circuit substrate
belt circuit
basement membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100686703A
Other languages
English (en)
Other versions
CN100424866C (zh
Inventor
郑礼贞
李忠善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1591841A publication Critical patent/CN1591841A/zh
Application granted granted Critical
Publication of CN100424866C publication Critical patent/CN100424866C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种带式电路基板及使用该带式电路基板的半导体芯片封装。带式电路基板可包括由绝缘材料构成并在其一部分处形成有通孔的基膜、形成在基膜的第一表面上的第一布线图案层、以及形成在基膜的第二表面上并且通过填充在通孔中的导电材料或插塞电连接到形成在第一表面上的端子上的至少一个第二布线图案层。半导体芯片封装可以包括可通过芯片凸点电连接到带式电路基板上的半导体芯片。

Description

带式电路基板及使用该带式电路基板的半导体芯片封装
本申请要求于2003年9月3日在韩国知识产权局申请的韩国专利申请No.10-2003-0061498的优先权，这里引入其公开内容供参考。
技术领域
本发明涉及一种半导体器件，更具体地，涉及一种带式电路基板(tapecircuit substrate)及使用该带式电路基板的半导体芯片封装。
背景技术
带式电路基板逐渐被用于半导体芯片安装技术。可以构造带式电路基板，使得布线图案层和连接到布线图案层的引线可以形成在一薄膜上，该薄膜可以由绝缘材料构成，例如聚酰亚胺树脂。TAB(载带自动键合)技术可以应用于带式电路基板，其可以用于把带式电路基板的引线共同地键合到形成在半导体芯片上的凸点上。带式电路基板可以简称为TAB载带。
参考图1，可以利用堆叠和光蚀刻工艺(photoetching process)通过选择性蚀刻铜箔来构造常规技术的带式电路基板100，使得布线图案层140可以形成在绝缘基膜120上，绝缘基膜120可以由例如聚酰亚胺树脂的材料形成。可以用可由阻焊剂(solder resist)构成的保护膜130覆盖并保护布线图案层140。可连接到布线图案层140上的内部引线140a还可以从保护膜130中露出并伸入窗口110内。
参考图2，可构造常规技术的载带封装200(下文称为“TCP”)，使得通过TAB技术可以把具有形成在其上的芯片凸点150的半导体芯片180安装在带式电路基板100上，并如图1所示来构造。TCP可以是把带式电路基板键合到其上可形成芯片凸点(chip bump)的半导体芯片上的连接技术或封装方法，在带式电路基板中金属图案可形成在绝缘聚酰亚胺膜上。带式电路基板可用作用于封装工艺中的引线框架。
可形成在电极焊垫160上的芯片凸点150可以连接到带式电路基板100的内部引线140a上，使得半导体芯片180可以连接到带式电路基板上。通过可由树脂之类构成的密封部分170可以保护半导体芯片180和带式电路基板100之间的电连接部分、半导体芯片180的主表面和侧面、以及露出的内部引线140a不受外部环境影响。
图3A和3B是俯视图，示出了可以形成在半导体芯片180上以及可以安装在TCP200上的电极焊垫(pad)220和240的排列。
可电连接到内部引线140a并可形成在带式电路基板100上的多个电极焊垫220可以按单列排列在半导体芯片180上，如图3A所示，或者多个电极焊垫240可以按两列交错排列在半导体芯片180上，如图3B所示。两相邻电极焊垫之间的节距可以为约35μm。
约35μm的芯片焊垫节距对可在上述TCP中使用带式电路基板的半导体芯片封装来说太小了。随着露出窗口的引线的节距减少，限制了带式电路基板的处理。可形成在带式电路基板上的引线可以露到外部环境中直到它们被密封，并且在装配处理期间引线可能变形和/或损坏。从而，很难把带式电路基板应用于节距小于35μm的TCP中。
为了得到TCP中的节距，可以使其引线的宽度变窄，这会导致引线的削弱。从而，很难得到更精细间距的TCP，并很难使芯片更紧密。其中由于小的碰撞使引线很容易损坏的“损坏引线”现象变得更加普遍。而且，在装配工艺期间导电杂质可粘附到要键合的引线上，而发生电故障。
发明内容
本发明的示例性实施例可以提供一种带式电路基板、半导体芯片封装和使用其的LCD装置。本发明的示例性实施例可针对减少芯片尺寸和/或损坏引线现象的频率。
在本发明的示例性实施例中，提供一种带式电路基板，其可包括可由绝缘材料构成并可在其至少一个部分中形成有至少一个通孔的基膜、可形成在基膜的第一表面的至少一个部分上的第一布线图案层、以及可形成在第二表面上并可通过可填充在至少一个通孔中的导电材料电连接到形成在第一表面上的端子上的至少一第二布线图案层。
在本发明的示例性实施例中，第一布线图案层上的布线(wiring)和至少一个第二布线图案层的至少一个上的布线可彼此交叠。可以用可由阻焊剂构成的保护膜密封第一和第二布线图案层。当有两层或更多层第二布线图案层时，可在第二布线图案层之间形成绝缘膜，使得第二布线图案层可以彼此电绝缘，绝缘膜可以由阻焊剂构成。
第二布线图案层上的布线可以位于第一布线图案层上的布线之间，并且可以用保护膜密封第一和第二布线图案层。保护膜可以由阻焊剂构成。
绝缘膜可以形成在第二布线图案层之间，以便第二布线图案层可以彼此相互电绝缘，并且绝缘膜可以由阻焊剂构成。第一布线图案层上的布线和第二布线图案层上的布线可以彼此之间不交叠。
通孔可以按一列或更多列形成。
在本发明的另一个示例性实施例中，可提供一种半导体芯片封装，其可包括带式电路基板和半导体芯片，带式电路基板包括可以由绝缘材料构成并在其至少一个部分中形成有至少一个通孔的基膜；可形成在基膜的第一表面的至少一部分上的第一布线图案层；以及可形成在基膜的第二表面的至少一部分上并且可通过填充在至少一个通孔中的导电材料电连接到可形成在第一表面上的端子上的至少一第二布线图案层，半导体芯片可包括可形成在其一个表面上的具有键合部分(bonded portion)的多个电极焊垫，其中半导体芯片可通过键合部分键合到第一布线图案层和在表面上的至少一第二布线图案层的端子上，以使半导体芯片可安装在带式电路基板上。
第一布线图案层上的布线和至少一第二布线图案层的至少一个上的布线可以彼此交叠。键合部分可以是芯片凸点。
半导体芯片封装还可以包括密封部分，密封部分可以用绝缘密封树脂密封带式电路基板和半导体芯片之间的电连接部分(electrical connection)。绝缘膜可以形成在第二布线图案层之间，以使第二布线图案层可以彼此相互电绝缘。绝缘膜可以由阻焊剂构成。
在本发明的另一个示例性实施例中，可提供一种LCD封装，其可包括带式电路基板、半导体芯片和LCD面板(panel)，带式电路基板包括可以由绝缘材料构成并可在其至少一个部分中形成有至少一个通孔的基膜；可形成在基膜的第一表面的至少一部分上的第一布线图案层；以及可形成在基膜的第二表面的至少一部分上并且可通过填充在至少一个通孔中的导电材料电连接到可形成在第一表面上的端子上的至少一第二布线图案层，半导体芯片可包括可形成在其一表面上具有键合部分的多个电极焊垫，其中半导体芯片可通过键合部分键合到第一布线图案层和在表面上的至少一第二布线图案层的端子上，LCD面板可包括可形成在其一表面上并且可通过导电膜键合到至少一第二布线图案层的至少一个上的至少一个面板图案。
导电膜可以是各向异性导电膜。第一布线图案层上的布线和至少一个第二布线图案层的至少一个上的布线可以彼此交叠。键合部分可以是芯片凸点。
LCD封装还可以包括密封部分，密封部分可以用绝缘密封树脂密封带式电路基板和半导体芯片之间的电连接部分。绝缘膜可以形成在第二布线图案层之间，以使第二布线图案层可以彼此相互电绝缘。绝缘膜可以由阻焊剂构成。
附图说明
现在结合附图来论述本发明的示例性实施例、特征和优点，其中：
图1是常规带式电路基板的局部平面图；
图2是作为半导体芯片封装的常规TCP的局部截面图；
图3A和3B是示出可以形成在半导体芯片上以及可以安装在常规TCP上的电极焊垫的排列的俯视图；
图4是俯视图，示意性示出根据本发明示例性实施例的带式电路基板；
图5A和5B是根据本发明示例性实施例的作为半导体芯片封装的TCP的局部截面图；
图6A和6B是示出根据本发明示例性实施例的可形成在半导体芯片上并可安装在TCP上的电极焊垫的排列的俯视图；
图7是示出根据本发明示例性实施例的带式电路基板的外部引线的俯视图；
图8和9是示出根据本发明示例性实施例的带式电路基板的外部引线的局部截面图；以及
图10是沿图7的线H-H′截取的截面图。
具体实施方式
将参考附图详细介绍本发明的示例性实施例，以便本领域的技术人员能很容易地执行本发明或其变形。
图4是俯视图，示意地示出了根据本发明示例性实施例的带式电路基板。图5A和5B是作为半导体芯片封装的TCP的局部截面图，还是沿图4的线“A”截取的局部截面图。
如图5A中所示，半导体芯片封装可以包括带式电路基板和半导体芯片420，带式电路基板可包括基膜(base film)330、第一布线图案层320和第二布线图案层340，半导体芯片420可电连接到带式电路基板上。
在本发明的示例性实施例中，基膜330可以由具有形成在其部分上的通孔360的绝缘材料构成。在TCP中，基膜330可以形成为具有在其中心部分处的窗口，其可用于在其上安装半导体芯片420。绝缘基膜330可以由聚酰亚胺树脂构成。
可以用激光或冲孔工艺形成通孔360，并且在通孔360中可填充导电材料或插塞。导电材料或插塞可以含有Al、Ag、Au、Cu、Ni、其混合物等等。通孔360可以靠近可形成在带式电路基板的中心部分上的窗口并且可以按列形成在带式电路基板的每个边缘上。
第一布线图案层320可以形成在基膜330的第一表面上。第一布线图案层320可以由可以为铜箔的导电材料构成。铜箔的表面可以镀有Sn、Au、Ni、焊料、或其混合物。
在基膜330的第一表面上形成铜箔的方法可包括铸造工艺(castingprocess)、层压工艺(laminating process)、电镀工艺等等。铸造工艺可以包括把液体基膜粘附到轧制的铜箔上并热固化。层压工艺可以包括把轧制的铜箔放置在基膜上并热焊接。电镀工艺可以包括淀积铜籽晶层在基膜上、把基膜放入其中可溶解有铜的电解液中、以及通过把电流施加到电解液中来形成铜箔。
用于在铜箔上形成布线图案层的方法可包括通过执行光刻蚀刻工艺(photo-etching process)选择性蚀刻铜箔。
第二布线图案层340可以形成在基膜330的第二表面上。形成第二布线图案层340的方法可以与形成第一布线图案层320的方法一样。这样形成的第二布线图案层340可以通过其内填充有插塞的通孔360电连接到端子365上，端子365可以形成在基膜330的第一表面上。
如图5A中所示，可以用可由阻焊剂构成的保护膜310覆盖并保护可形成在基膜330的第一表面上的第一布线图案层320。该保护膜310可以覆盖基膜330的底部表面，使得可以不露出第一布线图案层320。内部引线320a可以与半导体芯片420电连接，其可以不被保护膜310覆盖。
还可以用由阻焊剂构成的保护膜350覆盖并保护可形成在基膜330的第二表面上的第二布线图案层340。该保护膜350可以覆盖基膜330的顶部表面，使得可以不露出第二布线图案层340。
本发明的示例性实施例可以包括如图5A中所示的TCP。带式电路基板可以包括可形成在基膜330的第一表面上的第一布线图案层320、可用于覆盖布线图案层320的保护膜310、可形成在基膜330的第二表面上的第二布线图案层340、以及其中可填充导电材料的通孔360，导电材料用于可电连接第二布线图案层340和可形成在基膜330的第一表面上的端子365。
芯片凸点可用于电连接带式电路基板和半导体芯片420。芯片凸点370和390可以键合到电极焊垫380和400上，并可通过热焊接工艺形成在半导体芯片420的主表面上。这些芯片凸点370和390可以由各种材料构成，例如Au、Cu和焊料、其混合物等等。
通过可由绝缘密封树脂构成的密封部分410密封第一布线图案层320的内部引线320a、第二布线图案层340的端子365和半导体芯片420之间的电连接部分。密封部分410可以由环氧树脂或硅树脂形成。
图6A是俯视图，示出了可以包括可形成在半导体芯片420上的电极焊垫380和400的本发明的示例性实施例。如图6A中所示，电极焊垫380和400可以按两列排列在半导体芯片420的每个边缘上，使得它们可以通过芯片凸点370和390连接到内部引线320a和通孔360的端子365上，内部引线320a和端子365可以形成在基膜330上。
本发明的另一个示例性实施例包括具有三层结构布线图案层(three-layer structured wiring pattern layer)的TCP。如图5B中所示，半导体芯片封装可包括带式电路基板和半导体芯片420，带式电路基板可包括基膜450、第一布线图案层455、第二布线图案层445、第三布线图案层435，半导体芯片420可电连接到带式电路基板上。
该带式电路基板的一示例性实施例可包括具有可形成在其部分上的通孔500和510的，可由绝缘材料构成的基膜450。在TCP中，基膜450可包括设置在其中心部分处的窗口并可用于在其上安装半导体芯片420。绝缘基膜450可以由聚酰亚胺树脂构成。
可以用激光或冲孔工艺形成通孔500和510，并且可在通孔500和510中填充导电材料。导电材料可以单独或组合地包括Al、Ag、Au、Cu、Ni、其混合物等等。通孔500和510可以靠近该窗口，其可形成在部分带式电路基板上，并可以按两列形成在带式电路基板上。
第一布线图案层455可以形成在基膜450的第一表面上。第一布线图案层455可以由可为铜箔的导电材料构成。在铜箔的表面上可以镀Sn、Au、Ni、焊料、或其混合物。在基膜450的第一表面上形成铜箔的方法包括铸造工艺、层压工艺、电镀工艺等等。
通过进行光刻蚀刻工艺来选择性蚀刻，在铜箔上可形成布线图案层。
第二布线图案层445可以形成在基膜450的第二表面上。形成第二布线图案层445的方法可以类似于形成第一布线图案层455的方法。第二布线图案层445可以通过可包括其内填充的导电材料的通孔500电连接到端子505上，端子505可以形成在基膜450的第一表面上。
第三布线图案层435可以形成在第二布线图案层445上方。形成第三布线图案层435的方法可以类似于形成第一布线图案层455的方法。可以用可由阻焊剂构成的保护膜440覆盖并保护第二布线图案层445。保护膜440可以覆盖基膜450的表面，使得第二布线图案层445可与第三布线图案层435电绝缘。
第三布线图案层435还可以通过可具有其内填充的导电材料或插塞的通孔510电连接到端子515上，端子515可以形成在基膜450的第一表面上。
如图5B中所示，可以用可由阻焊剂构成的保护膜460覆盖并保护可形成在基膜450的第一表面上的第一布线图案层455。该保护膜460可以覆盖基膜450的底部表面，使得可以不露出第一布线图案层455。可以与半导体芯片420电连接的内部引线455a可以不以保护膜460覆盖。
还可以用可由阻焊剂构成的保护膜430覆盖并保护第二布线图案层435。该保护膜430可以覆盖基膜450的表面，使得可以不露出第二布线图案层435。
本发明的另一个示例性实施例可以包括带式电路基板，该带式电路基板可以包括可形成在基膜450的第一表面上的第一布线图案层455、可覆盖布线图案层455的保护膜460、可形成在基膜450的第二表面上的第二布线图案层445、可形成在第二布线图案层445上方的第三布线图案层435、以及可包括其内填充的导电材料的通孔500和510，导电材料可用于将第二和第三布线图案层445和435与可形成在基膜450的第一表面上的端子505和515电连接。
芯片凸点可用于使带式电路基板和半导体芯片420电连接。通过热焊接工艺可以使芯片凸点470、480和490键合到可形成在半导体芯片420的表面上的电极焊垫475、485和495上。这些芯片凸点470、480和490可以单独地或组合地由Au、Cu、焊料、其混合物等等形成。
可以用可由绝缘密封树脂构成的密封部分410密封带式电路基板的第一布线图案层455的内部引线455a、半导体芯片420与第二和第三布线图案层445和435的端子505和515之间的电连接部分、以及半导体芯片420的主表面。密封部分410可以由环氧树脂或硅树脂形成。
在图6B中所示的示例性实施例中，电极焊垫475、485和495可以按三列排列在半导体芯片420上，使得它们可以通过芯片凸点470、480和490连接到内部引线455a和通孔500和510的端子505和515上，内部引线455a与端子505和515可以形成在基膜450上。
通过本发明的示例性实施例已介绍了两层或三层结构的布线图案层，但本发明还可以应用于四层或更多层结构的布线图案层。图6A和图6B分别示出了按两列和三列排列的电极焊垫，但还可以使本发明的讲解结合图3B中所示的偏置和/或交错排列。
图7是俯视图，示出了根据本发明另一示例性实施例的带式电路基板的外部引线，并还是图4的部分“B”的放大图。外部引线E可以是第一布线图案层320的外部引线，而外部引线F可以是第二布线图案层340的外部引线。带式电路基板630的外部引线E和F可以与LCD(液晶显示器)面板或板(例如印刷电路板(PCB))电连接。在本发明的示例性实施例中，外部引线可以和LCD面板连接，并且附图标记710可以指示通孔710，其可形成在基膜330中并可以和外部引线F连接。
图8和9是局部截面图，示出了根据本发明示例性实施例的带式电路基板的外部引线。图8和9中所示的外部引线的电连接部分可以不同于图5A和5B中所示的内部引线的电连接部分。
在用于内部引线的带式电路基板中，第二布线图案层340可以交叠在第一布线图案层320上方，并且通孔360可以形成在基膜330中，使得第二布线图案层340可以经过基膜330与半导体芯片420电连接。在用于外部引线的带式电路基板中，可以形成第一布线图案层和第二布线图案层，使得它们可以彼此不交叠。通孔可以形成在顶部表面(即第二布线图案层340的第二表面)下方的基膜330中。
图8可以是示出图7中所示的一外部引线E的局部截面图。如图8中所示，在本发明的另一个示例性实施例中，半导体芯片封装可以包括带式电路基板和可与带式电路基板电连接的LCD面板690，带式电路基板可包括基膜330和第一布线图案层320。
可以用可由阻焊剂构成的保护膜310覆盖并保护可形成在基膜330的第一表面上的第一布线图案层320。该保护膜310可以覆盖基膜330的底部表面，使得可以不露出第一布线图案层320。然而，外部引线320b可以和LCD面板690电连接，并且可以不用保护膜310覆盖。
通过热焊接工艺，可以使外部引线320b与可形成在LCD面板690的主表面上的面板图案660电连接。外部引线320b和面板图案660可以用填充在其之间的各向异性导电膜670(下文中称为“ACF”)彼此热焊接在一起。
图9可以是示出图7中所示的一外部引线F的局部截面图。在本发明的示例性实施例中，半导体芯片封装可以包括带式电路基板，带式电路基板可包括基膜330和第二布线图案层340。LCD面板690可以与带式电路基板电连接。
可以在基膜330中形成通孔710，使得第二布线图案层340可以经过基膜330与LCD面板690的面板图案720电连接。第二布线图案层340可以通过通孔710与可形成在基膜330的第一表面上的端子340b电连接，并且可以用导电材料或插塞填充。
第二布线图案层340的端子340b可以与可形成在LCD面板690的主表面上的面板图案720电连接。端子340b和面板图案720可以用填充在其之间的ACF740彼此热焊接在一起。
可以用可由阻焊剂构成的保护膜350覆盖并保护可形成在基膜330的第二表面上的第二布线图案层340。该保护膜350可以覆盖基膜330的顶部表面，使得可以不露出第二布线图案层340。
图10是沿图7的线H-H′截取的截面图。第一布线图案层320可以形成在基膜330的第一表面上，而第二布线图案层340可以形成在基膜330的第二表面上。第二布线图案层340上的布线可以设置在第一布线图案层320上的布线之间。第一布线图案层320上的布线和第二布线图案层340上的布线可以彼此之间不交叠。
尽管通过本发明的示例性实施例已介绍了具有两层结构的布线图案层，但本发明还可以应用于具有三层或更多层结构的布线图案层。
虽然已介绍了本发明的示例性实施例，使得芯片凸点可以用于使半导体芯片连接到带式电路基板上，并且各向异性导电膜(ACF)可以用于使LCD面板连接到带式电路基板上，但本领域的普通技术人员应当明白芯片凸点和ACF可以相互交换或结合地来使用。
尽管用本发明的示例性实施例已介绍了TCP，但本发明可以应用于也可采用TAB技术的薄膜基芯片(chip on film：COF)。
在本发明的示例性实施例中，可形成在基膜表面上的两层或更多层结构的布线图案层可以通过通孔电连接到半导体芯片或LCD面板上，通孔可以连接布线图案层，由此可以得到用于带式电路基板和/或半导体芯片封装的精细节距(pitch)。可减少可形成在一层上的引线的数量，增加引线的宽度，引线之间的间隔可以变宽，从而可以增加凸点排列结构的灵活性，并可减小节距。
尽管已经结合其示例性实施例介绍了本发明，但本发明不限于这些示例性实施例。本领域的技术人员应明白在不脱离所附权利要求所限定的本发明的范围和精神的情况下可以对其作出各种变化和修改。

Claims (35)

1、一种带式电路基板，包括：
在其一部分处形成有至少一个通孔的基膜；
形成在该基膜的第一表面的至少一部分上的第一布线图案层；以及
形成在第二表面的至少一部分上并且通过该至少一个通孔电连接到形成在该第一表面上的端子上的至少一个第二布线图案层。
2、如权利要求1所述的带式电路基板，其中该至少两个布线图案层上的两布线彼此交叠。
3、如权利要求2所述的带式电路基板，其中该第一和第二布线图案层被至少一保护膜密封。
4、如权利要求3所述的带式电路基板，其中该至少一保护膜由阻焊剂构成。
5、如权利要求3所述的带式电路基板，其中当有两个或更多个第二布线图案层时，在所述第二布线图案层之间形成有绝缘膜，使得所述第二布线图案层彼此电绝缘。
6、如权利要求5所述的带式电路基板，其中该绝缘膜由阻焊剂构成。
7、如权利要求1所述的带式电路基板，其中该至少一个第二布线图案层上的布线位于该第一布线图案层上的布线之间。
8、如权利要求7所述的带式电路基板，其中该第一和该至少一第二布线图案层被至少一保护膜密封。
9、如权利要求8所述的带式电路基板，其中该保护膜由阻焊剂构成。
10、如权利要求8所述的带式电路基板，其中当有两个或更多个第二布线图案层时，在所述第二布线图案层之间形成有绝缘膜，使得所述第二布线图案层彼此电绝缘。
11、如权利要求10所述的带式电路基板，其中该绝缘膜由阻焊剂构成。
12、如权利要求11所述的带式电路基板，其中该第一布线图案层上的布线和该第二布线图案层上的布线彼此不交叠。
13、如权利要求1所述的带式电路基板，其中该至少一个通孔形成为一列或更多列。
14、如权利要求1所述的带式电路基板，其中该第二表面与该基膜的该第一表面相对。
15、如权利要求1所述的带式电路基板，其中该基膜由绝缘材料构成。
16、如权利要求1所述的带式电路基板，其中该至少一个第二布线图案层通过填充在该至少一个通孔中的导电材料电连接到形成在该第一表面上的端子上。
17、一种半导体芯片封装，包括：
带式电路基板，包括：
在其一部分处形成有至少一个通孔的基膜；
形成在该基膜的第一表面的至少一部分上的第一布线图案层；以及
形成在该基膜的第二表面的至少一部分上并且通过该至少一个通孔电连接到形成在该第一表面上的端子的至少一个第二布线图案层；以及
半导体芯片，包括：
在其一主表面上的多个电极焊垫，所述焊垫具有形成在其上的键合部分，其中该半导体芯片通过该键合部分键合到该第一布线图案层和该第一表面上的该至少一个第二布线图案层的至少一个端子上，使得该半导体芯片能安装在该带式电路基板上。
18、如权利要求17所述的半导体芯片封装，其中该第一布线图案层的布线和该至少一个第二布线图案层的至少一布线彼此交叠。
19、如权利要求18所述的半导体芯片封装，其中该键合部分是芯片凸点。
20、如权利要求19所述的半导体芯片封装，其中当有两个或更多个第二布线图案层时，绝缘膜形成在所述第二布线图案层之间，使得所述第二布线图案层彼此电绝缘。
21、如权利要求20所述的半导体芯片封装，其中该绝缘膜由阻焊剂构成。
22、如权利要求18所述的半导体芯片封装，还包括密封部分，其用绝缘密封树脂密封该带式电路基板和该半导体芯片之间的电连接部分。
23、如权利要求17所述的半导体芯片封装，其中该第二表面与该基膜的该第一表面相对。
24、如权利要求17所述的半导体芯片封装，其中该基膜由绝缘材料构成。
25、如权利要求24所述的半导体芯片封装，其中该至少一个第二布线图案层通过填充在该至少一个通孔中的导电材料电连接到形成在该第一表面上的端子上。
26、一种LCD封装，包括：
带式电路基板，包括：
在其一部分处形成有至少一个通孔的基膜；
形成在该基膜的第一表面的至少一部分上的第一布线图案层；以及
形成在该基膜的第二表面的至少一部分上并且通过该至少一个通孔电连接到形成在该第一表面上的端子的至少一个第二布线图案层；
半导体芯片，包括：
在其一主表面上的多个电极焊垫，所述焊垫具有形成在其上的键合部分，其中该半导体芯片通过该键合部分键合到该第一布线图案层和该第一表面上的该至少一个第二布线图案层的至少一个端子上，使得该半导体芯片能安装在该带式电路基板上；以及
LCD面板，包括：
在其一主表面上形成在其上的至少一面板图案，其中该LCD面板通过导电膜键合到所述至少一个第二布线图案层的至少一个上。
27、如权利要求26所述的LCD封装，其中该导电膜是各向异性导电膜。
28、如权利要求26所述的LCD封装，其中该第一布线图案层上的布线和该至少一个第二布线图案层上的至少一布线彼此交叠。
29、如权利要求28所述的LCD封装，其中该键合部分是芯片凸点。
30、如权利要求29所述的LCD封装，其中当有两个或更多个第二布线图案层时，在所述第二布线图案层之间形成有绝缘膜，使得所述第二布线图案层彼此电绝缘。
31、如权利要求30所述的LCD封装，其中该绝缘膜由阻焊剂构成。
32、如权利要求28所述的LCD封装，还包括密封部分，其用绝缘密封树脂密封该带式电路基板和该半导体芯片之间的电连接部分。
33、如权利要求26所述的LCD封装，其中该第二表面与该基膜的该第一表面相对。
34、如权利要求26所述的LCD封装，其中该基膜由绝缘材料构成。
35、如权利要求26所述的LCD封装，其中该至少一个第二布线图案层通过填充在该至少一个通孔中的导电材料电连接到形成在该第一表面上的端子上。
CNB2004100686703A 2003-09-03 2004-09-03 带式电路基板及使用该带式电路基板的半导体芯片封装 Active CN100424866C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR0061498/2003 2003-09-03
KR1020030061498A KR100541649B1 (ko) 2003-09-03 2003-09-03 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR0061498/03 2003-09-03

Publications (2)

Publication Number Publication Date
CN1591841A true CN1591841A (zh) 2005-03-09
CN100424866C CN100424866C (zh) 2008-10-08

Family

ID=34214806

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100686703A Active CN100424866C (zh) 2003-09-03 2004-09-03 带式电路基板及使用该带式电路基板的半导体芯片封装

Country Status (5)

Country Link
US (1) US7087987B2 (zh)
JP (1) JP2005079581A (zh)
KR (1) KR100541649B1 (zh)
CN (1) CN100424866C (zh)
TW (1) TWI255021B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100589684C (zh) * 2006-07-06 2010-02-10 三星电机株式会社 埋图案基板及其制造方法
CN1886034B (zh) * 2005-06-24 2010-06-16 三星电机株式会社 使用凸点的印刷电路板及其制造方法
CN101515574B (zh) * 2008-02-18 2011-06-22 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN103296489A (zh) * 2012-04-13 2013-09-11 上海天马微电子有限公司 连接装置、平板装置、图像传感器、显示器及触摸设备
CN106851972A (zh) * 2015-12-04 2017-06-13 三星显示有限公司 印刷电路板以及包括其的显示设备
CN106879172A (zh) * 2015-12-10 2017-06-20 三星显示有限公司 印刷电路板以及具有该印刷电路板的显示装置
US10304764B2 (en) 2016-06-24 2019-05-28 Samsung Electronics Co., Ltd. Film product, film packages and package modules using the same
CN109994528A (zh) * 2018-01-03 2019-07-09 三星显示有限公司 显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
JP2009510759A (ja) * 2005-09-30 2009-03-12 エヌエックスピー ビー ヴィ リードフレームベースのシステム−イン−パッケージデバイスにおけるファインピッチ配線
TWI311356B (en) 2006-01-02 2009-06-21 Advanced Semiconductor Eng Package structure and fabricating method thereof
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
KR101259844B1 (ko) * 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
CN103745967A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 引线框架和封装结构
KR102276871B1 (ko) * 2014-09-30 2021-07-12 엘지디스플레이 주식회사 칩-온-필름 패키지
KR20160099440A (ko) * 2015-02-12 2016-08-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물
KR102438400B1 (ko) * 2015-12-14 2022-09-02 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102426753B1 (ko) * 2015-12-04 2022-07-29 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102537545B1 (ko) * 2016-05-10 2023-05-30 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102503746B1 (ko) * 2017-12-29 2023-02-23 엘지디스플레이 주식회사 표시장치
TWI703686B (zh) * 2019-04-10 2020-09-01 南茂科技股份有限公司 薄膜覆晶封裝結構
KR20210099435A (ko) * 2020-02-04 2021-08-12 삼성전자주식회사 지문 인식 겸용 터치 센서 및 이를 포함하는 디스플레이 장치
KR20220163062A (ko) 2021-06-02 2022-12-09 삼성전자주식회사 복수의 게이트 집적회로들이 실장된 멀티칩 필름 패키지를 포함하는 디스플레이 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046040A (ja) * 1983-08-24 1985-03-12 Nec Corp 半導体装置
JPS6419737A (en) * 1987-07-15 1989-01-23 Hitachi Ltd Multilayer interconnection tape carrier
JPH0638417B2 (ja) * 1987-10-07 1994-05-18 株式会社東芝 半導体装置
JPH0282038U (zh) * 1988-12-14 1990-06-25
JPH02251159A (ja) * 1989-03-24 1990-10-08 Nec Corp テープキャリア
JPH02265254A (ja) * 1989-04-05 1990-10-30 Nec Corp 半導体装置用テープ・キャリア
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP3270807B2 (ja) 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ
JP3450590B2 (ja) * 1996-06-04 2003-09-29 キヤノン株式会社 集積回路の端子接続構造
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
SG89299A1 (en) * 1997-01-23 2002-06-18 Seiko Epson Corp Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
JP3065010B2 (ja) 1997-12-26 2000-07-12 日本電気株式会社 半導体装置
US20010007373A1 (en) * 2000-01-12 2001-07-12 Yoshinori Kadota Tape carrier for semiconductor device and method of producing same
KR20020065705A (ko) 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
JP2003255850A (ja) * 2002-03-05 2003-09-10 Pioneer Electronic Corp 表示パネル基板及び表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886034B (zh) * 2005-06-24 2010-06-16 三星电机株式会社 使用凸点的印刷电路板及其制造方法
CN100589684C (zh) * 2006-07-06 2010-02-10 三星电机株式会社 埋图案基板及其制造方法
CN101515574B (zh) * 2008-02-18 2011-06-22 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN103296489A (zh) * 2012-04-13 2013-09-11 上海天马微电子有限公司 连接装置、平板装置、图像传感器、显示器及触摸设备
CN103296489B (zh) * 2012-04-13 2015-08-26 上海天马微电子有限公司 连接装置、平板装置、图像传感器、显示器及触摸设备
US9615477B2 (en) 2012-04-13 2017-04-04 Shanghai Tianma Micro-electronics Co., Ltd. Connecting device, flat panel device, image sensor, display and touch apparatus
CN106851972A (zh) * 2015-12-04 2017-06-13 三星显示有限公司 印刷电路板以及包括其的显示设备
CN106851972B (zh) * 2015-12-04 2021-08-24 三星显示有限公司 印刷电路板以及包括其的显示设备
CN106879172A (zh) * 2015-12-10 2017-06-20 三星显示有限公司 印刷电路板以及具有该印刷电路板的显示装置
CN106879172B (zh) * 2015-12-10 2021-03-23 三星显示有限公司 印刷电路板以及具有该印刷电路板的显示装置
US10304764B2 (en) 2016-06-24 2019-05-28 Samsung Electronics Co., Ltd. Film product, film packages and package modules using the same
CN109994528A (zh) * 2018-01-03 2019-07-09 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
US7087987B2 (en) 2006-08-08
US20050046033A1 (en) 2005-03-03
KR100541649B1 (ko) 2006-01-11
TW200511534A (en) 2005-03-16
KR20050023930A (ko) 2005-03-10
CN100424866C (zh) 2008-10-08
JP2005079581A (ja) 2005-03-24
TWI255021B (en) 2006-05-11

Similar Documents

Publication Publication Date Title
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US6087717A (en) Semiconductor device and manufacturing method
CN1063579C (zh) 半导体装置
US9949372B2 (en) Printed wiring board and method for manufacturing the same
JP2010027961A (ja) 半導体装置およびその製造方法
KR101046117B1 (ko) 반도체 장치 및 그 제조 방법
JP2009141169A (ja) 半導体装置
CN1521842A (zh) 电子部件的安装体及其制造方法
US9508677B2 (en) Chip package assembly and manufacturing method thereof
CN1607663A (zh) 带式电路衬底及使用该衬底的半导体芯片封装
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
CN1577840A (zh) 半导体器件的堆叠封装
CN1224097C (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1221310A (zh) 载带自动键合膜
CN1433073A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1309057C (zh) 半导体装置及其制造方法
US6320250B1 (en) Semiconductor package and process for manufacturing the same
KR20080043068A (ko) 칩 온 필름 구조를 갖는 반도체 장치 및 그 제조방법
TWI435429B (zh) 孔對孔貫穿之半導體封裝構造
JP4737995B2 (ja) 半導体装置
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
JP4364181B2 (ja) 半導体装置の製造方法
JP3405628B2 (ja) 回路基板上の端子電極とその形成方法、並びに半導体装置の実装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant