CN1221310A - 载带自动键合膜 - Google Patents

载带自动键合膜 Download PDF

Info

Publication number
CN1221310A
CN1221310A CN98125811A CN98125811A CN1221310A CN 1221310 A CN1221310 A CN 1221310A CN 98125811 A CN98125811 A CN 98125811A CN 98125811 A CN98125811 A CN 98125811A CN 1221310 A CN1221310 A CN 1221310A
Authority
CN
China
Prior art keywords
lead
chip
wire
counterdie
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98125811A
Other languages
English (en)
Inventor
方庆一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1221310A publication Critical patent/CN1221310A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

区域TAB膜有在底膜上的多个第一引线和多个第二引线。当芯片固定在TAB膜上时每个第一引线电连接到每个周边电极焊盘,而同时每个第二引线电连接到每个内电极焊盘。在该TAB膜中,第一和第二引线相互交错排列并沿相反方向延伸。实际上,第一引线之间的距离或间隔比传统TAB膜宽。所以,该TAB膜能解决保持封装尺寸不变而增加焊盘数量,从而得到与传统TAB膜相比的低成本封装。

Description

载带自动键合膜
本发明涉及在固定芯片中使用的载带自动键合膜(下面简称为TAB膜)。
已提出封装芯片的各种封装技术。其中，就进行薄封装而论，封装固定在TAB膜上的芯片的TCP(载带式封装)技术优于其它技术。由于TCP的该性能，利用TCP技术制造的封装经常应用于各种器件，例如笔记本式PCs(个人计算机)。
更具体地，在TCP技术中周边TAB膜经常用作TAB膜，因此，使用周边TAB膜的TCP技术也可称为周边TAB技术。在周边TCP技术中，周边TAB膜有底膜，底膜分成用于芯片的芯片固定区和包围芯片固定区的外侧区。特别地，芯片固定区又再分成中心区和位于中心区外侧周边区。
应当注意，周边TAB膜具有形成在周边区上的多个连接点和形成在底膜上并与连接点连接的多个内引线(或内引线)。在此，内引线从连接点向外侧区径向布置，同时内引线的剩余边缘连接到印制电路的端子的凸部或外引线。
在这种情况下，用连接到连接点的芯片的电极焊盘(下面仅称为焊盘)把芯片固定在周边TAB膜上。从上面容易理解，用于周边TAB膜的芯片的电极焊盘仅布置在芯片表面的周边部分上。
然而，当随着半导体技术的进步芯片中集成电路密度变高时，周边TAB技术有将描述的缺陷。
通常要求高密度芯片有大量电极焊盘。考虑此情况，当由周边TAB技术制造这种高密度芯片时，为防止封装尺寸太大，电极焊盘之间的间隔或间距必定变窄。然而使电极焊盘之间的间距变窄受封装工艺和板组装工艺的限制。另一方面，假设各种封装尺寸在焊盘间都有同样的间距。这样，由于电极焊盘的增加，封装尺寸不可避免地变大。
另一方面，目前的趋势是因为由多个这种封装形成的电子装置变小和薄，就要求实现小尺寸和薄厚度的封装。如前所述，周边TAB技术不能满足这些要求。
为满足这些要求，已提出区域TAB技术。区域TAB技术不同于周边TAB技术，并且在区域TAB技术中，焊盘不仅布置在芯片表面的周边区而且布置在其它区，例如位于周边区内的区域。为此目的，区域TAB技术使用区域TAB膜代替上述周边TAB膜，区域TAB膜还有与位于这些其它区上的焊盘相对应的其它连接点。不必说，其它的连接点也连接到其它引线。
根据该技术，不增加封装尺寸并且焊盘之间的间距保持不变，就能从许多电极焊盘中得到许多管脚。
无论如何，当内引线之间的间隔变窄时所有现有技术本身达到了制造TAB膜的极限。这是由于在设计增加焊盘数量的封装时必须有工艺余量。每个这些现有技术的限制也由于引线自由度的降低。强迫超过该极限的尝试导致引线图形的断裂或短路并且生产率减低。
为避免这些技术问题，还提出使用多层金属布线技术的TAB膜。该TAB膜有例如两个金属布线层。
然而包括两个金属布线层的这种TAB膜需要把金属层加入该膜的方法并且由于其结构需要在该膜中形成能孔的另一方法。而且，为使封装尺寸小必须使通孔最小。因此，使用这种多层金属布线技术不可避免地使制造成本变高，因而对消费市场不理想。
因此本发明目的是提供能处理焊盘数量增加而保持封装尺寸的TAB膜，从而获得低成本封装。
本发明的另一目的是提供尺寸小、厚度薄且使用上述TAB膜制造的封装。
随着描述的进行，本发明的其它目的将变得清楚。
根据本发明，封装包括在固定芯片中使用的TAB膜，该TAB膜有底膜、多个周边连接点，多个内连接点，多个第一凸部，多个第一引线。多个第二凸部和多个第二引线。
周边连接点和内连接点全部对应于固定在TAB膜上的芯片的电极焊盘。此外，简略地说，周边连接点和内连接点交替地布置在底膜上。而且，每个周边连接点连接到每个第一引线，每个第一引线从每个周边连接点向芯片区域的外侧径向布置。另一方面，每个内连接点连接到每个第二引线，每个第二引线从每个内连接点向区域内侧布置。
下面将详细描述本发明的TAB膜。
底膜有用于芯片的芯片固定区和包围芯片固定区的外侧区。而且，该芯片固定区分成中心区、位于中心区外侧的周边区和在中心区和周边区之间的中间区。
多个周边连接点形成在周边区上，同时多个内连接点形成在中间区上。而且，周边区连接点和内连接点交替地布置在芯片固定区上。
多个第一凸部中的每个对应于每个周边连接点并且第一凸部都形成在外侧区上。而且，多个第一引线形成在底膜上并且每个第一引线连接在每个周边连接点和每个第一凸部之间。
另一方面，多个第二凸部中的每个对应于每个内电极焊盘并且第二凸部都形成在中心区上。而且，多个第二引线形成在底膜上并且每个第二引线连接在每个内电极焊盘和每个第二凸部之间。
通过此结构，第一引线和第二引线不是并排布置。也就是说，与上述传统技术中引线之间的另一间隔相比，第一引线之间的间隔有两倍宽。此外，第一和第二引线形成在同一平面或层上，即本发明TAB膜只有一个布线层。因此，本发明的TAB膜能解决保持封装尺寸不变而增加焊盘数量，从而得到与上述技术相比的低成本封装。由此，使用TAB膜制造的封装尺寸小且厚度薄。
图1是用于描述本发明TAB膜的基本结构的后视图；
图2是本发明第一实施例的TAB膜的后视图；
图3是在图2中描绘的TAB膜的正视图；
图4是用于说明在图2中描绘的TAB膜的制造工艺中使用的后视图；
图5表示图2所示TAB膜的正视图；
图6是用于描述本发明第二实施例的TAB膜的制造工艺中使用的背视图；
图7是第二实施例的TAB膜的后视图；
图8是使用第二实施例的TAB膜制造的TCP的截面图；
图9是本发明第三实施例的TAB膜的后视图；
图10是图9所示TAB膜的正视图；
图11用于描述本发明第四实施例的TAB膜的制造工艺中使用的后视图；
图12是使用图11所示的TAB膜制造的TCP的截面图；
图13是用于描述本发明TAB膜的另一基本结构的后视图。
参见图1，简略示出本发明TAB膜10的基本结构。有前表面和背表面的TAB膜10用于在前表面上固定半导体芯片。
这里，应当注意，半导体芯片不仅使电极焊盘布置在芯片表面的周边区上而且布置在位于周边区内侧的其它或剩余区上。由此假设芯片与上述区域TAB技术相匹配并因此有形成在芯片周边区上的周边焊盘和形成在其它区上的内焊盘。
在TAB膜10的背或后表面上以下面将详细描述的方式形成引线(60,80)和凸部(50,70)。从图1容易理解，本发明的TAB膜用区域TAB膜来说明。
更具体地，所示的本发明TAB膜10有底膜20，底膜20由绝缘膜构成并有用于芯片的芯片固定区21和围绕芯片固定区21的外侧区23。在图1中，芯片固定区21对应于芯片将固定在其上的区域并精确地定位在将固定芯片的该区域的相反或相对侧上。而且，该芯片固定区21分成中心区25、位于中心区25外侧的周边区27和在中心区25和周边区27之间的中间区29。
TAB膜10还有周边连接点30、内连接点40、第一凸部50、第一引线60、第二凸部70和第二凸部80。它们都形成在底膜20的反或背面上。
详细地，周边连接点30形成在周边区27上，同时内连接点40形成在中间区29上。更精确地说，周边连接点30位于将固定在TAB膜10上的芯片的周边焊盘的周边焊盘区32。另一方面，如图1所示，内连接点40位于芯片的内焊盘的内焊盘区42。而且，周边连接点30和内连接点40交替地布置在芯片固定区上，像棋盘一样。换句话说，每个周边连接点30位于两个相邻的内连接点40之间，如图1所示。
在图1的例子中，点30和40经通孔电连接到分别与点30和40对应的TAB膜10的前表面上的其它点。为便于说明，在TAB膜的背面上的点30和40，位于前表面上并连接到点30和40的其它点以及通孔的结合将分别集中地称为周边连接点和内连接点。
而且，一个第一凸部50对应于一个周边连接点30并位于全部外侧区处。每个第一引线60形成在底膜20上并从每个周边连接点30向外延伸到每个第一凸部50。换句话说，每个第一引线60连接在每个周边连接点30和每个第一凸部50之间。
另一方面，每个第二凸部70对应于每个内连接点40并位于中心区25上。每个第二引线80布置在底膜上并从每个内连接点40向内延伸到每个第二凸部70。换句话说，每个第二引线80连接在每个内连接点40和每个第二凸部70之间。
在上述结构中，第一和第二引线60和80相互交错排列并相反方向内延伸。
实际上，第一引线60之间的距离或间隔基本上等于上述传统技术的距离的两倍。此外，第一和第二引线60和80布线或形成在同一板或层上，而没增加层的面积。换句话说，所示的TAB膜10仅有一个布线层。
因此，本发明的TAB膜能解决保持封装尺寸不变而增加焊盘数量，从而得到与上述传统技术相比的低成本封装。由此，使用TAB膜制造的封装尺寸小且厚度薄。
现在将同制造工艺一起详细地说明第一到第四实施例的TAB膜。
参见图2和3，本发明第一实施例的TAB膜10有图2和3分别所示的背面和前表面。另外，同图1一样，所示的TAB膜10有底膜20、周边连接点30、内连接点40、第一凸部50、第一引线60、第二凸部70和第二引线80。特别应当注意图2和3所示的周边连接点总共等于二十五并且第一凸部50和第一引线60的每个总共也等于二十五。另一方面，内连接点40总共等于十六并且第二凸部70和第二引线80总共也等于十六。
在图2和3所示的第一实施例中，在芯片固定区21的每边处第一引线60从内侧区向外延伸并分别连接在周边连接点30和第一凸部50之间。特别是第一引线60有图2所示的相同形状。
另一方面，在图2中应当注意布置在每个第四线80的第二引线80的形状不同于第二引线的其它线。而且第二凸部70按照4×4的矩阵或阵列形式排列。因此，引线图形中的短路不会出现在中心区。
下面参照图4和5描述的工艺制造有上述结构的TAB膜。
首先，第—和第二引线60和80的引线图形通过使用光刻胶法形成在作为底膜20的绝缘膜上。然后，将用来由金属材料形成通孔的开孔34和44形成在周边焊盘区32和内焊盘区42内的位置上，如图4和5所示。每个位置对应于周边连接点30和内连接点40中的一个。
在形成开孔34和44后，通过使用无电镀覆使每个开孔34和44充满金属材料，因此形成所有通孔。最后，第—和第二凸部50和70形成在上述预定位置上，结果制得根据第一实施例的TAB膜。
参照图6，通过图6说明的工艺制造本发明第二实施例的TAB膜。在本实施例中使用电化学镀覆技术来代替无电镀覆，使开孔充满金属材料。
更具体地说，首先，第—和第二引线60和80以及多余或牺牲引线36的引线图形形成在作为底膜20的绝缘膜的背面上，如图6所示。这些引线图形在芯片固定区21的中心部分处连接或电连接在一起。在第一和第二引线60和80上分别形成第一和第二凸部。而且开孔34和44形成在周边焊盘区32和内焊盘区内的预定位置，如图6所示。
此后，以牺牲引线36牺牲进行电化学镀覆使开孔34和44充满金属材料。最后，通过进行选择性的化学蚀刻除去如牺牲引线36这样的额外或多余的引线图形。结果，所有的第二凸部70相互电断开。此工艺制造本发明第二实施例的TAB膜是有效的，如图7所示。
参见图8，绘出了TCP的截面图。该TCP由使用图7所示的TAB膜制造并支持半导体芯片52。
更详细地说，半导体芯片52有对应于周边连接点30或内连接点40的电极焊盘54并固定在TAB膜的前表面上。在所示的例子中，半导体芯片52通过粘合层56粘结在底膜20(TAB膜)的前表面上。因此，用与第一和第二凸部50或70中的一个电连接的每个电极焊盘把半导体芯片52固定到TAB膜。在这种情况下，半导体芯片52由模压树脂62涂覆或封装，而且底膜20(TAB膜)的背表面由保护层58覆盖。这样，得到第二实施例的TCP。
参照图9和10，本发明第三实施例的TAB膜有分别在图9和10所示的背表面和前表面，并且除周边连接点30和内连接点40没在图9和10两个中绘出外结构上大致类似于第一实施例的TAB膜。
与第一实施例相比，第三实施例的TAB膜有下述特征。在该实施例中，第一和第二引线60和80形成在底膜20上并分别跨越周边焊盘区36和内焊盘区46。而且，周边焊盘区36和内焊盘区46两个都开孔，如图9和10所示。
如下面所述，由于本实施例的制造TAB膜10的方法导致这些区别特征出现。
首先，该方法包括在绝缘膜上的周边和内焊盘区36和46开孔从而获得底膜20的方法。然后，多个箔粘结在底膜上作为布线层，而且用光刻胶技术蚀刻每个箔中不必要的部分以形成有上述形状的第一和第二引线60和80。接着，通过使用无电镀覆把周边和内焊盘区36和46的开孔充满金属材料，由此形成能孔。最后，第一和第二凸部50和70分别形成在第一和第二引线60和80的边缘。由此得到第三实施例的TAB膜。
参照图11，示出在根据本发明第四实施例的制造TAB膜的方法中包括的工艺。从图11容易理解，以结合第二和第三实施例所述的方式制造本实施例的TAB膜10。即，在该实施例中，使用电化学镀覆技术来把金属材料充满底膜的开孔中。
更详细地，首先，周边和内焊盘区36和46的开孔形成在绝缘膜上以得到底膜20。然后，多个箔粘结在底膜20上作为布线层，而且通过光刻胶技术蚀刻每个箔中不必要的部分来形成第一和第二引线60和80以及牺牲引线36，如图11所示。接着，如图11所示，第一和第二凸部50和70分别形成在第一和第二引线60和80上。
此后，以牺牲引线牺牲进行电化学镀覆使金属材料充满周边和内焊盘区34和44的开孔。最后，通过绕芯片固定区21的中心冲孔来除去如牺牲引线36的额外引线图形。结果，所有第二凸部70相互电断开。该方法制造本发明第四实施例的TAB膜是有效的。参照图12，描绘TCP的截面图。该TCP通过使用第四实施例的TAB膜制造并支持半导体芯片52。
更详细地，半导体芯片52有与周边连接点30或内连接点40相对应的电极焊盘54并固定在TAB膜的前表面上。在所示的例子中，半导体芯片52由模压树脂涂覆或封装，而且特别是绕冲孔的底膜20(TAB膜)的背面由密封树脂64密封。因此，用与第一和第二凸部50或70中的一个电连接的每个电极焊盘54把半导体芯片52固定到TAB膜。这样，得到第四实施例的TCP。
上面仅描述了区域TAB膜。然而，本发明的概念也能应用于周边TAB膜技术。此后，将说明该情况的TAB膜。
参照图13，简略示出本发明另一TAB膜110的基本结构。该TAB膜110在其前面上用于固定半导体芯片，该芯片有布置在芯片表面的周边区上的电极焊盘。因此，该芯片用于上述周边TAB技术，即焊盘形成在芯片的周边区上。在TAB膜110的背面上形成引线(160,180)和凸部(150,170)，后面将详细描述。
更详细地，本发明的TAB膜110有由绝缘膜构成的底膜120。底膜120分成用于芯片的芯片固定区121和围绕芯片固定区121的外侧区123。该芯片固定区121对应于将在其上固定芯片的一个区域，精确地，在图13中是将固定芯片的该区域的相反侧。该芯片固定区又分成中心区125和位于中心区125外侧的周边区127。
该TAB膜110也有第一连接点130、第二连接点140、第一凸部150、第一引线160、第二凸部170和第二凸部180。它们都形成在底膜120的相反侧上。
更详细地，所有第一和第二连接点130和140交替地布置在周边区127上。在图13的例子中，第一和第二连接点130和140通过通孔分别与对应于点130和140的TAB膜110前表面上的其它点电连接。为便于说明，TAB膜110背面上的点130和140，位于前表面上的其它点以及通孔的结合分别集中地称为第一和第二连接点130和140。
而且，每个第一凸部150对应于每个第一连接点130并且所有第一凸部150形成在外侧区123上。每个第一引线160形成在底膜120上并从每个第一连接点130向每个第一凸部150延伸，即每个第一引线160连接在每个第一连接点130和每个第一凸部150之间。
另一方面，每个第二凸部170对应于每个第二连接点140并目所有第二凸部170形成在中心区125上。每个第二引线180形成在底膜120上并从每个第二连接点向每个第二凸部170延伸，即每个第二引线180连接在每个第二连接点140和每个第二凸部170之间。
在上述结构中，第一和第二引线160和180相互交错排列并在相反方向上延伸。
实际上，在第一引线160之间的距离或间隔基本上等于上述传统技术的距离的两倍。此外，第一和第二引线160和180布线或形成在同一板或层上，而不增加层的面积。换句话说，所示的TAB膜110只有一个布线层。
结果，本发明的TAB膜110也能解决保持封装尺寸不变而增加焊盘数量，从而得到与上述传统技术相比的低成本封装。结果，使用TAB膜110制造的封装尺寸小且厚度薄。

Claims (9)

1．—种在固定芯片中使用的载带自动键合(TAB)膜，包括：
底膜，该底膜有用于芯片的芯片固定区和包围该芯片固定区的外侧区，所述芯片固定区分成中心区、位于所述中心区外侧的周边区和在所述中心区和所述周边区之间的中间区；
形成在所述周边区上的多个周边连接点；
形成在所述中间区上的多个内连接点，所述周边区连接点和所述内连接点交替地布置在所述芯片固定区上；
多个第一凸部，它的每个对应于每个所述周边连接点并且都形成在所述外侧区上；
多个第一引线，它们形成在底膜上并且每个第一引线连接在每个周边连接点和每个第一凸部之间；
多个第二凸部，它的每个对应于每个所述内电极焊盘并且第二凸部都形成在所述中心区上；以及
形成在底膜上的多个第二引线，每个第二引线连接在每个内电极焊盘和每个第二凸部之间。
2．如权利要求1所述的载带自动键合(TAB)膜，其特征在于所述多个第二凸部以阵列形式排列。
3．—种在固定芯片中使用的载带自动键合(TAB)膜，包括：
底膜，该底膜有用于芯片的芯片固定区和包围该芯片固定区的外侧区，所述芯片固定区分成中心区和位于所述中心区外侧的周边区；
形成在所述周边区上的多个第一连接点；
形成在所述周边区上的多个第二连接点，所述第一和第二连接点交暬地布置在所述芯片固定区上；
多个第一凸部，它的每个对应于每个所述第一连接点并且都形成在所述外侧区上；
多个第一引线，它的每个形成在底膜上并且每个第一引线连接在每个第一连接点和每个第一凸部之间；
多个第二凸部，它的每个对应于每个所述第二连接点并且第二凸部都形成在所述中心区上；以及
形成在底膜上的多个第二引线，每个第二引线连接在每个第二连接点和每个第二凸部之间。
4．在固定芯片中使用的载带自动键合(TAB)膜的制备方法，该芯片有交替地布置在该芯片表面上的多个第一电极焊盘和多个第二电极焊盘，所述的制造TAB膜的方法包括步骤：
制备作为底膜的绝缘膜，该底膜底膜有用于芯片的芯片固定区和包围该芯片固定区的外侧区；
在所述底膜上形成第一和第二引线的引线图形，第一和第二引线相互交错排列并从与所述第一和第二电极焊盘相对应的第一和第二位置分别沿相反方向延伸；
在所述第一和所述第二位置上形成开孔；
通过使用无电镀覆使所述开孔充满金属材料以形成通孔，每个通孔电连接到所述第一和第二引线中的每个；
在所述外侧区内的所述第一引线上形成第一凸部；以及
在所述芯片固定区内的所述第二引线上形成第二凸部。
5．在固定芯片中使用的载带自动键合(TAB)膜的制备方法，该芯片有交替地布置在该芯片表面上的多个第一电极焊盘和多个第二电极焊盘，所述的制造TAB膜的方法包括步骤：
制备作为底膜的绝缘膜，该底膜底膜有用于芯片的芯片固定区和包围该芯片固定区的外侧区；
在所述底膜上形成第一和第二引线以及牺牲引线的引线图形，第一和第二引线相互交错排列并从与所述第一和第二电极焊盘相对应的第一和第二位置分别沿相反方向延伸；
在所述外侧区内的所述第一引线上形成第一凸部；
在所述芯片固定区内的所述第二引线上形成第二凸部；
在所述第一和所述第二位置上形成开孔；以及
以牺牲所述牺牲引线进行电化学镀覆使所述开孔充满金属材料以形成通孔，每个通孔电连接到所述第一和第二引线中的每个。
6．如权利要求5所述的方法，其特征在于还包括步骤：
在进行电化学镀覆步骤后除去所述牺牲引线。
7．在固定芯片中使用的载带自动键合(TAB)膜的制备方法，该芯片有交替地布置在该芯片表面上的多个第一电极焊盘和多个第二电极焊盘，所述的制造TAB膜的方法包括步骤：
制备作为底膜的绝缘膜，该底膜底膜有用于芯片的芯片固定区和包围该芯片固定区的外侧区；
在与所述第一和第二电极焊盘相对应的所述底膜的第一和第二位置上分别形成开孔；
在所述底膜上粘结多个箔；
蚀刻每个所述多个箔的不必要部分形成第一和第二引线，第一和第二引线相互交错排列并从所述第一和第二位置分别沿相反方向延伸；
通过使用无电镀覆使所述开孔充满金属材料以形成通孔，每个通孔电连接到所述第—和第二引线中的每个；
在所述外侧区内的所述第一引线上形成第一凸部；以及
在所述芯片固定区内的所述第二引线上形成第二凸部。
8．在固定芯片中使用的载带自动键合(TAB)膜的制备方法，该芯片有交替地布置在该芯片表面上的多个第一电极焊盘和多个第二电极焊盘，所述的制造TAB膜的方法包括步骤：
制备作为底膜的绝缘膜，该底膜底膜有用于芯片的芯片固定区和包围该芯片固定区的外侧区；
在与所述第一和第二电极焊盘相对应的所述底膜的第一和第二位置上分别形成开孔；
在所述底膜上粘结多个箔；
蚀刻每个所述多个箔的不必要部分形成第—和第二引线和牺牲引线，所述第一和第二引线相互交错排列并从所述第一和第二位置分别沿相反方向延伸；
在所述外侧区内的所述第一引线上形成第一凸部；
在所述芯片固定区内的所述第二引线上形成第二凸部；以及
以牺牲所述牺牲引线进行电化学镀覆使所述开孔充满金属材料以形成通孔，每个通孔电连接到所述第一和第二引线中的每个。
9．如权利要求8所述的方法，其特征在于还包括步骤：
在进行电化学镀覆步骤后除去所述牺牲引线。
CN98125811A 1997-11-27 1998-11-27 载带自动键合膜 Pending CN1221310A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP325519/97 1997-11-27
JP9325519A JP3042613B2 (ja) 1997-11-27 1997-11-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN1221310A true CN1221310A (zh) 1999-06-30

Family

ID=18177790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98125811A Pending CN1221310A (zh) 1997-11-27 1998-11-27 载带自动键合膜

Country Status (5)

Country Link
US (1) US6114754A (zh)
JP (1) JP3042613B2 (zh)
KR (1) KR19990045613A (zh)
CN (1) CN1221310A (zh)
TW (1) TW405193B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302531C (zh) * 2002-10-08 2007-02-28 日东电工株式会社 用于载带自动焊的载带
CN101211911B (zh) * 2006-12-28 2011-02-09 松下电器产业株式会社 半导体集成电路装置
CN1801486B (zh) * 2004-11-23 2012-01-18 国际商业机器公司 用于电子封装的直通晶片连接的大表面积铝焊接垫
CN105093728A (zh) * 2015-07-10 2015-11-25 武汉华星光电技术有限公司 一种驱动电路及液晶显示面板
CN104157595B (zh) * 2014-07-10 2016-11-02 中南大学 基于电化学生长的微电子封装引线互连方法与装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837153A (en) * 1997-01-15 1998-11-17 Kawan; Joseph C. Method and system for creating and using a logotype contact module with a smart card
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
KR20020065705A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
TW201023314A (en) * 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
US9913376B2 (en) 2016-05-04 2018-03-06 Northrop Grumman Systems Corporation Bridging electronic inter-connector and corresponding connection method
KR102508527B1 (ko) 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
US5473190A (en) * 1993-12-14 1995-12-05 Intel Corporation Tab tape

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302531C (zh) * 2002-10-08 2007-02-28 日东电工株式会社 用于载带自动焊的载带
CN1801486B (zh) * 2004-11-23 2012-01-18 国际商业机器公司 用于电子封装的直通晶片连接的大表面积铝焊接垫
CN101211911B (zh) * 2006-12-28 2011-02-09 松下电器产业株式会社 半导体集成电路装置
CN104157595B (zh) * 2014-07-10 2016-11-02 中南大学 基于电化学生长的微电子封装引线互连方法与装置
CN105093728A (zh) * 2015-07-10 2015-11-25 武汉华星光电技术有限公司 一种驱动电路及液晶显示面板

Also Published As

Publication number Publication date
KR19990045613A (ko) 1999-06-25
JP3042613B2 (ja) 2000-05-15
JPH11163040A (ja) 1999-06-18
US6114754A (en) 2000-09-05
TW405193B (en) 2000-09-11

Similar Documents

Publication Publication Date Title
CN1063579C (zh) 半导体装置
CN1099711C (zh) 半导体器件及其制造方法
CN1052340C (zh) 塑料模制的具有小平直度偏差引线的集成电路组件
CN1093318C (zh) 半导体装置及其制造方法
US6057601A (en) Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
US5901050A (en) Wired base plate and package for electronic parts
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
TWI538071B (zh) 具連接結構之積體電路封裝系統及其製造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
CN1343007A (zh) 半导体装置及其制造方法,电路基板及电子设备
CN1221310A (zh) 载带自动键合膜
CN1481019A (zh) 引线框架及其制造方法
CN1521842A (zh) 电子部件的安装体及其制造方法
CN1607663A (zh) 带式电路衬底及使用该衬底的半导体芯片封装
CN1577840A (zh) 半导体器件的堆叠封装
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1206729C (zh) 半导体装置及其制造方法、电路板和电子仪器
KR100326834B1 (ko) 와이어본딩반도체장치및반도체패키지
CN1125368C (zh) 液晶显示装置中安装半导体装置的安装构造和半导体装置
CN1705085A (zh) 电路装置的制造方法
CN1909225A (zh) 半导体装置及半导体芯片
CN1324668C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication