TWI538071B - 具連接結構之積體電路封裝系統及其製造方法 - Google Patents

具連接結構之積體電路封裝系統及其製造方法 Download PDF

Info

Publication number
TWI538071B
TWI538071B TW100141974A TW100141974A TWI538071B TW I538071 B TWI538071 B TW I538071B TW 100141974 A TW100141974 A TW 100141974A TW 100141974 A TW100141974 A TW 100141974A TW I538071 B TWI538071 B TW I538071B
Authority
TW
Taiwan
Prior art keywords
package
integrated circuit
substrate
post
solder
Prior art date
Application number
TW100141974A
Other languages
English (en)
Other versions
TW201230220A (en
Inventor
金永澈
李慶勳
朴晟源
張氣連
李在賢
梁惪景
尹仁相
朴聖恩
Original Assignee
星科金朋有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 星科金朋有限公司 filed Critical 星科金朋有限公司
Publication of TW201230220A publication Critical patent/TW201230220A/zh
Application granted granted Critical
Publication of TWI538071B publication Critical patent/TWI538071B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

具連接結構之積體電路封裝系統及其製造方法 [交叉參照]
本發明專利申請案係主張於2010年11月16日申請之美國專利臨時申請案第61/414,419號的優先權，於此併入該專利申請案所揭露之內容以資參考。
本發明係有關於一種積體電路封裝系統，具體而言，本發明係有關於一種具有連接結構之系統。
電子產品已成為我們日常生活中不可或缺的一部分。如果不增加新的功能、更快的速度、更多的資料、改進可攜性等等的期望以符合日常生活的需求。這些需求將推動電子技術的發展，在不斷增加的產品類別如手機、音樂播放器、電視及汽車，使其能縮小體積、提高實用性、以及增加積體電路裝置的性能。
組件如半導體電路、電晶體、二極體及其他電子裝置之封裝必須具有更多的功能及連接，亦變得越來越小及越來越薄。在封裝組件中，以可靠的方式堆疊更多的組件之需求將影響製造流程。
因此，在堆疊封裝時仍然需要更可靠的連接。鑑於原材料的價格上漲及連接的尺寸縮小，對於這些問題尋求解決方案是極關鍵性的。鑑於日益增加的商業競爭壓力，並隨著越來越高的消費者期望，且在市場中對於有意義的產品差異化的機會逐漸減少，對於這些問題尋求解決方案極為重要。此外，降低成本、提高效率及性能、以及滿足競爭壓力之需求來增加更大的緊迫性，用以尋求這些問題的解決方案極為重要。
如何克服上述該些問題已為人們長期尋求，但先前的發展並未教示或建議任何的解决方案。因此，本領域熟悉此技藝之人士對於尋求該些問題的解决方法已長期困擾。
本發明提供一種積體電路封裝系統之製造方法，係包括：提供基板；附加連接柱至該基板，該連接柱具有柱頂部及柱側；在該基板上安裝積體電路晶粒，該積體電路晶粒具有上晶粒表面；以及在該基板、該連接柱及該積體電路晶粒上形成封裝體。
本發明提供一種積體電路封裝系統，係包括：基板；在該基板上的連接柱，該連接柱具有柱頂部及柱側；在該基板上的積體電路晶粒，該積體電路晶粒具有上晶粒表面；以及在該基板、該連接柱及該積體電路晶粒上的封裝體。
除了以上所述之外或替代以上所述，本發明某些實施例具有其他步驟或元件，藉由閱讀以下詳細說明及參考附圖後，對本領域熟悉此技藝之人士而言，會認為該步驟或元件是顯而易見。
以下實施例將以足夠詳細之說明以使本領域熟悉此技藝之人士能完成及使用本發明。應該瞭解，其它實施例依據本發明之揭露會是明顯的，而且系統、製程或機械上的變化可在不悖離本發明之範疇下進行。
在以下的說明中，將給予許多特定的細節以提供全然瞭解本發明。然而，很顯然地，本發明亦可在無這些特定細節之情況下加以施行。為了避免混淆本發明，一些已知的電路、系統組態及程序步驟將不再詳盡的揭露。
顯示該裝置之實施例的圖式係部分概略的(semi-diagrammatic)且非按比例繪製的，以及特別是一些尺寸係為了清晰呈現而誇大顯示於該等圖式中。同樣地，雖然該等圖式中的圖為了容易描述起見大致顯示類似的方向，惟該等圖式中的描繪大部分係隨意的(arbitrary)。一般而言，本發明可以任何方向來操作。
揭露及描述多數個實施例的某些共同特徵，用以清楚及容易說明、描述及理解，通常相似及相同的特徵將以相同附圖標記來描述。為了便於描述，實施例是以第一實施例、第二實施例等予以編號，並非用以呈現其他意義或用以限定本發明。
為說明的目的，如用於本說明書中的用語“水平(horizontal)”係定義為平行於本發明集成電路的平面或表面，而與其方向無關。用語“垂直(vertical)”是指與前項所定義的水平面垂直的方向。其它用語諸如“在…上方(above)”、“在…下方(below)”、“底部(bottom)”、“頂部(top)”、“側(side)”(如“側壁(sidewall)”)、“較高”、“較低”、“上面(upper)”、“在…之上(over)”、以及“在…之下(under)”等用語均相對於水平面來定義。
用語“上(on)”是指在組件間有直接接觸者。用語“積體電路晶粒”定義為在一側面上具有主動電路之半導體基板。
此處使用的用語“處理(processing)”是形成所述結構時所需步驟，係包括：材料或光阻(photoresist)的沉積、圖案化、曝光、顯影、蝕刻、清理(cleaning)及/或該材料或光阻的移除。
現在參照第1圖，係顯示本發明第一實施例之積體電路封裝系統100之仰視圖。該積體電路封裝系統100顯示具有基板102及外部互連104。該基板102定義為包含導電軌跡(conductive trace)及接觸之結構。例如，該基板102可為層疊(laminate)基板、陶瓷基板、或一些其他用於信號重新分布的層疊狀(laminated)結構。該外部互連104可附加到該基板102的系統側。
該外部互連104定義為介面連接件。例如，該外部互連104可為銲球、銲料凸塊、柱狀凸塊、導電支柱、或其他導電結構。
現在參照第2圖，係顯示沿著第1圖剖面線(section line)2-2的積體電路封裝系統之剖視圖。舉例而言，積體電路封裝系統100顯示具有積體電路晶粒206、連接柱208、封裝體210、基板102及外部互連104。
該積體電路晶粒206可安裝在該基板102上及通過內部互連212連接到該基板102。例如，該積體電路晶粒206可為覆晶接合(Flip Chip)、銲線(Wire Bonding)、或其他晶片類型。該積體電路晶粒206可包括上晶粒表面214，該上晶粒表面214定義為積體電路晶粒206之非作用表面。該積體電路晶粒206可具有相對於該上晶粒表面214的作用側(active side)216。該作用側216定義為在積體電路晶粒206上製造具有主動電路的積體電路晶粒206之側。
該內部互連212定義為電性連接件。例如，該內部互連212可為銲球、銲料凸塊、或導電柱。
該內部互連212可在該積體電路晶粒206及該基板102之上及之間。在此實例中，該內部互連212亦可在該基板102之上支撐該積體電路晶粒206。
該連接柱208可在該積體電路晶粒206周圍附加該基板102。該連接柱208定義為固體連接結構，其係進一步執行支撐功能。例如，該連接柱208可為柱、支柱、圓柱體、或其他預先形成的導電支撐結構。例如，該連接柱208可以保護塗層(未顯示)覆蓋，以防止該連接柱208氧化或腐蝕。該保護塗層可為不容易氧化的材料，例如，如在金層之下的鎳層。
該連接柱208可具有柱頂部218及柱側220。該柱頂部218定義為相對於該基板102的連接柱208之表面。例如，該柱頂部218可為平坦的表面。該柱側220定義為該連接柱208之非水平表面。例如，該柱側220可自該基板102頂部延伸至該柱頂部218。該保護塗層可以在該連接柱208的柱頂部218上。
舉例而言，在該基板102上可有多數個連接柱208。複數個連接柱208可在陣列中，且彼此相互均勻地間隔。該連接柱208可相鄰於該積體電路晶粒206以及在其周圍。該連接柱208的柱頂部218可低於該積體電路晶粒206的上晶粒表面214。舉例而言，該連接柱208的柱頂部218可相互共面。舉例而言，該連接柱208可藉由該封裝體210分離。
該封裝體210定義為從外部環境提供真空密封保護組件的蓋體。例如，該封裝體210可為薄膜輔助成型、封膠、可模壓底部填充、封裝、或其他防護模壓，並且可以保護敏感組件免受濕氣、灰塵及其他污染物。該封裝體210可在該基板102、該積體電路晶粒206及該連接柱208上模壓。
該封裝體210可包括上面頂部封裝表面222及下面頂部封裝表面224。該積體電路晶粒206可從該上面頂部封裝表面222曝露。該上面頂部封裝表面222可與該上晶粒表面214共面。該下面頂部封裝表面224可與該柱頂部218共面。該封裝體210的側面可以是平面以及與該基板102的側面共面。
在此實例中，該封裝體210可以梯階式模(未顯示)來模壓。該梯階式模可造成該封裝體210具有兩階形狀，舉例而言，較高階圍繞該積體電路晶粒206，較低階圍繞該連接柱208。兩階之間的轉換可在一個角度，使該積體電路晶粒206周圍的封裝體210底部比頂部寬。該兩階形狀可製造該上面頂部封裝表面222及該下面頂部封裝表面224。
已經發現，在該連接柱208的柱頂部218上具有保護塗層，可允許如更精細的間距在該柱頂部218之間。例如，因為銲料只被該柱頂部218的保護塗層吸引，藉由銲料橋接短路的機率降至最低。
亦已經發現，自該封裝體210曝露的上晶粒表面214可以較薄的剖面使其封裝製造。例如，由於該封裝體210不延伸至該上晶粒表面214以上，該積體電路封裝系統100之垂直高度可減至最低。
已經發現，模壓該封裝體210前，藉由在該基板102上附加該連接柱208，可降低製造成本。例如，因為模壓該封裝體210前附加該連接柱208，所以可移除一些封裝體210之製程如可避免雷射剝離以及簡化製造製程。
亦已經發現，該封裝體210藉由使用可模壓底部填充，可降低成本及製造的複雜性。例如，因為可模壓底部填充為液體，足以在該積體電路晶粒206之下流動，不像一些其他種類的封裝，底部填充步驟可結合封裝步驟、節省時間、排除複雜性、以及節省材料成本。
亦已經發現，藉由使用該連接柱208為在該基板102上作為接觸墊之延伸，而不是銲球，可以達到更高的可靠性。例如，可跳過額外的回流步驟，因為該連接柱208可作為連接而不需要回流。
現在參照第3圖，係顯示在該積體電路封裝系統100製造步驟的基板102之仰視圖。顯示具有接觸的基板102用於附加至第1圖的外部互連104之後。
為了便於說明，以均勻的、全矩陣的模式顯示具有接觸的基板102，雖然可以了解，該基板102可不同。例如，該基板102可具有以非完全填滿的矩陣模式的接觸，只有沿著該基板102的周邊，或隨機分布。
現在參照第4圖，係顯示沿著第3圖之剖面線4-4的基板之剖視圖。顯示具有連接柱208的基板102附加於該基板102。在此製造步驟中顯示該連接柱208具有曝露之柱頂部218及柱側220。
現在參照第5圖，係顯示在該基板102上安裝該積體電路晶粒206的第4圖之結構。顯示該積體電路晶粒206以內部互連212附加於該基板102。舉例而言，該積體電路晶粒206可安裝在基板102中心的連接柱208之間。該上晶粒表面214可高於該柱頂部218。
現在參照第6圖，係顯示形成該封裝體210的第5圖之結構。顯示該封裝體210在該積體電路晶粒206及該連接柱208上模壓，由該模具626及該輔助膜628形成該封裝體210的形狀。模壓該封裝體210之後但移除該模具626及該輔助膜628之前顯示該模具626及該輔助膜628。
該輔助膜628定義為符合底層結構之薄再生膜。例如，該輔助膜628可為變形的密封膜、粘著膜、或其他在模具626上的保護膜。在此實例中，該模具626具有梯階式形狀，以便形成具有兩階形狀之封裝體210。兩階形狀可造成上面頂部封裝表面222及下面頂部封裝表面224。
該模具626及該輔助膜628可以不同的方式來控制該封裝體210的形狀。例如，該模具626及該輔助膜628在模壓該封裝體210前可直接定位於該上晶粒表面214及該柱頂部218上。該封裝體210可覆蓋所有其他積體電路晶粒206及連接柱208如柱側220的表面。移除該模具626及該輔助膜628之後，該上晶粒表面214及該柱頂部218可從該封裝體210曝露出來。
該上面頂部封裝表面222及該下面頂部封裝表面224可具有該輔助膜628的物理特性。例如，因為形成該封裝體210的製程中，該輔助膜628變平坦，該輔助膜628可造成該上面頂部封裝表面222比單獨使用該模具626平滑。因為該輔助膜628的柔軟度，使用該輔助膜628可使該柱頂部218及上晶粒表面214為無瑕疵表面。該輔助膜628亦可使該柱頂部218及上晶粒表面214無塑模毛邊(free of mold flash)，因為針對模壓化合物不必要的流出(bleeding)，該輔助膜628形成密封。
為了便於說明，該模具626描述為具有梯階式形狀，但可以了解，該模具626復可為其他形狀。例如，該模具626可以是完全平面，造成該封裝體210具有平面頂部表面。該模具626及該輔助膜628可定義為平面的表面，以便該封裝體210的頂部表面、該上晶粒表面214及該柱頂部218可以都共面。
已經發現，形成該封裝體210時，該輔助膜628的使用可有助於防止該積體電路晶粒206損壞。例如，由於該輔助膜628可吸收一些從該模具626的壓力，在該積體電路晶粒206上按下時，可降低該積體電路晶粒206之層間介電質之裂縫的發生，以及可提高該積體電路晶粒206之可靠性。
現在參照第7圖，係顯示本發明第二實施例，沿著第1圖之剖面線2-2，且藉由第1圖的仰視圖為例的積體電路封裝系統700之剖視圖。例如，顯示該積體電路封裝系統700具有基板702、外部互連704、積體電路晶粒706、連接柱708及封裝體710。
該基板702定義為含有導電軌跡及接觸的結構。例如，該基板702可為層壓基板、陶瓷基板，或其他一些用於信號重新分布的層狀結構。該外部互連704可以附加到基板702的系統側。
該外部互連704定義為介面連接。例如，該外部互連704可為銲球、銲料凸塊、螺柱凸塊、導電支柱、或其他導電結構。
該積體電路晶粒706可安裝在該基板702上及藉由該內部互連712連接該基板702。例如，該積體電路晶粒706可為覆晶接合、銲線、或其他類型的技術。該積體電路晶粒706可包括上晶粒表面714。該上晶粒表面714定義為該積體電路晶粒706之非活性表面。該積體電路晶粒706可具有相對於該上晶粒表面714的作用側716。該作用側716定義為在該積體電路晶粒706上製造具有主動電路的積體電路晶粒706之側。
該內部互連712定義為電性連接件。例如，該內部互連712可為銲球、銲料凸塊、或導電柱。
該內部互連712可在該積體電路晶粒706及該基板702之上及之間。在此實例中，該內部互連712亦可以在該基板702之上支撐該積體電路晶粒706。
該連接柱708可在該積體電路晶粒706周圍附加該基板702。該連接柱708定義為固體連接結構，其係進一步執行支撐功能。例如，該連接柱708可為柱、支柱、圓柱體、或其他預先形成的導電支撐結構。例如，該連接柱708可以保護塗層(未顯示)覆蓋，以防止該連接柱708氧化或腐蝕。保護塗層可為不容易氧化的材料，例如，如金層之下之鎳層。
該連接柱708可具有柱頂部718及柱側720。該柱頂部718定義為相對於該基板702的連接柱708的表面。例如，該柱頂部718可為平坦的表面。該柱側720定義為該連接柱708之非水平表面。例如，該柱側720可自該基板702頂部延伸至該柱頂部718。該保護塗層可以在該連接柱708的柱頂部718。
舉例而言，在該基板702上可有多數個之連接柱708。複數個連接柱708可在陣列中，且彼此相互均勻地間隔。該連接柱708可相鄰於該積體電路晶粒706及在其周圍。該連接柱708的柱頂部718可低於該積體電路晶粒706的上晶粒表面714。舉例而言，該連接柱708的柱頂部718可相互共面。舉例而言，該連接柱708可藉由該封裝體710分離。
該封裝體710定義為從外部環境提供真空密封保護組件的蓋體。例如，該封裝體710可為薄膜輔助成型、封膠、可模壓底部填充、封裝、或其他防護模壓，並且可以保護敏感組件免受濕氣、灰塵及其他污染物。該封裝體710可在該基板702、該積體電路晶粒706及該連接柱708上模壓。
該封裝體710可包括上面頂部封裝表面722及下面頂部封裝表面724。該積體電路晶粒706可從該上面頂部封裝表面722曝露。該上面頂部封裝表面722可與該上晶粒表面714共面。該下面頂部封裝表面724可低於該柱頂部718，使該柱頂部718及部分的柱側720可曝露於該下面頂部封裝表面724上。該封裝體710的側面可以是平面以及與該基板702之側面共面。
在此實例中，該封裝體710可以梯階式模(未顯示)來模壓。該梯階式模可造成該封裝體710具有兩階形狀，舉例而言，較高階圍繞該積體電路晶粒706，較低階圍繞該連接柱708。兩階之間的轉換可在一個角度，使該積體電路晶粒706周圍的封裝體710底部比頂部寬。兩階形狀可製造該上面頂部封裝表面722及該下面頂部封裝表面724。
已經發現，在該連接柱708的柱頂部718上具有保護塗層，可允許如更精細的間距在該柱頂部718之間。例如，因為銲料只被該柱頂部718的保護塗層吸引，藉由銲料橋接短路的機率降至最低。
亦已經發現，自封裝體710曝露的上晶粒表面714可以較薄的剖面使其封裝製造。例如，由於該封裝體710不延伸該上晶粒表面714以上，該積體電路封裝系統100之垂直高度可減至最低。
已經發現，模壓該封裝體710前，藉由在該基板702上附加該連接柱708，可降低製造成本。例如，因為模壓該封裝體710前附加該連接柱708，所以可移除一些封裝體710之製程如可避免雷射剝離就以及簡化製造製程。
亦已經發現，該封裝體710藉由使用可模壓底部填充，可降低成本及製造的複雜性。例如，因為可模壓底部填充為液體，足以在積體電路晶粒706之下流動，不像一些其他種類的封裝，底部填充步驟可以結合封裝步驟、節省時間、排除複雜性、以及節省材料成本。
亦已經發現，藉由使用該連接柱708為在該基板702上作為接觸墊之延伸，而不是銲球，可以達到更高的可靠性。例如，可跳過額外的回流步驟，因為該連接柱708可作為連接而不需要回流。
現在參照第8圖，係顯示在本發明第三實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統800之剖視圖。例如，顯示該積體電路封裝系統800具有基板802、外部互連804、積體電路晶粒806、連接柱808及封裝體810。
該基板802定義為含有導電軌跡及接觸的結構。例如，該基板802可為層壓基板、陶瓷基板、或其他一些用於信號重新分布的層狀結構。該外部互連804可以附加到該基板802的系統側。
該外部互連804定義為介面連接。例如，該外部互連804可為銲球、銲料凸塊、螺柱凸塊、導電支柱、或其他導電結構。
該積體電路晶粒806可安裝在該基板802上及藉由該內部互連812連接該基板802。例如，該積體電路晶粒806可為覆晶接合、銲線、或其他類型的技術。該積體電路晶粒806可以包括上晶粒表面814。該上晶粒表面814定義為該積體電路晶粒806之非活性表面。該積體電路晶粒806可具有相對於該上晶粒表面814的作用側816。該作用側816定義為在該積體電路晶粒806上製造具有主動電路的積體電路晶粒806之側。
該內部互連812定義為電性連接件。例如，該內部互連812可為銲球、銲料凸塊、或導電柱。
該內部互連812可在該積體電路晶粒806及該基板802之上及之間。在這實例中，該內部互連812亦可以在該基板802之上支撐該積體電路晶粒806。
該連接柱808可在該積體電路晶粒806周圍附加該基板802。該連接柱808定義為固體連接結構，其係進一步執行支撐功能。例如，該連接柱808可為柱、支柱、圓柱體、或其他預先形成的導電支撐結構。例如，該連接柱808可以保護塗層(未顯示)覆蓋，以防止該連接柱808氧化或腐蝕。保護塗層可為不容易氧化的材料，例如，如在金層之下之鎳層。
該連接柱808可以有柱頂部818及柱側820。該柱頂部818定義為相對於該基板802的連接柱808的表面。例如，該柱頂部818可為平坦的表面。該柱側820定義為該連接柱808之非水平表面。例如，該柱側820可自該基板802頂部延伸至該柱頂部818。該保護塗層可以在該連接柱808的柱頂部818。
舉例而言，在該基板802上可有多數個連接柱808。複數個連接柱808可在陣列中，且彼此相互均勻地間隔。該連接柱808可相鄰於該積體電路晶粒806及在其周圍。該連接柱808的柱頂部818可低於該積體電路晶粒806的上晶粒表面814。舉例而言，該連接柱808的柱頂部818可相互共面。舉例而言，該連接柱808可藉由該封裝體810分離。
該封裝體810定義為從外部環境提供真空密封保護組件的蓋體。例如，該封裝體810可為薄膜輔助成型、封膠、可模壓底部填充、封裝、或其他防護模壓，並且可以保護敏感組件免受濕氣、灰塵及其他污染物。該封裝體810可在該基板802、該積體電路晶粒806及該連接柱808上模壓。
該封裝體810可包括上面頂部封裝表面822及下面頂部封裝表面824。該積體電路晶粒806可從該上面頂部封裝表面822曝露。該上面頂部封裝表面822可與該上晶粒表面814共面。該下面頂部封裝表面824可高於該柱頂部818，使該柱頂部818可於該下面頂部封裝表面824以下凹槽。該封裝體810的側面可以是平面以及與基板802的側面共面。
在此實例中，該封裝體810可以梯階式模(未顯示)來模壓。該梯階式模可造成該封裝體810具有兩階形狀，舉例而言，較高階圍繞該積體電路晶粒806，較低階圍繞該連接柱808。兩階之間的轉換，可以在一個角度，使該積體電路晶粒806周圍的封裝體810底部比頂部寬。兩階形狀可以製造該上面頂部封裝表面822及該下面頂部封裝表面824。
已經發現，在該連接柱808的柱頂部818上具有保護塗層，舉例而言，該封裝體810於連接柱808例之間可允許如更精細的間距在該柱頂部818之間。例如，因為銲料只被該柱頂部818的保護塗層吸引，而且藉由該封裝體810的物理分離，銲料橋接短路的機率降至最低。
亦已經發現，自封裝體810曝露的上晶粒表面814可以較薄的剖面使其封裝製造。例如，由於該封裝體810不延伸該上晶粒表面814以上，該積體電路封裝系統100之垂直高度可減至最低。
已經發現，模壓該封裝體810前，藉由在該基板802上附加該連接柱808，可降低製造成本。例如，因為模壓該封裝體810前附加該連接柱808，所以可移除一些封裝體810之製程，如可避免雷射剝離以及簡化製造製程。
亦已經發現，該封裝體810藉由使用可模壓底部填充，可以降低成本及製造的複雜性。例如，因為可模壓底部填充為液體，足以在積體電路晶粒806之下流動，不像一些其他種類的封裝，底部填充步驟可以結合封裝步驟、節省時間、排除複雜性、以及節省材料成本。
亦已經發現，藉由使用該連接柱808為該基板802上之接觸墊之延伸，而不是銲球，可以達到更高的可靠性。例如，可以跳過額外的回流步驟，因為該連接柱808可作為連接而不需要回流。
現在參照第9圖，係為本發明第四實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統900之剖視圖。例如，顯示該積體電路封裝系統900具有基板902、外部互連904、積體電路晶粒906、連接柱908及封裝體910。
該基板902定義為含有導電軌跡及接觸的結構。例如，該基板902可為層壓基板、陶瓷基板、或其他一些用於信號重新分布的層狀結構。該外部互連904可以附加到該基板902的系統側。
該外部互連904定義為介面連接。例如，該外部互連904可為銲球、銲料凸塊、螺柱凸塊、導電支柱、或其他導電結構。
該積體電路晶粒906可安裝在該基板902上及藉由該內部互連912連接該基板902。例如，該積體電路晶粒906可為覆晶接合、銲線、或其他類型的技術。該積體電路晶粒906可包括上晶粒表面914。該上晶粒表面914定義為該積體電路晶粒906之非活性表面。該積體電路晶粒906可具有相對於該上晶粒表面914的作用側916。該作用側916定義為在該積體電路晶粒906上製造具有主動電路的積體電路晶粒906之側面。
該內部互連912定義為電性連接件。例如，該內部互連912可為銲球、銲料凸塊、或導電柱。
該內部互連912可在該積體電路晶粒906及該基板902之上及之間。在此實例中.，該內部互連912亦可以在該基板902之上支撐該積體電路晶粒906。
該連接柱908可在該積體電路晶粒906周圍附加該基板902。該連接柱908定義為固體連接結構，其係進一步執行支撐功能。例如，該連接柱908可為柱、支柱、圓柱體、或其他預先形成的導電支撐結構。例如，該連接柱908可以保護塗層(未顯示)覆蓋，以防止該連接柱908氧化或腐蝕。該保護塗層可為不容易氧化的材料，例如，如金層之下之鎳層。
該連接柱908可具有柱頂部918及柱側920。該柱頂部918定義為相對於該基板902的連接柱908的表面。例如，該柱頂部918可以是平坦的表面。該柱側920定義為該連接柱908之非水平表面。例如，該柱側920可自基板902頂部延伸至該柱頂部918。該保護塗層可以在該連接柱908的柱頂部918。
舉例而言，在該基板902上可具有多數個連接柱908。複數個連接柱908可在陣列中，且彼此相互均勻地間隔。該連接柱908可相鄰於該積體電路晶粒906及在其周圍。該連接柱908的柱頂部918可與積體電路晶粒906的上晶粒表面914同一高度。舉例而言，該連接柱908的柱頂部918可相互地以及與上晶粒表面914共面。舉例而言，該連接柱908可藉由該封裝體910分離。
該封裝體910定義為從外部環境提供真空密封保護組件的蓋體。例如，該封裝體910可為薄膜輔助成型、封膠、可模壓底部填充、封裝、或其他防護模壓，並且可以保護敏感組件免受濕氣、灰塵及其他污染物。該封裝體910可在該基板902、該積體電路晶粒906及該連接柱908上模壓。
該封裝體910可包括頂部封裝表面930。該積體電路晶粒906可從頂部封裝表面930曝露。該頂部封裝表面930可與該上晶粒表面914共面。該連接柱908只有柱頂部918可從封裝體910曝露。該封裝體910的側面可以是平面以及與基板902之側面共面。
在此實例中，該封裝體910可以平面模(未顯示)來模壓。該平面模可造成具有頂部封裝表面930的封裝體910為平面表面。該頂部封裝表面930可與該上晶粒表面914及該柱頂部918共面。
已經發現，在該連接柱908的柱頂部918上具有保護塗層，可允許如更精細的間距在該柱頂部918之間。例如，因為銲料只被柱頂部918的保護塗層吸引，藉由銲料橋接短路的機率降至最低。
亦已經發現，自該封裝體910曝露的上晶粒表面914可以較薄的剖面使其封裝製造。例如，由於封裝體910不延伸該上晶粒表面914以上，該積體電路封裝系統100之垂直高度可減至最低。
已經發現，模壓該封裝體910前，藉由在該基板902上附加該連接柱908，可降低製造成本。例如，因為模壓該封裝體910前附加該連接柱908，所以可移除一些封裝體910之製程如可避免雷射剝離及簡化製造製程。
亦已經發現，該封裝體910藉由使用可模壓底部填充，可以降低成本及製造的複雜性。例如，因為可模壓底部填充為液體足以在積體電路晶粒906之下流動，不像一些其他種類的封裝，底部填充步驟可以結合封裝步驟、節省時間、排除複雜性、以及節省材料成本。
亦已經發現，藉由使用該連接柱908為在該基板902上作為接觸墊之延伸，而不是銲球，可以達到更高的可靠性。例如，可跳過額外的回流步驟，因為該連接柱908可作為連接而不需要回流。
現在參照第10圖，係為本發明第五實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統1000之剖視圖。例如，顯示該積體電路封裝系統1000具有基板1002、外部互連1004、積體電路晶粒1006、連接柱1008及封裝體1010。
該基板1002定義為含有導電軌跡及接觸的結構。例如，該基板1002可為層壓基板、陶瓷基板、或其他一些用於信號重新分布的層狀結構。該外部互連1004可以附加到該基板1002的系統側。
該外部互連1004定義為介面連接。例如，該外部互連1004可為銲球、銲料凸塊、螺柱凸塊、導電支柱、或其他導電結構。
該積體電路晶粒1006可安裝在該基板1002上及藉由該內部互連1012連接該基板1002。例如，該積體電路晶粒1006可為覆晶接合、銲線、或其他類型的技術。該積體電路晶粒1006可包括上晶粒表面1014。該上晶粒表面1014定義為該積體電路晶粒1006之非活性表面。該積體電路晶粒1006可具有相對於該上晶粒表面1014的作用側1016。該作用側1016定義為在該積體電路晶粒1006上製造具有主動電路之積體電路晶粒1006之側。
該內部互連1012定義為電性連接件。例如，該內部互連1012可為銲球、銲料凸塊、或導電柱。
該內部互連1012可在該積體電路晶粒1006及該基板1002之上及之間。在此實例中，該內部互連1012亦可以在該基板1002之上支撐該積體電路晶粒1006。
該連接柱1008可在該積體電路晶粒1006周圍附加該基板1002。該連接柱1008定義為固體連接結構，其係進一步執行支撐功能。例如，該連接柱1008可為柱、支柱、圓柱體、或其他預先形成的導電支撐結構。例如，該連接柱1008可以保護塗層(未顯示)覆蓋，以防止該連接柱1008氧化或腐蝕。該保護塗層可為不容易氧化的材料，例如，如金層之下之鎳層。
該連接柱1008可具有柱頂部1018及柱側1020。該柱頂部1018定義為相對於該基板1002的連接柱1008之表面。例如，該柱頂部1018可為平坦的表面。該柱側1020定義為該連接柱1008之非水平表面。例如，該柱側1020可自該基板1002頂部延伸至該柱頂部1018。該保護塗層可以在該連接柱1008的柱頂部1018。
銲料蓋(solder cap)1032可形成於該柱頂部1018上。該銲料蓋1032定義為該連接柱1008上的導電材料。例如，該銲料蓋1032可只在該柱頂部1018上，而不與封裝體1010接觸。該銲料蓋1032可以不同的方式形成。例如，該銲料蓋1032可開始以銲球、銲料凸塊之應用，或經由該柱頂部1018上的圖案化光罩作為銲料膠。該銲料蓋1032可藉由在該柱頂部1018上的銲料回流而形成。
該銲料蓋1032的形狀可與施加至該柱頂部1018之銲料的體積有關。例如，該銲料蓋1032可大致為具有扁平側在該柱頂部1018上的半球狀。該銲料蓋1032可粘接到該柱頂部1018上的保護塗層。該銲料蓋1032可用於連接到下一階的系統(未顯示)。
舉例而言，在該基板1002上可具有多數個連接柱1008。複數個連接柱1008可在陣列中，且彼此相互均勻地間隔。該連接柱1008可相鄰於該積體電路晶粒1006及在其周圍。該連接柱1008的柱頂部1018可與該積體電路晶粒1006的上晶粒表面1014同一高度。舉例而言，該連接柱1008的柱頂部1018可相互地以及與上晶粒表面1014共面。舉例而言，該連接柱1008可藉由該封裝體1010分離。
該封裝體1010定義為從外部環境提供真空密封保護組件的蓋體。例如，該封裝體1010可為薄膜輔助成型、封膠、可模壓底部填充、封裝、或其他防護模壓，並且可以保護敏感組件免受濕氣、灰塵及其他污染物。該封裝體1010可在該基板1002，該積體電路晶粒1006及該連接柱1008上模壓。
該封裝體1010可包括頂部封裝表面1030。該積體電路晶粒1006可從該頂部封裝表面1030曝露。該頂部封裝表面1030可與該上晶粒表面1014共面。該連接柱1008只有柱頂部1018可從該封裝體1010曝露。該封裝體1010的側面可以是平面以及與基板1002之側面共面。
在此實例中，該封裝體1010可以平面模(未顯示)來模壓。該平面模可造成具有頂部封裝表面1030的封裝體1010為平面表面。該頂部封裝表面1030可與該上晶粒表面1014及該柱頂部1018共面。
已經發現，在該連接柱1008的柱頂部1018上具有保護塗層及良好控制的銲料之體積，可允許如更精細的間距在該柱頂部1018之間。例如，因為銲料蓋1032中體積小的銲料只接觸該柱頂部1018上的保護塗層，藉由銲料橋接短路的機率降至最低。
亦已經發現，自該封裝體1010曝露的上晶粒表面1014可以較薄的剖面使其封裝製造。例如，因為該封裝體1010不延伸至該上晶粒表面1014以上，所以該積體電路封裝系統100之垂直高度可減至最低。
已經發現，模壓該封裝體1010前，藉由在該基板1002上附加該連接柱1008，可降低製造成本。例如，因為模壓該封裝體1010前附加該連接柱1008，所以可移除一些封裝體1010之製程如可避免雷射剝離就以及簡化製造製程。
亦已經發現，該封裝體1010藉由使用可模壓底部填充，可以降低成本及製造的複雜性。例如，因為可模壓底部填充為液體，足以在該積體電路晶粒1006之下流動，不像一些其他種類的封裝，底部填充步驟可結合封裝步驟、節省時間、排除複雜性、以及節省材料成本。
亦已經發現，藉由使用該銲料蓋1032中較大體積的銲料，可以達到之更佳的製造產量。例如，因為該銲料蓋1032之大型實例(large instance)可呈現更大的連接標的，可以更容易達到下一階系統(未顯示)的校準，以及可形成更強大的連接。
亦已經發現，藉由形成具有該封裝體1010所覆蓋之其餘的連接柱1008的柱頂部1018上之銲料蓋1032可增加該積體電路封裝系統1000的可靠性。例如，因為無連接柱1008曝露在空氣中，可以避免氧化或腐蝕。此外，該柱頂部1018無需鍍上不會氧化的昂貴金屬如金，可節省製造材料成本。
現在參照第11圖，係顯示第10圖之積體電路封裝系統1000的製造步驟，沿著第3圖之剖面線4-4，且藉由第3圖之仰視圖為例的基板之剖視圖。該基板1002顯示該連接柱1008附加該基板1002。該連接柱1008在此製造步驟顯示曝露該柱頂部1018及該柱側1020。
現在參照第12圖，係顯示在該基板1002上安裝積體電路晶粒1006的第11圖之結構。該積體電路晶粒1006顯示該內部互連1012附加該基板1002。舉例而言，該積體電路晶粒1006可安裝在該基板1002中心的連接柱1008之間。該上晶粒表面1014可與該柱頂部1018共面。
現在參照第13圖，係顯示形成該封裝體1010的第12圖之結構。該封裝體1010顯示模壓於該積體電路晶粒1006及該連接柱1008上，藉由模具1326及輔助膜1328形成封裝體1010形狀。模壓該封裝體1010後但移除模具1326及輔助膜1328之前顯示該模具1326及該輔助膜1328。
該輔助膜1328定義為符合底層結構之薄再生膜。例如，該輔助膜1328可為變形的密封膜、粘著膜、或其他在模具1326上的保護膜。在此實例中，該模具1326具有平面狀，以便形成具有平面頂部表面之封裝體1010。該封裝體1010可包括定義為該封裝體1010之平面頂部表面之頂部封裝表面1030。
該模具1326及該輔助膜1328可以不同的方式來控制該封裝體1010的形狀。例如，該模具1326及該輔助膜1328在模壓該封裝體1010前可直接定位於該上晶粒表面1014及該柱頂部1018上。該封裝體1010可覆蓋所有其他積體電路晶粒1006及連接柱1008如柱側1020的表面。移除該模具1326及該輔助膜1328後，該上晶粒表面1014及該柱頂部1018可從該封裝體1010曝露出來。
該頂部封裝表面1030可藉由該輔助膜1328的物理特性。例如，因為形成該封裝體1010的製程中，該輔助膜1328變平坦，該輔助膜1328可造成該頂部封裝表面1030比單獨使用該模具1326平滑。因為該輔助膜1328的柔軟度，使用該輔助膜1328可使該柱頂部1018及上晶粒表面1014為無瑕疵表面。該輔助膜628亦可以使該柱頂部1018及上晶粒表面1014無塑模毛邊，因為針對模壓化合物不必要的流出，該輔助膜1328形成密封
該模具1326及該輔助膜1328可為定義平面的表面，以便該封裝體1010的頂部表面、該上晶粒表面1014，以及該柱頂部1018可以都共面。
已經發現，形成該封裝體1010時，該輔助膜1328的使用可有助於防止該積體電路晶粒1006損壞。例如，由於該輔助膜1328可吸收一些從該模具1326的壓力，在該積體電路晶粒1006上按下時，可降低該積體電路晶粒1006之層間介電質之裂縫的發生，以及可提高該積體電路晶粒1006之可靠性。
現在參照第14圖，係顯示形成該銲料蓋1032之第13圖的結構。該銲料蓋1032顯示在該連接柱1008的柱頂部1018上。該銲料蓋1032可以不同的方式形成。例如，可開始以銲球、銲料凸塊之應用，或經由柱頂部1018上的圖案化光罩作為銲料膠。該銲料蓋1032可藉由在該柱頂部1018上的銲料回流而形成。
在該柱頂部1018上形成該銲料蓋1032的製程中亦稱為墊上銲料製程。柱頂部1018，一旦鍍吸引銲接之材料，可在上述製程作為墊。
現在參照第15圖，係顯示在本發明第六實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統1500之剖視圖。例如，顯示該積體電路封裝系統1500具有基板1502、外部互連1504、積體電路晶粒1506、連接柱1508及封裝體1510。
該基板1502定義為含有導電軌跡及接觸的結構。例如，該基板1502可為層壓基板、陶瓷基板、或其他一些用於信號重新分布的層狀結構。該外部互連1504可附加到該基板1502的系統側。
該外部互連1504定義為介面連接。例如，該外部互連1504可為銲球、銲料凸塊、螺柱凸塊、導電支柱、或其他導電結構。
該積體電路晶粒1506可安裝在覆晶接合基板1502上及藉由該內部互連1512連接該基板1502。例如，該積體電路晶粒1506可為覆晶接合、銲線、或其他類型的技術。該積體電路晶粒1506可包括上晶粒表面1514。該上晶粒表面1514定義為該積體電路晶粒1506之非活性表面。該積體電路晶粒1506可具有相對於該上晶粒表面1514的作用側1516。該作用側1516定義為在該積體電路晶粒1506上製造具有主動電路之積體電路晶粒1506之側。
該內部互連1512定義為電性連接件。例如，該內部互連1512可為銲球、銲料凸塊、或導電柱。
該內部互連1512可在該積體電路晶粒1506及該基板1502之上及之間。在此實例中，該內部互連1512亦可在該基板1502之上支撐該積體電路晶粒1506。
該連接柱1508可在該積體電路晶粒1506周圍附加該基板1502。該連接柱1508定義為固體連接結構，其係進一步執行支撐功能。例如，該連接柱1508可為柱、支柱、圓柱體、或其他預先形成的導電支撐結構。例如，該連接柱1508可以保護塗層(未顯示)覆蓋，以防止該連接柱1508氧化或腐蝕。保護塗層可為不容易氧化的材料，例如，如金層之下之鎳層。
該連接柱1508可具有柱頂部1518及柱側1520。該柱頂部1518定義為相對於該基板1502的連接柱1508之表面。例如，該柱頂部1518可為平坦的表面。該柱側1520定義為該連接柱1508之非水平表面。例如，該柱側1520可自該基板1502頂部延伸至柱頂部1518。該保護塗層可以在該連接柱1508的柱頂部1518上。
銲料蓋1532可形成於柱頂部1518上。該銲料蓋1532定義為該連接柱1508上的導電材料。例如，該銲料蓋1532可只在該柱頂部1518上，而不與封裝體1510接觸。該銲料蓋1532可以不同的方式形成。例如，該銲料蓋1532可開始以銲球，銲料凸塊之應用，或經由該柱頂部1518上的圖案化光罩作為銲料膠。該銲料蓋1532可以藉由在該柱頂部1518上的銲料回流而形成。
該銲料蓋1532的形狀可與施加至該柱頂部1518之銲料的體積有關。例如，該銲料蓋1532可大致在該柱頂部1518上具有扁平側的半球狀。該銲料蓋1532可粘接到該柱頂部1518上的保護塗層。該銲料蓋1532可用於連接到下一階的系統(未顯示)。
舉例而言，在該基板1502上可具有多數個連接柱1508。複數個連接柱1508可在陣列中，且彼此並相互均勻地間隔。該連接柱1508可相鄰於該積體電路晶粒1506及在其周圍。該連接柱1508的柱頂部1518可低於該積體電路晶粒1506的上晶粒表面1514高度。舉例而言，該連接柱1508的柱頂部1518可相互共面。舉例而言，該連接柱1508可藉由該封裝體1510分離。
該封裝體1510定義為從外部環境提供真空密封保護組件的蓋體。例如，該封裝體1510可為薄膜輔助成型，封膠，可模壓底部填充、封裝、或其他防護模壓，並且可以保護敏感組件免受濕氣、灰塵及其他污染物。該封裝體1510可在該基板1502、該積體電路晶粒1506及該連接柱1508上模壓。
該封裝體1510可包括上面頂部封裝表面1522及下面頂部封裝表面1524。該積體電路晶粒1506可從該上面頂部封裝表面1522曝露。該上面頂部封裝表面1522可與該上晶粒表面1514共面。該下面頂部封裝表面1524可與該柱頂部1518共面。該封裝體1510的側面可以是平面以及與基板1502之側面共面。
在此實例中，該封裝體1510可以梯階式模(未顯示)來模壓。該梯階式模可造成封裝體1510具有兩階形狀，舉例而言，較高階圍繞該積體電路晶粒1506，較低階圍繞該連接柱1508。兩階之間的轉換，可以在一個角度，使該積體電路晶粒1506周圍的封裝體1510底部比頂部寬。兩階形狀可以製造該上面頂部封裝表面1522及該下面頂部封裝表面1524。
在此實例中，該封裝體1510可以平面模(未顯示)來模壓。該平面模可有助於形成具有頂部封裝表面1030的封裝體1510為平面表面。該頂部封裝表面1030可與該上晶粒表面1514及該柱頂部1518共面。
已經發現，在該連接柱1508的柱頂部1518上具有保護塗層及良好控制的銲料之體積，可允許如更精細的間距在該柱頂部1518之間。例如，因為該銲料蓋1532中體積小的銲料只接觸該柱頂部1518上的保護塗層，藉由銲料橋接短路的機率降至最低。
亦已經發現，自該封裝體1510曝露的上晶粒表面1514可以較薄的剖面使其封裝製造。例如，由於該封裝體1510不延伸至該上晶粒表面1514以上，該積體電路封裝系統100之垂直高度可減至最低。
已經發現，模壓該封裝體1510前，藉由在該基板1502上附加該連接柱1508，可降低製造成本。例如，因為模壓該封裝體1510前附加該連接柱1508，所以可移除一些封裝體1510之製程如可避免雷射剝離及簡化製造製程。
亦已經發現，該封裝體1510藉由使用可模壓底部填充，可以降低成本及製造的複雜性。例如，因為可模壓底部填充為液體，足以在該積體電路晶粒1506之下流動，不像一些其他種類的封裝，底部填充步驟可以結合封裝步驟、節省時間、排除複雜性、以及節省材料成本。
亦已經發現，藉由使用該銲料蓋1532中較大體積的銲料，可以達到更佳的製造產量。例如，因為該銲料蓋1532之大型實例可呈現更大的連接標的，可更容易達成下一階系統(未顯示)的校準，以及可形成更強大的連接。
亦已經發現，藉由形成具有該封裝體1510所覆蓋之其餘的連接柱1508的柱頂部1518上之銲料蓋1532可增加該積體電路封裝系統1500的可靠性。例如，因為無連接柱1508曝露在空氣中，可以避免氧化或腐蝕。此外，該柱頂部1518無需要鍍上不會氧化的昂貴金屬如金，可節省製造材料成本。
現在參照第16圖，係顯示本發明第七實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統1600之剖視圖。例如，顯示該積體電路封裝系統1600具有基板1602、外部互連1604、積體電路晶粒1606、連接柱1608及封裝體1610。
該基板1602定義為含有導電軌跡及接觸的結構。例如，該基板1602可為層壓基板、陶瓷基板、或其他一些用於信號重新分布的層狀結構。該外部互連1604可以附加到該基板1602的系統側。
該外部互連1604定義為介面連接。例如，該外部互連1604可為銲球、銲料凸塊、螺柱凸塊、導電支柱，或其他導電結構。
該積體電路晶粒1606可安裝在該基板1602上及藉由該內部互連1612連接該基板1602。例如，該積體電路晶粒1606可為覆晶接合、銲線、或其他類型的技術。該積體電路晶粒1606可包括上晶粒表面1614。該上晶粒表面1614定義為該積體電路晶粒1606之非活性表面。該積體電路晶粒1606可具有相對於該上晶粒表面1614的作用側1616。該作用側1616定義為其上製造有主動電路之積體電路晶粒1606之側。
該內部互連1612定義為電性連接件。例如，該內部互連1612可為銲球、銲料凸塊、或導電柱。
該內部互連1612可在該積體電路晶粒1606及該基板1602之上及之間。在此實例中，該內部互連1612亦可以在該基板1602之上支撐該積體電路晶粒1606。
該連接柱1608可在該積體電路晶粒1606周圍附加該基板1602。該連接柱1608定義為固體連接結構，其係進一步執行支撐功能。例如，該連接柱1608可為柱、支柱、圓柱體、或其他預先形成的導電支撐結構。例如，該連接柱1608可以保護塗層(未顯示)覆蓋，以防止該連接柱1608氧化或腐蝕。該保護塗層可為不容易氧化的材料，例如，如金層之下之鎳層。
該連接柱1608可以有柱頂部1618及柱側1620。該柱頂部1618定義為相對於該基板1602的連接柱1608的表面。例如，該柱頂部1618可為平坦的表面。該柱側1620定義為連接柱1608之非水平表面。例如，該柱側1620可自該基板1602頂部延伸至該柱頂部1618。該保護塗層可以在該連接柱1608的柱頂部1618。
銲料蓋1632可形成於柱頂部1618上。該銲料蓋1632定義為該連接柱1608上的導電材料。例如，該銲料蓋1632可只在該柱頂部1618上，而不與封裝體1610接觸。該銲料蓋1632可以不同的方式形成。例如，該銲料蓋1632可開始以銲球、銲料凸塊之應用，或經由柱頂部1618上的圖案化光罩作為銲料膠。該銲料蓋1632可以藉由在該柱頂部1618上的銲料回流而形成。
該銲料蓋1632的形狀可與施加至該柱頂部1618之銲料的體積有關。例如，該銲料蓋1632可大致在該柱頂部1618上的半球狀具有扁平側。該銲料蓋1632可粘接到該柱頂部1618上的保護塗層。該銲料蓋1632可用於連接到下一階的系統(未顯示)。
舉例而言，在該基板1602上可具有多數個連接柱1608。複數個連接柱1608可在陣列中，且彼此相互均勻地間隔。該連接柱1608可相鄰於及在該積體電路晶粒1606周圍。該連接柱1608的柱頂部1618可與該積體電路晶粒1606的上晶粒表面1614同一高度。舉例而言，該連接柱1608的柱頂部1618可相互以及與該上晶粒表面1614共面。舉例而言，該連接柱1608可藉由該封裝體1610分離。
該封裝體1610定義為從外部環境提供真空密封保護組件的蓋體。例如，該封裝體1610可為薄膜輔助成型、封膠、可模壓底部填充、封裝、或其他防護模壓，並且可以保護敏感組件免受濕氣、灰塵及其他污染物。該封裝體1610可在該基板1602、該積體電路晶粒1606及該連接柱1608上模壓。
該封裝體1610可包括頂部封裝表面1630。該積體電路晶粒1606可從該頂部封裝表面1630曝露。該頂部封裝表面1630可與該上晶粒表面1614共面。該連接柱1608只有該柱頂部1618可從該封裝體1610曝露。該封裝體1610的側面可以是平面及與該基板1602之側面共面。
在此實例中，該封裝體1610可以平面模(未顯示)來模壓。該平面模可有助於形成具有頂部封裝表面1630的封裝體1610為平面表面。該頂部封裝表面1630可與該上晶粒表面1614及該柱頂部1618共面。該封裝體1610可具有連接件凹槽1634。
該連接件凹槽1634定義為該連接柱1608周圍的封裝體1610下陷(depression)。凹槽1634連接可具有許多特性。例如，該連接件凹槽1634頂部可以比底部寬，因此可以在相對於該基板1602的頂部表面的鈍角有傾斜的側面。該連接件凹槽1634可以使該柱側1620部分外露。該連接件凹槽1634可為連接柱1608周圍中心的漏斗狀。該頂部封裝表面1630可去除使從該柱頂部1618至該頂部封裝表面1630所有點等距離。
舉例而言，該頂部封裝表面1630可在該連接件凹槽1634之間。該連接件凹槽1634可具有不同的深度。例如，該連接件凹槽1634可外露一半或四分之一之柱側1620。
該連接件凹槽1634可以不同的方式形成。例如，該連接件凹槽1634可藉由自該連接柱1608周圍移除部分的封裝體1610而形成。此移除製程可以藉由如雷射剝離、蝕刻、鋸、或鑽。該封裝體1610於該連接柱1608與該積體電路晶粒1606上模壓後，可以形成該連接件凹槽1634。
已經發現，在該連接柱1608的柱頂部1618上具有保護塗層及良好控制的銲料體積，可允許如更精細的間距在該柱頂部1618之間。例如，因為該銲料蓋1632中體積小的銲料只接觸柱頂部1618上的保護塗層，藉由銲料橋接短路的機率降至最低。
亦已經發現，自該封裝體1610曝露的上晶粒表面1614可以較薄的剖面使其封裝製造。例如，因為該封裝體1610不延伸至該上晶粒表面1614以上，所以可最小化該積體電路封裝系統1600之垂直高度。
已經發現，模壓該封裝體1610前，藉由在該基板1602上附加該連接柱1608，可降低製造成本。例如，因為模壓該封裝體1610前附加該連接柱1608，所以可移除一些封裝體1610之製程如可避免雷射剝離以及簡化製造製程。
亦已經發現，該封裝體1610藉由使用可模壓底部填充，可降低成本及製造的複雜性。例如，因為可模壓底部填充為液體，足以在該積體電路晶粒1606之下流動，不像一些其他種類的封裝，底部填充步驟可以結合封裝步驟、節省時間、排除複雜性、以及節省材料成本。
亦已經發現，藉由使用該銲料蓋1632中較大體積的銲料，可以達到更佳的製造產量。例如，因為該銲料蓋1632之大型實例可呈現更大的連接標的，可以更容易達到下一階系統(未顯示)的校準，及可以形成更強大的連接。
現在參照第17圖，係顯示本發明第八實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統1700之剖視圖。例如，顯示該積體電路封裝系統1700具有基板1702、外部互連1704、積體電路晶粒1706、連接柱1708及封裝體1710。
該基板1702定義為含有導電軌跡及接觸的結構。例如，該基板1702可為層壓基板、陶瓷基板、或其他一些用於信號重新分布的層狀結構。該外部互連1704可以附加到該基板1702的系統側。
該外部互連1704定義為介面連接。例如，該外部互連1704可為銲球、銲料凸塊，柱狀凸塊、導電支柱、或其他導電結構。
該積體電路晶粒1706可安裝在該基板1702上及藉由該內部互連1712連接該基板1702。例如，該積體電路晶粒1706可為覆晶接合、銲線、或其他類型的技術。該積體電路晶粒1706可包括上晶粒表面1714。該上晶粒表面1714定義為該積體電路晶粒1706之非活性表面。該積體電路晶粒1706可具有相對於該上晶粒表面1714的作用側1716。該作用側1716定義在該積體電路晶粒1706上製造具有主動電路的積體電路晶粒1706之側。
該內部互連1712定義為電性連接件。例如，該內部互連1712可為銲球、銲料凸塊、或導電柱。
該內部互連1712可在該積體電路晶粒1706及該基板1702之上及之間。在此實例中，該內部互連1712亦可以在該基板1702之上支撐該積體電路晶粒1706。
該連接柱1708可在該積體電路晶粒1706周圍附加該基板1702。該連接柱1708定義為固體連接結構，其係進一步執行支撐功能。例如，該連接柱1708可為柱、支柱、圓柱體、或其他預先形成的導電支撐結構。例如，該連接柱1708可以保護塗層(未顯示)覆蓋，以防止該連接柱1708氧化或腐蝕。該保護塗層可為不容易氧化的材料，例如，如金層之下之鎳層。
該連接柱1708可具有柱頂部1718及柱側1720。該柱頂部1718定義為相對於該基板1702的連接柱1708之表面。例如，該柱頂部1718可為平坦的表面。該柱側1720定義為該連接柱1708之非水平表面。例如，該柱側1720可自該基板1702頂部延伸至該柱頂部1718。該保護塗層可在該連接柱1708的柱頂部1718。
銲料蓋1732可形成於柱頂部1718上。該銲料蓋1732定義為該連接柱1708上的導電材料。例如，該銲料蓋1732可只在柱頂部1718上，而不與該封裝體1710接觸。該銲料蓋1732可以不同的方式形成。例如，該銲料蓋1732可開始以銲球、銲料凸塊之應用，或經由該柱頂部1718上的圖案化光罩作為銲料膠。銲料蓋1732可以藉由在該柱頂部1718上的銲料回流而形成。
該銲料蓋1732的形狀可與施加至該柱頂部1718之銲料的體積有關。例如，該銲料蓋1732可大致在該柱頂部1718上具有扁平側的半球狀。該銲料蓋1732可粘接到該柱頂部1718上的保護塗層。該銲料蓋1732可用於連接到下一階的系統(未顯示)。
舉例而言，在該基板1702上可具有多數個連接柱1708。複數個連接柱1708可在陣列中，且彼此相互均勻地間隔。該連接柱1708可相鄰於及在該積體電路晶粒1706周圍。該連接柱1708的柱頂部1718可比該積體電路晶粒1706的上晶粒表面1714更高的高度。舉例而言，該連接柱1708的柱頂部1718可相互共面。舉例而言，該連接柱1708可藉由該封裝體1710分離。
該封裝體1710定義為從外部環境提供真空密封保護組件的蓋體。例如，該封裝體1710可為薄膜輔助成型、封膠、可模壓底部填充、封裝、或其他防護模壓，並且可以保護敏感組件免受濕氣、灰塵及其他污染物。該封裝體1710可在該基板1702、該積體電路晶粒1706及該連接柱1708上模壓。
該封裝體1710可包括頂部封裝表面1730。該積體電路晶粒1706可藉由封裝體1710完全覆蓋。該頂部封裝表面1730可在該上晶粒表面1714以上。該連接柱1708只有柱頂部1718可從該封裝體1710曝露。該封裝體1710的側面可以是平面以及與基板1702之側面共面。
在此實例中，該封裝體1710可以平面模(未顯示)來模壓。該平面模可有助於形成具有頂部封裝表面1730的封裝體1710為平面表面。該頂部封裝表面1730可與柱頂部1718共面。
已經發現，在該連接柱1708的柱頂部1718上具有保護塗層及良好控制的銲料體積，可允許如更精細的間距在該柱頂部1718之間。例如，因為該銲料蓋1732中體積小的銲料只接觸柱頂部1718上的保護塗層，銲料橋接短路的機率可降至最低。
亦已經發現，該封裝體1710完全覆蓋積體電路晶粒1706可使封裝製造在製造或使用期間更耐翹曲變形。例如，由於該封裝體1710是堅硬不易彎曲的，該封裝體1710可防止基板1702在加熱或冷卻下翹曲變形，從而防止該積體電路晶粒1706損壞。
已經發現，模壓該封裝體1710前，藉由在該基板1702上附加該連接柱1708，可降低製造成本。例如，因為模壓該封裝體1710前附加該連接柱1708，所以可移除一些封裝體1710之製程如可避免雷射剝離以及簡化製造製程。
亦已經發現，該封裝體1710藉由使用可模壓底部填充，可降低成本及製造的複雜性。例如，因為可模壓底部填充為液體，足以在該積體電路晶粒1706之下流動，不像一些其他種類的封裝，底部填充步驟可以結合封裝步驟、節省時間、排除複雜性、以及節省材料成本。
亦已經發現，藉由使用銲料蓋1732中之較大體積的銲料，可以達到更佳的製造產量。例如，因為該銲料蓋1732之大型實例可呈現更大的連接標的，可以更容易達到下一階系統(未顯示)的校準，以及可以形成更強大的連接。
現在參照第18圖，係顯示本發明第九實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統1800之剖視圖。例如，顯示該積體電路封裝系統1800具有基板1802、外部互連1804、積體電路晶粒1806、連接柱1808及封裝體1810。
該基板1802定義為含有導電軌跡及接觸的結構。例如，該基板1802可為層壓基板、陶瓷基板、或其他一些用於信號重新分布的層狀結構。該外部互連1804可以附加到該基板1802的系統側。
該外部互連1804定義為介面連接。例如，該外部互連1804可為銲球、銲料凸塊、螺柱凸塊、導電支柱、或其他導電結構。
該積體電路晶粒1806可安裝在該基板1802上及藉由該內部互連1812連接該基板1802。例如，該積體電路晶粒1806可為覆晶接合、銲線、或其他類型的技術。該積體電路晶粒1806可包括上晶粒表面1814。該上晶粒表面1814定義為該積體電路晶粒1806之非活性表面。該積體電路晶粒1806可具有相對於該上晶粒表面1814的作用側1816。該作用側1816定義在該積體電路晶粒1806上製造具有主動電路之積體電路晶粒1806之側。
該內部互連1812定義為電性連接件。例如，該內部互連1812可為銲球、銲料凸塊、或導電柱。
該內部互連1812可在該積體電路晶粒1806及該基板1802之上及之間。在此實例中，該內部互連1812亦可以在該基板1802之上支撐該積體電路晶粒1806。
該連接柱1808可在該積體電路晶粒1806周圍附加該基板1802或形成於該基板1802上。在此實例中，該連接柱1808附加到該基板1802可包括在該基板1802上直接形成該連接柱1808。該連接柱1808定義為固體連接結構，其係進一步執行支撐功能。例如，該連接柱1808可為柱、支柱、圓柱體、或其他導電支撐結構。例如，該連接柱1808可以保護塗層(未顯示)覆蓋，以防止該連接柱1808氧化或腐蝕。該保護塗層可以是不容易氧化的材料，例如，在金層之下之鎳層。
該連接柱1808可具有柱頂部1818及柱側1820。該柱頂部1818定義為相對於該基板1802的連接柱1808之表面。例如，該柱頂部1818可為平坦的表面。該柱側1820定義為該連接柱1808之非水平表面。例如，該柱側1820可自該基板1802頂部延伸至該柱頂部1818。該保護塗層可以在該連接柱1808的柱頂部1818。
銲料蓋1832可形成於該柱頂部1818及該柱側1820上。該銲料蓋1832定義為該連接柱1808上的導電材料。例如，該銲料蓋1832如柱蓋可在該柱頂部1818及部分的柱側1820上，而亦與該封裝體1810接觸。覆蓋該柱側1820的部分銲料蓋1832可嵌入於該封裝體1810內，其餘該銲料蓋1832曝露於該封裝體1810以上。
該銲料蓋1832可以不同的方式形成。例如，該銲料蓋1832可開始以銲球、銲料凸塊之應用，或經由該柱頂部1818上的圖案化光罩作為銲料膠。該銲料蓋1832可以藉由在該柱頂部1818上的銲料回流而形成。該銲料體積的適當控制可允許該銲料蓋1832的形成只部份地覆蓋該柱側1820。
該銲料蓋1832的形狀可與施加至該柱頂部1818之銲料體積有關。例如，由於表面張力，該銲料蓋1832可大致為球體狀。該銲料蓋1832可為圓形的突起狀，其中延伸及部分吞蝕該連接柱1808。該銲料蓋1832可粘接到該柱頂部1818上的保護塗層。該銲料蓋1832可用於連接到下一階的系統(未顯示)。
舉例而言，在該基板1802上可具有多數個連接柱1808。複數個連接柱1808可在陣列中，且彼此相互均勻地間隔。該連接柱1808可相鄰於及在該積體電路晶粒1806周圍。該連接柱1808的柱頂部1818可與該積體電路晶粒1806的上晶粒表面1814同一高度。舉例而言，該連接柱1808的柱頂部1818可相互地以及與該上晶粒表面1814共面。舉例而言，該連接柱1808可藉由該封裝體1810分離。
該封裝體1810定義為從外部環境提供真空密封保護組件的蓋體。例如，該封裝體1810可為薄膜輔助成型、封膠、可模壓底部填充、封裝、或其他防護模壓，並且可以保護敏感組件免受濕氣、灰塵及其他污染物。該封裝體1810可在該基板1802、該積體電路晶粒1806、該連接柱1808及部分該銲料蓋1832上模壓。
該封裝體1810可包括頂部封裝表面1830。該積體電路晶粒1806可從該頂部封裝表面1830曝露。該頂部封裝表面1830可與該上晶粒表面1814共面。該連接柱1808將藉由該封裝體1810或該銲料蓋1832完全覆蓋。在該封裝體1810的側面可與該基板1802側面平面及共面。該銲料蓋1832頂部可經過該頂部封裝表面1830向外延伸。
在此實例中，該封裝體1810可以平面模(未顯示)來模壓。該平面模可有助於形成具有頂部封裝表面1830的封裝體1810為平面表面。該頂部封裝表面1830可與該上晶粒表面1814及該柱頂部1818共面。該封裝體1810可具有連接件凹槽1834。
已經發現，在部分嵌入於該封裝體1810內的連接柱1808上具有該銲料蓋1832，可允許如更精細的間距在該柱頂部1818及該銲料蓋1832之間。例如，因為該銲料蓋1832中的銲料部分嵌入於該封裝體1810內，即使在回流製程，該銲料蓋1832將傾向於留在該封裝體1810之凹槽內，使得銲料橋接短路的機率降至最低。
亦已經發現，該封裝體1810曝露的上晶粒表面1814可以較薄的剖面使其封裝製造。例如，由於該封裝體1810不延伸至該上晶粒表面1814以上，所以可最小化該積體電路封裝系統1800之垂直高度。
已經發現，模壓該封裝體1810前，藉由在該基板1802上附加該連接柱1808，可降低製造成本。例如，因為模壓該封裝體1810前附加該連接柱1808，所以可移除一些封裝體1810之製程如可避免雷射剝離就以及簡化製造製程。
亦已經發現，該封裝體1810藉由使用可模壓底部填充，可降低成本及製造的複雜性。例如，因為可模壓底部填充為液體，足以在該積體電路晶粒1806之下流動，不像一些其他種類的封裝，底部填充步驟可以結合封裝步驟、節省時間、排除複雜性、以及節省材料成本。
亦已經發現，藉由使用該銲料蓋1832中較大體積的銲料，可以達到更佳的製造產量。例如，因為該銲料蓋1832之大型實例可呈現更大的連接標的，可以更容易達到下一階系統(未顯示)的校準，以及可以形成更強大的連接。
亦已經發現，藉由形成具有該封裝體1810所覆蓋之其餘的連接柱1808的柱頂部1818及部分柱側1820上的銲料蓋1832，可增加該積體電路封裝系統1800的可靠性。例如，因為無該連接柱1808曝露在空氣中，可避免氧化或腐蝕。此外，該柱頂部1818無需鍍上不會氧化的昂貴金屬如金，可以節省製造材料成本。
現在參照第19圖，係顯示第18圖之內嵌虛線橢圓形內具有銲料蓋1832的連接柱1808之示範側視圖。該連接柱1808具有如第18圖所描述的相同特性，但細節部分請參照第19圖。值得注意的是，可瞭解到該銲料蓋1832可不均勻地覆蓋該柱側1820。
現在參照第20圖，係顯示第18圖之積體電路封裝系統1800的製造步驟，且藉由第3圖之仰視圖為例及沿著第3圖之剖面線4-4的基板之剖視圖。該基板1802顯示在該基板1802上具有遮罩層(masking layer)2038。該遮罩層2038可為不吸引銲料之材料如銲料光阻(solder resist)或銲料罩幕層(solder mask)。顯示在此製造步驟具有孔洞的圖案化遮罩層2038，曝露部分該基板1802。
現在參照第21圖，係顯示在第20圖的遮罩層2038結構內形成該連接柱1808。該遮罩層2038顯示覆蓋該基板1802及該柱側1820，同時曝露該柱頂部1818。可藉由製程(如電鍍、濺射及化學氣相沉積)中金屬之沉積形成該連接柱1808。
現在參照第22圖，係顯示在該連接柱1808上沉積銲料的第21圖之結構。銲料顯示在該連接柱1808的柱頂部1818上。銲料可為第18圖之銲料蓋1832的前驅物(precursor)。例如，銲料可作為銲球、銲料凸塊、或經由該柱頂部1818上的圖案化光罩作為銲料膠。該遮罩層2038可比該柱頂部1818少吸引銲料，以確保銲料僅沉積在該柱頂部1818上。如果必要，可用回流製程使銲料流至該柱頂部1818。
現在參照第23圖，係顯示移除第21圖該遮罩層2038的第22圖結構。可以多數個製程移除該遮罩層2038，使該連接柱1808及第18圖之銲料蓋1832前驅體完整無缺。例如，可藉由如化學清洗或以溶劑溶解該遮罩層2038之製程移除該遮罩層2038。
現在參照第24圖，係顯示形成該銲料蓋1832的第23圖結構。可藉由回流之前沉積的銲料形成於柱頂部1818及部分柱側1820上的銲料蓋1832。藉由仔細控制銲料的使用量，可防止該銲料蓋1832自該柱頂部1818完全塌陷。
現在參照第25圖，係顯示在該基板1802上的第24圖結構安裝該積體電路晶粒1806。該積體電路晶粒1806顯示以該內部互連1812附加於該基板1802。舉例而言，該積體電路晶粒1806可以安裝在該基板1802中心的連接柱1808之間。該上晶粒表面1814可與該柱頂部1818共面。
現在參照第26圖，係顯示形成該封裝體1810的第25圖結構。該封裝體1810顯示模壓在該積體電路晶粒1806及該連接柱1808上，藉由模具2626及輔助膜2628形成該封裝體1810的形狀。該封裝體1810模壓後但完全移除模具2626及輔助膜2628前顯示該模具2626及該輔助膜2628。
該輔助膜2628定義為符合底層結構之薄再生膜。例如，該輔助膜2628可為可變形的密封膜、粘著膜、或其他在模具2626上的保護膜。在此實例中，該模具2626具有平面狀，以便形成具有平面頂部表面之封裝體1810。該封裝體1810可包括定義為該封裝體1810的平面頂部表面的頂部封裝表面1830。
該模具2626及該輔助膜2628可以不同的方式來控制該封裝體1810的形狀。例如，該模具2626及該輔助膜2628在模壓該封裝體1810前可直接定位於該上晶粒表面1814及該柱頂部1818上。該封裝體1810可覆蓋所有其他積體電路晶粒1806及連接柱1808如柱側1820的表面。移除該模具2626及該輔助膜2628後，可從該封裝體1810曝露該上晶粒表面1814及該柱頂部1818。
該頂部封裝表面1830可具有該輔助膜2628的物理特性。例如，因為形成該封裝體1810的製程中，該輔助膜2628變平坦，該輔助膜2628可造成該頂部封裝表面1830比單獨使用該模具2626平滑。因為該輔助膜2628的柔軟度，使用該輔助膜2628可使該柱頂部1818及該上晶粒表面1814為無瑕疵表面。該輔助膜2628亦可使該柱頂部1818及該上晶粒表面1814無塑模毛邊，因為針對模壓化合物不必要的流出，該輔助膜2628形成密封。
該模具2626及該輔助膜2628可定義為平面表面，使該封裝體1810之頂部封裝表面1830、該上晶粒表面1814及該柱頂部1818都可以共面。
為了便於說明，該模具2626描述為平面表面，但可以了解，可圖案化該模具2626，使得該輔助膜2628適用於該頂部封裝表面1830延伸至該銲料蓋1832之上。圖案化該模具2626可模壓該封裝體1810而無需使該銲料蓋1832變形。
已經發現，形成該封裝體1810時，該輔助膜2628的使用可有助於防止積體電路晶粒1806損壞。例如，由於輔助膜2628可以吸收一些從該模具2626的壓力，在該積體電路晶粒1806上按下時，可降低該積體電路晶粒1806之層間介電質裂縫的發生，以及可提高該積體電路晶粒1806的可靠性。
現在參照第27圖，係顯示本發明再一實施例之積體電路封裝系統100的製造方法2700之流程圖。該方法2700包括：在步驟2702中提供基板；在步驟2704中附加連接柱至該基板，該連接柱具有柱頂部及柱側；在步驟2706中在該基板上安裝積體電路晶粒，該積體電路晶粒具有上晶粒表面；以及在步驟2708中在該基板、該連接柱及該積體電路晶粒上形成封裝體。
因此，已經發現，本發明之積體電路封裝系統1800及銲料蓋1832提供重要、以前未有、達不到的解決方案、以及具潛力、具有可靠與成本效益的功能面及用以堆疊模組或進一步連接。
由此產生的方法、製程、裝置、設備、產品及/或系統是直接的、具成本效益的、簡單的、高度靈活的及有效的，藉由習知的技術令人驚訝地及非顯然易見地實現該製造方法，因此，極容易適用於有效地及經濟地製造積體電路封裝系統/完全兼容於傳統的製造方法或製程及技術。
本發明另一重要態樣為有價值支持及服務以降低成本、簡化系統、以及提高性能的歷史趨勢。
本發明的這些有價值態樣接著促進該技術的狀況至至少下一階段。
雖然本發明已結合特定的最佳模式來描述，主要是瞭解，熟習此項技藝之人士均可根據以上描述進行許多替代、修改及改變。因此，其目的是在不違背本發明申請專利範圍之精神及範疇下進行替代、修改及改變。上述顯示的所有內容及附圖中的例示性解釋說明非用於限制本發明。
100、700、800、900、1000、1500、1600、1700、1800．．．積體電路封裝系統
102、702、802、902、1002、1502、1602、1702、1802．．．基板
104、704、804、904、1004、1504、1604、1704、1804．．．外部互連
206、706、806、906、1006、1506、1606、1706、1806．．．積體電路晶粒
208、708、808、908、1008、1508、1608、1708、1808．．．連接柱
210、710、810、910、1010、1510、1610、1710、1810．．．封裝體
212、712、812、912、1012、1512、1612、1712、1812．．．內部互連
214、714、814、914、1014、1514、1614、1714、1814．．．上晶粒表面
216、716、816、916、1016、1516、1616、1716、1816．．．作用側
218、718、818、918、1018、1518、1618、1718、1818．．．柱頂部
220、720、820、920、1020、1520、1620、1720、1820．．．柱側
222、722、822、1522．．．上面頂部封裝表面
224、724、824、1524．．．下面頂部封裝表面
626、1326、2626．．．模具
628、1328、2628．．．輔助膜
930、1030、1730、1830．．．頂部封裝表面
1032、1532、1732、1832．．．銲料蓋
1634．．．連接件凹槽
2038．．．遮罩層
2702、2704、2706、2708．．．步驟
第1圖係為本發明第一實施例的積體電路封裝系統之仰視圖。
第2圖係沿著第1圖之剖面線2-2的積體電路封裝系統之剖視圖。
第3圖係為該積體電路封裝系統之製造步驟的基板之仰視圖。
第4圖係沿第3圖之剖面線4-4的基板之剖視圖。
第5圖係在該基板上安裝積體電路晶粒的第4圖之結構。
第6圖係形成封裝體的第5圖之結構。
第7圖係以本發明第二實施例，沿著第1圖的剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統之剖視圖。
第8圖係以本發明第三實施例，沿著第1圖的剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統之剖視圖。
第9圖係以本發明第四實施例，沿著第1圖的剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統之剖視圖。
第10圖係以本發明第五實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統之剖視圖。
第11圖係以第10圖之積體電路封裝系統的製造步驟，沿著第3圖之剖面線4-4，且藉由第3圖之仰視圖為例的基板之剖視圖。
第12圖係在該基板上安裝積體電路晶粒的第11圖之結構。
第13圖係形成封裝體的第12圖之結構。
第14圖係形成銲料蓋的第13圖之結構。
第15圖係以本發明第六實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統之剖視圖。
第16圖係以本發明第七實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統之剖視圖。
第17圖係以本發明第八實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統之剖視圖。
第18圖係以本發明第九實施例，沿著第1圖之剖面線2-2，且藉由第1圖之仰視圖為例的積體電路封裝系統之剖視圖。
第19圖係為自第18圖之內嵌虛線橢圓形內的具有銲料蓋之連接柱之示範側視圖。
第20圖係以第18圖之積體電路封裝系統的製造步驟，沿著第3圖之剖面線4-4，且藉由第3圖之仰視圖為例的基板之剖視圖。
第21圖係在遮罩層內形成該連接柱的第20圖之結構。
第22圖係在連接柱上沉積銲料的第21圖之結構。
第23圖係移除第21圖之遮罩層的第22圖之結構。
第24圖係形成銲料蓋的第23圖之結構。
第25圖係在該基板上安裝積體電路晶粒的第24圖之結構。
第26圖係形成封裝體的第25圖之結構。
第27圖係以本發明再一實施例之積體電路封裝系統的製造方法之流程圖。
2702、2704、2706、2708．．．步驟

Claims (10)

  1. 一種積體電路封裝系統之製造方法，係包括：提供基板；附加連接柱至該基板，該連接柱具有柱頂部及柱側；提供保護塗層於該柱頂部上；在該連接柱上形成銲料蓋，且該銲料蓋位在該保護塗層及部分的該柱側上；在該基板上安裝積體電路晶粒，該積體電路晶粒具有上晶粒表面；以及在該基板、該連接柱及該積體電路晶粒上形成封裝體。
  2. 如申請專利範圍第1項所述之方法，復包括附加外部互連到該基板。
  3. 如申請專利範圍第1項所述之方法，其中，在該該連接柱上形成該封裝體包括形成與該柱頂部共面之該封裝體的頂部封裝表面。
  4. 如申請專利範圍第1項所述之方法，其中，在該積體電路晶粒上形成該封裝體包括形成與該上晶粒表面共面之該封裝體的頂部封裝表面。
  5. 如申請專利範圍第1項所述之方法，其中，部分該銲料蓋與該封裝體接觸。
  6. 一種積體電路封裝系統，係包括：基板； 在該基板上的連接柱，該連接柱具有柱頂部及柱側；在該柱頂部上的保護塗層；在該連接柱上的銲料蓋，該銲料蓋位在該保護塗層及部分的該柱側上；在該基板上的積體電路晶粒，該積體電路晶粒具有上晶粒表面；以及在該基板、該連接柱及該積體電路晶粒上的封裝體。
  7. 如申請專利範圍第6項所述之系統，復包括附加到該基板之外部互連。
  8. 如申請專利範圍第6項所述之系統，其中，該封裝體之頂部封裝表面與該柱頂部共面。
  9. 如申請專利範圍第6項所述之系統，其中，該封裝體之頂部封裝表面與該上晶粒表面共面。
  10. 如申請專利範圍第6項所述之系統，其中，部分該銲料蓋與該封裝體接觸。
TW100141974A 2010-11-16 2011-11-16 具連接結構之積體電路封裝系統及其製造方法 TWI538071B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41441910P 2010-11-16 2010-11-16

Publications (2)

Publication Number Publication Date
TW201230220A TW201230220A (en) 2012-07-16
TWI538071B true TWI538071B (zh) 2016-06-11

Family

ID=46047047

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100141974A TWI538071B (zh) 2010-11-16 2011-11-16 具連接結構之積體電路封裝系統及其製造方法

Country Status (2)

Country Link
US (1) US9202715B2 (zh)
TW (1) TWI538071B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633100B2 (en) * 2011-06-17 2014-01-21 Stats Chippac Ltd. Method of manufacturing integrated circuit packaging system with support structure
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
US8698297B2 (en) * 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
US9116145B2 (en) * 2011-12-14 2015-08-25 The George Washington University Flexible IC/microfluidic integration and packaging
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US9406596B2 (en) * 2013-02-21 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Molding compound structure
US8970024B2 (en) * 2013-03-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding material forming steps
CN104051386B (zh) * 2013-03-14 2018-12-14 台湾积体电路制造股份有限公司 具有模塑料形成的台阶的封装件
US8951834B1 (en) 2013-06-28 2015-02-10 Stats Chippac Ltd. Methods of forming solder balls in semiconductor packages
US9859200B2 (en) * 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US10049893B2 (en) * 2016-05-11 2018-08-14 Advanced Semiconductor Engineering, Inc. Semiconductor device with a conductive post
US10658334B2 (en) * 2016-08-18 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a package structure including a package layer surrounding first connectors beside an integrated circuit die and second connectors below the integrated circuit die
DE102017102035A1 (de) * 2017-02-02 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
US10636774B2 (en) 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
DE112017008326T5 (de) 2017-12-29 2020-10-08 Intel Corporation Mikroelektronische Anordnungen
US11494682B2 (en) 2017-12-29 2022-11-08 Intel Corporation Quantum computing assemblies
WO2019132967A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
WO2019132970A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11469206B2 (en) 2018-06-14 2022-10-11 Intel Corporation Microelectronic assemblies
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
US10950529B2 (en) 2018-08-30 2021-03-16 Advanced Semiconductor Engineering Korea, Inc. Semiconductor device package
JP7161904B2 (ja) * 2018-10-11 2022-10-27 新光電気工業株式会社 半導体装置の製造方法
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US6566741B2 (en) * 1999-10-21 2003-05-20 Intel Corporation Grounding of package substrates
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
US7517729B2 (en) * 2004-11-13 2009-04-14 Stats Chippac Ltd. Integrated circuit package system with heat slug
JP2007194436A (ja) 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7298037B2 (en) * 2006-02-17 2007-11-20 Stats Chippac Ltd. Stacked integrated circuit package-in-package system with recessed spacer
US7242081B1 (en) 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
KR100909322B1 (ko) 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
US7618849B2 (en) * 2007-10-22 2009-11-17 Broadcom Corporation Integrated circuit package with etched leadframe for package-on-package interconnects
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
JP5543084B2 (ja) * 2008-06-24 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US7951643B2 (en) 2008-11-29 2011-05-31 Stats Chippac Ltd. Integrated circuit packaging system with lead frame and method of manufacture thereof
US20100148337A1 (en) * 2008-12-17 2010-06-17 Yong Liu Stackable semiconductor package and process to manufacture same
JP2010153497A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd モールド成形方法及びモールド成形装置
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US9299648B2 (en) * 2009-03-04 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with patterned substrate and method of manufacture thereof
US7847382B2 (en) * 2009-03-26 2010-12-07 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US8018034B2 (en) * 2009-05-01 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
US7927917B2 (en) 2009-06-19 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with inward and outward interconnects and method of manufacture thereof
US8587129B2 (en) * 2009-07-31 2013-11-19 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via base and method of manufacture thereof
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8035235B2 (en) * 2009-09-15 2011-10-11 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
JP5425584B2 (ja) * 2009-10-15 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8273607B2 (en) * 2010-06-18 2012-09-25 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and underfill and method of manufacture thereof
US8435881B2 (en) * 2011-06-23 2013-05-07 STAT ChipPAC, Ltd. Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation
US8546194B2 (en) * 2011-12-14 2013-10-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof

Also Published As

Publication number Publication date
US20120119360A1 (en) 2012-05-17
TW201230220A (en) 2012-07-16
US9202715B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
TWI538071B (zh) 具連接結構之積體電路封裝系統及其製造方法
TWI512849B (zh) 具有堆疊式封裝件之積體電路封裝系統及其製造方法
TWI518871B (zh) 具有雙側連接的積體電路封裝系統及其製造方法
US7732901B2 (en) Integrated circuit package system with isloated leads
US8022539B2 (en) Integrated circuit packaging system with increased connectivity and method of manufacture thereof
US8455988B2 (en) Integrated circuit package system with bumped lead and nonbumped lead
KR101863850B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR101964389B1 (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
TWI646607B (zh) 無芯積體電路封裝系統及其製造方法
JP5557204B2 (ja) 集積回路パッケージシステムおよびその製造システム
US8546194B2 (en) Integrated circuit packaging system with interconnects and method of manufacture thereof
US8134242B2 (en) Integrated circuit package system with concave terminal
US11139233B2 (en) Cavity wall structure for semiconductor packaging
US9299650B1 (en) Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
US9059108B2 (en) Integrated circuit packaging system with interconnects
US9054098B2 (en) Integrated circuit packaging system with redistribution layer and method of manufacture thereof
US8652881B2 (en) Integrated circuit package system with anti-peel contact pads
US8426955B2 (en) Integrated circuit packaging system with a stack package and method of manufacture thereof
US8809119B1 (en) Integrated circuit packaging system with plated leads and method of manufacture thereof
US20080230881A1 (en) Integrated circuit package system with lead support
TWI470703B (zh) 具高密度外部互連之積體電路封裝系統
US8106502B2 (en) Integrated circuit packaging system with plated pad and method of manufacture thereof
JP2006040983A (ja) 半導体装置の製造方法