CN1909225A - 半导体装置及半导体芯片 - Google Patents

半导体装置及半导体芯片 Download PDF

Info

Publication number
CN1909225A
CN1909225A CNA2006100991936A CN200610099193A CN1909225A CN 1909225 A CN1909225 A CN 1909225A CN A2006100991936 A CNA2006100991936 A CN A2006100991936A CN 200610099193 A CN200610099193 A CN 200610099193A CN 1909225 A CN1909225 A CN 1909225A
Authority
CN
China
Prior art keywords
metal electrode
semiconductor device
semiconductor
electronic pads
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100991936A
Other languages
English (en)
Other versions
CN100505224C (zh
Inventor
进藤昭则
高野道义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1909225A publication Critical patent/CN1909225A/zh
Application granted granted Critical
Publication of CN100505224C publication Critical patent/CN100505224C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种具有凸起的半导体装置及半导体芯片，其中，该凸起设置于微型的电极垫上，有助于提高安装性及检查效率。本发明的半导体装置包括：半导体层(10)；设于所述半导体层(10)上面的电极垫(20)；位于所述电极垫(20)的上面、具有使所述电极垫(20)的至少一部分露出的开口(32)的绝缘层(30)；以及至少设于所述开口(32)处的金属电极(40)，其中，所述金属电极(40)包括：设于所述电极垫(20)上面的第一部分(40a)；以及设于所述电极垫(20)外侧的所述绝缘层(30)的上面、与所述第一部分(40a)相比上表面的面积更大的第二部分(40b)。

Description

半导体装置及半导体芯片
技术领域
本发明涉及半导体装置及半导体芯片。
背景技术
一般而言，在半导体芯片上，沿其外周配置有多个与内部电路相连的电极垫。并且，一种将凸起设于电极垫上，使其与具有布线图案的基板相对，以此来进行电连接的技术也为大众所熟知。
随着近年来半导体芯片的微型化，已开始谋求缩小电极垫的面积。针对这种情况，也需将凸起相应地缩小，从而引起了安装面的面积减少的问题。安装面的面积缩小往往会影响到与基板的布线图案之间的正常电连接。并且，在利用凸起(bump)对半导体芯片的电气特性进行检查时，因与检查端子接触的面很小，使检查效率降低。
发明内容
本发明的目的就在于提供一种具有金属电极(凸起)的半导体装置及半导体芯片，其中，该金属电极设置于微型的电极垫上，有助于提高安装性及检查效率。
(1)本发明涉及的半导体装置包括：半导体层；设于所述半导体层上面的电极垫；位于所述电极垫的上面、具有使所述电极垫的至少一部分露出的开口的绝缘层；以及至少设于所述开口上的金属电极，其中，所述金属电极包括：设于所述电极垫的至少一部分的垂直上方的第一部分；以及与第一部分相比、上表面的面积更大的第二部分。
根据本发明涉及的半导体装置，金属电极包括：第一部分和第二部分，其中，第一部分设置于电极垫的上面，而第二部分与第一部分相比，上表面的面积更大，且不在电极垫的上面。例如，当将第二部分用作安装面时，即使电极垫被微型化，也能够确保期望的安装面面积。由此，例如，在使具有布线图案的基板与形成有金属电极的表面相对安装时，尽管在布线图案与金属电极之间设有导电性微粒，但由于安装面的面积较大，所以能够提高微粒的补充性(改良性)，从而能够准确无误地进行电连接。最终，能够提供一种可靠性得到提高的微型半导体装置。
此外，本发明中提及的设于特定的A层(以下称作“A层”)上面的特定的B层(以下称作“B层”)既包括B层直接设置在A层上的情况，也包括B层隔着其他层设置在A层上的情况。
本发明的半导体装置还可采取下述的形式。
(2)在本发明涉及的半导体装置中，所述绝缘层的上表面的高度可大致相等。
根据这种形式，能够在没有高低平面差异的平坦面上形成金属电极，从而也能够使金属电极的上表面成为平坦面，提高可安装性。
(3)在本发明涉及的半导体装置中，所述第一部分的上表面的高度与所述第二部分的上表面的高度可大致相等。
(4)在本发明涉及的半导体装置中，可在位于所述第二部分下方的绝缘层上设置保护层。
(5)在本发明涉及的半导体装置中，俯视时，所述第一部分的宽度可小于所述第二部分的宽度。
(6)在本发明涉及的半导体装置中，位于所述第一部分下方的所述半导体层可以是未设置半导体元件的禁止区，位于所述第二部分下方的所述半导体层可以是元件形成区。
根据这种形式，第二部分是与第一部分相比、上表面面积更大的区域。因此，在该面上进行安装时，能够分散安装时的压力，即使在下层配置有半导体元件时，也能防止半导体元件的特性改变。
(7)本发明涉及的半导体芯片包括排列的、多个金属电极，所述多个金属电极包括位于电极垫的至少一部分的垂直上方的第一部分；以及与所述第一部分相比、上表面的面积更大的第二部分，所述多个金属电极的所述第一部分和所述第二部分中至少一个交错配置。
根据本发明涉及的半导体芯片，能以窄的间距排列多个金属电极，从而能够提供一种微型的半导体芯片。这是因为对第一部分和第二部分中的至少一个进行交错配置，由此实现了面积的缩小。
本发明的半导体芯片还可采取下述的形式。
(8)在本发明涉及的半导体芯片中，所述多个金属电极中的一个金属电极的所述第一部分可与另一个金属电极的所述第二部分相邻，所述另一个金属电极的所述第一部分可与所述一个金属电极的所述第二部分相邻配置。
根据这种形式，能够更加缩小配置金属电极所需的面积，从而能够进一步实现微型化。
(9)在本发明涉及的半导体芯片中，所述第二部分在所述金属电极的排列方向上的宽度可大于第一部分的宽度，并且，从垂直于所述金属电极的排列方向的方向看时，相邻的所述金属电极的第二部分可局部重叠。
附图说明
图1是第一实施例涉及的半导体装置的说明图。
图2是第一实施例涉及的半导体装置的说明图。
图3是第一实施例的变形例涉及的半导体装置的说明图。
图4是第二实施例涉及的半导体装置的说明图。
图5是第三实施例涉及的半导体芯片的说明图。
图6是第三实施例的变形例涉及的半导体芯片的说明图。
图7是第四实施例涉及的半导体芯片的说明图。
具体实施方式
下面，参照附图，对本发明的实施例进行说明。
1.半导体装置
1.1.第一实施例
参照图1及图2，对第一实施例涉及的半导体装置进行说明。图1是根据本实施例的半导体装置的示意性剖视图，图2是用于表示包含在图1所示的半导体装置中的金属电极的平面形状的俯视图。此外，图1是沿图2的I-I线的剖面。
如图1所示，根据本实施例的半导体装置包括基体10。基体10例如可以是硅基板，并且可在硅基板上形成集成电路(未图示)。此外，基体10也可以是芯片形状或者是半导体晶片。
在基体10上设有具有预定图案的电极垫20。电极垫20能够与设于基体10上的集成电路电连接。电极垫20可由铝或铜等金属形成。
在电极垫20的上面设有绝缘膜30。绝缘膜30例如可由SiO2、SiN、聚酰亚胺树脂等形成。绝缘膜30并没有覆盖整个电极垫20，而是具有使电极垫20的至少一部分区域露出的开口32。在根据本实施例的半导体装置中，图示了在电极垫20的中央区域具有正方形的开口32的情况，但并不限定于此。例如，开口32也可以具有圆形、以及除正方形之外的四边形中的任一种平面形状。
而且，在根据本实施例的半导体装置中，绝缘膜30的上表面的高度形成为大致相等。这样，通过将绝缘膜30的上表面设置为平坦的上表面，从而具有能够容易地形成上表面平坦的金属电极的优点(后面将对金属电极进行详述)。这时，在形成绝缘膜30后，通过进行例如CMP法等平坦化步骤，从而可形成上表面的高度大致相等的绝缘膜30。
在本实施例涉及的半导体装置中，至少在电极垫20上面的开口32上设有金属电极40。即，在电极垫20的露出面上设有金属电极40。金属电极40包括第一部分40a和第二部分40b，其中，第一部分40a设于电极垫20的垂直上方，而第二部分40b设于电极垫20外侧的绝缘膜30上(后面将对第一部分40a和第二部分40b进行进一步详述)。此外，也可以是第一部分40a的至少一部分形成在电极垫20的垂直上方。
金属电极40可由一层或多层形成，并且可由金、镍或铜等金属形成。而且，虽然未进行图示，但是还可在金属电极40的最下层设置阻挡层。阻挡层用于防止电极垫20与金属电极40两者的扩散。阻挡层可由一层或多层形成，例如，也可以通过溅射法形成阻挡层。甚至，阻挡层还可进一步具有提高电极垫20及金属电极40的密接性的功能。阻挡层也可以包括钛钨(TiW)层。在阻挡层由多层构成的情况下，阻挡层的最上面的表面可以是使金属电极40沉积的镀着供电用的金属层(例如Au层)。
接着，参照图2，说明金属电极40的平面形状。如上所述，包含在第一实施例所涉及的半导体装置中的金属电极40包括：第一部分40a和第二部分40b。如图2所示，第二部分40b与第一部分40a相比，其上表面的面积更大。具体而言，所设置的第二部分40b由于宽度比第一部分40a的宽度更宽，所以上表面的面积更大。在此所说的宽度指的是沿着与金属电极40的长边方向交叉的方向看时的宽度。可将第二部分40b作为安装面。简而言之，在本实施例中，未将安装面(第二部分)设置在电极垫20的上面。
而且，由于如上所述，在上表面的高度均等的绝缘层30上设有金属电极40，因而可将金属电极40的上表面作为平坦面。尤其，因为将第二部分40b用作安装面，所以通过形成平坦面，能够进一步提高安装性。
在本实施例中，第一部分40a是设于平面形状为四边形的第二部分40b的一边的凸部。第一部分40a也可以具有长方形的平面形状。简而言之，第一部分40a具有短边小于第二部分40b的边长的形状。第一部分40a具有只覆盖设于电极垫20上的开口32的宽度X(平行于与第二部分40b连接的边的方向上的宽度)。另一方面，对于其它边的宽度Y，也需要该宽度Y只覆盖开口32。此外，在本实施例中，图示了将第一部分40a配置于第二部分40b的一边的中央部的情况，但并不限定于此。并且，虽然图2中示出的是第二部分40b的平面形状为四边形的情况，但也不限定于此，例如，其平面形状也可以呈圆形。
根据本实施例涉及的半导体装置，金属电极40包括：第一部分40a和第二部分40b，其中，第一部分40a设置于电极垫20的上面，而第二部分40b与第一部分40a相比，上表面的面积更大，且不在电极垫20的上面。例如，当将第二部分40b用作安装面时，即使电极垫20被微型化，也能够确保期望的安装面面积。由此，例如，在使具有布线图案的基板与形成有金属电极40的表面相对安装时，尽管在布线图案与金属电极之间设有导电性微粒，但由于安装面的面积较大，所以能够提高微粒的补充性。因此，能够准确无误地进行半导体芯片与布线图案间的电连接。最终，能够提供一种高可靠性的微型半导体装置。
而且，当利用第二部分40b对半导体芯片的电气特性进行检查时，由于第二部分40b的面积较大，所以能够增大与检查端子间的接触面积。因此，不但能够缩短检查所需的处理时间，而且还能提高可靠度。
(变形例)
接着，参照图3，对本实施例涉及的半导体装置的变形例进行说明。与上述实施例涉及的半导体装置相比，在根据本变形例的半导体装置中，金属电极40的上表面的高度不同。此外，在下面的描述中，将围绕着与本实施例涉及的半导体装置的不同点进行说明。
如图3所示，在根据本变形例的半导体装置中，在第二部分40b下面、绝缘膜30与金属电极40之间设有保护层42。并且，在第一部分40a处未设置保护层。因此，第二部分40b的上表面的高度比第一部分40a高出保护层42的高度那么多。作为保护层42，例如可使用聚酰亚胺层。而且，该保护层42还可以使用在基体10的上面形成覆盖电极垫20的绝缘层(未图示)后、使在该绝缘层处形成开口32时的掩膜层(未图示)残留下来后的物质。而且，也可以与形成开口32时的掩膜层分开地重新设计保护层42的形成步骤。
根据本实施例涉及的半导体装置，由于保护层42设置在作为安装面的第二部分40b处，所以能够更好地分散安装时金属电极40所受到的压力。因此，能够提供一种可靠性得到提高的半导体装置。
1.2.第二实施例
接着，参照图4说明第二实施例涉及的半导体装置。图4是本实施例涉及的半导体装置的示意性剖视图。此外，对于与第一实施例共同的结构和部件，省略其详细描述。
如图4所示，在第二实施例涉及的半导体装置中，包括：基体10、设于基体10上面的电极垫20、设于电极垫20上并具有开口32的绝缘层30、以及金属电极40。在第二实施例涉及的半导体装置中，在金属电极40的第一部分40a的下方设有禁止区10A，在第二部分40b的下方设有元件形成区10B。禁止区10A是未设置半导体元件的区域，而元件形成区10B是能够设置各种半导体元件的区域。作为半导体元件的例子，例如可列举出MOS晶体管、二极管、以及电阻器等。
根据第二实施例涉及的半导体装置，可将半导体元件设置在第二部分40b的下方。为了避免金属电极40的内部应力所引起的压力、或者安装时的压力造成半导体元件的特性改变，一般不会在金属电极40的下方设置半导体元件。但是，根据本实施例的半导体装置，因为第二部分40b的上表面的面积较大，所以能够分散上述这些压力。因此，即使将半导体元件配置于第二部分40b的下方，仍然可以减少特性的改变。而且，通过在第二部分40b的下方配置半导体元件，也有助于实现半导体芯片的微型化。
2.半导体芯片
2.1.第三实施例
下面，将参照图5(A)及图5(B)，对第三实施例涉及的半导体芯片进行说明。图5(A)是本实施例涉及的半导体芯片的示意图，图5(B)是图5(A)中的A部的放大俯视图。在第三实施例涉及的半导体芯片中，排列有多个第一实施例中描述的金属电极40。对于金属电极40的剖面结构以及平面形状，请参照1.1.中的描述。
如图5(A)所示，在第三实施例涉及的半导体芯片100中，沿长边侧的外周排列有多个金属电极40。如图5(B)所示，在相邻的金属电极40之间，第一部分40a和第二部分40b配置成相互之间不邻接(也就是说相邻的金属电极的第一部分之间彼此不邻接，第二部分之间彼此不邻接)。具体而言，一个金属电极40的第一部分40a配置成与另一个金属电极40的第二部分40b邻接，一个金属电极40的第二部分40b配置成与另一个金属电极40的第一部分40a邻接。即，多个金属电极40的第一部分40a相互交错配置，第二部分40b也相互交错配置。这时，相邻的金属电极40之间需要具有一间隔，且需该间隔只允许设置与第二部分40b电连接的布线图案(未图示)。
根据第三实施例涉及的半导体芯片100，能以窄的间距排列多个金属电极40，从而能够提供一种微型的半导体芯片。在半导体芯片100中，在金属电极40的排列方向上看时，金属电极40的第一部分40a及第二部分40b的宽度不同。即，上表面面积大的第二部分40b的宽度比第一部分40a更大。因此，能够将其它金属电极40的第二部分40b配置在相邻的第一部分40a之间留出的空间内，从而能够在一定的面积内进行高效地配置。最终，能够提供一种缩小了面积的半导体芯片。此外，通过采用这种配置，俯视时，多个金属电极40的表面积与金属电极40间的间隙的表面积的比例均等，从而可提高凸起的密度。由此，具有可提高安装性的优点。
而且，在上述实施例中，示出了对第一部分40a和第二部分40b进行交错配置的情况，但也不限定于此。例如，也可以如图6(A)和图6(B)所示，对第一部分40a或第二部分40b中任一个进行交错配置。此外，图6(A)、图6(B)是对应于图5(B)的示意图。
2.2.第四实施例
接着，参照图7(A)和图7(B)说明第四实施例涉及的半导体芯片。图7(A)是本实施例涉及的半导体芯片的示意图，图7(B)是图7(A)中的A部的放大俯视图。
如图7(A)所示，在第四实施例涉及的半导体芯片110中，沿长边侧的外周交替配置有多个金属电极40、50。至于金属电极40的剖面结构及平面形状，请参照1.1.中的描述。金属电极50的剖面结构虽与金属电极40相同，但平面形状却不同。
如图7(B)所示，在本实施例涉及的半导体芯片中，第一部分40a和第一部分50a交错配置，同样地，第二部分40b和第二部分50b也交错配置。金属电极50的第二部分50b设于半导体芯片110的外侧方向。该第二部分50b与一侧的金属电极40的第一部分40a之间的距离X1大于与相反一侧的第一部分40a之间的距离X2。即，通过缩小金属电极50的第二部分50b的图案，获得了X1的距离。
根据第四实施例涉及的半导体芯片，对于在半导体芯片110的外侧方向具有第二部分50b的金属电极50，第二部分50b的图案受到控制。具体而言，第二部分50b的图案使与相邻配置的金属电极40的设于半导体芯片110的内侧方向的第二部分40b重叠的面积减少。因此，能够可靠地设置与第二部分40b电连接的布线图案区域。最终，能够提供一种提高了布线图案的设计自由度的半导体芯片。
此外，本发明并不限于上述实施方式，可有各种变形。例如，本发明包括与在实施方式中说明的结构实质上相同的结构(例如，作用，方法以及结果相同的结构，或者，目的以及结果相同的结构)。并且，本发明还包括调换实施方式中说明的结构中的非本质部分的结构。并且，本发明还包括取得与实施方式中说明的结构相同作用效果的结构，或者可以达到相同目的的结构。并且，本发明还包括在实施方式说明的结构中添加现有技术的结构。
附图标记说明
10     基体
10A    禁止区
10B    元件形成区
20     电极垫
30     绝缘膜
32     开口
40     金属电极
40a    第一部分
40b    第二部分
42     保护层
50     金属电极
100    半导体芯片
110    半导体芯片

Claims (9)

1.一种半导体装置，包括：
半导体层；
设于所述半导体层上面的电极垫；
绝缘层，位于所述电极垫的上面，具有使所述电极垫的至少一部分露出的开口；以及
至少设于所述开口上的金属电极，
其中，所述金属电极包括：
设于所述电极垫的至少一部分的垂直上方的第一部分；以及
与所述第一部分相比上表面的面积更大的第二部分。
2.根据权利要求1所述的半导体装置，其中，
所述绝缘层的上表面的高度大致相等。
3.根据权利要求1或2所述的半导体装置，其中，
所述第一部分的上表面的高度与所述第二部分的上表面的高度大致相等。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
在位于所述第二部分下方的绝缘层上设有保护层。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
俯视时，所述第一部分的宽度小于所述第二部分的宽度。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
位于所述第一部分下方的所述半导体层是未设置半导体元件的禁止区，
位于所述第二部分下方的所述半导体层是元件形成区。
7.一种半导体芯片，包括排列的、多个金属电极，其中，
所述多个金属电极包括位于电极垫的至少一部分的垂直上方的第一部分；以及与所述第一部分相比、上表面的面积更大的第二部分，
所述多个金属电极的所述第一部分和所述第二部分中至少一个交错配置。
8.根据权利要求7所述的半导体芯片，其中，
在所述多个金属电极中，一个金属电极的所述第一部分与另一个金属电极的所述第二部分相邻，
所述另一个金属电极的所述第一部分与所述一个金属电极的所述第二部分相邻。
9.根据权利要求7或8所述的半导体芯片，其中，
所述第二部分在所述金属电极的排列方向上的宽度大于所述第一部分的宽度，
从垂直于所述金属电极的排列方向的方向看时，相邻的所述金属电极的所述第二部分局部重叠。
CNB2006100991936A 2005-08-03 2006-08-02 半导体装置及半导体芯片 Expired - Fee Related CN100505224C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005225450A JP4251164B2 (ja) 2005-08-03 2005-08-03 半導体装置および半導体チップ
JP2005225450 2005-08-03

Publications (2)

Publication Number Publication Date
CN1909225A true CN1909225A (zh) 2007-02-07
CN100505224C CN100505224C (zh) 2009-06-24

Family

ID=37700267

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100991936A Expired - Fee Related CN100505224C (zh) 2005-08-03 2006-08-02 半导体装置及半导体芯片

Country Status (3)

Country Link
US (1) US7638886B2 (zh)
JP (1) JP4251164B2 (zh)
CN (1) CN100505224C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773097B1 (ko) * 2006-08-22 2007-11-02 삼성전자주식회사 패드를 갖는 반도체 소자
US20090102679A1 (en) * 2007-10-19 2009-04-23 Optimal Innovations Inc. Infrastructure device with removable face plate for remote operation
US8383949B2 (en) * 2009-12-29 2013-02-26 Intel Corporation Method to form lateral pad on edge of wafer
JP6012688B2 (ja) * 2014-10-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
KR102450326B1 (ko) 2015-10-06 2022-10-05 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
JP6826088B2 (ja) * 2017-11-28 2021-02-03 旭化成エレクトロニクス株式会社 半導体パッケージ及びカメラモジュール

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152746A (ja) 1987-12-10 1989-06-15 Nec Corp 半導体装置
JPH02278864A (ja) 1989-04-20 1990-11-15 Nec Corp 半導体装置の入力保護回路
US5404047A (en) * 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
JPH0922912A (ja) 1995-07-05 1997-01-21 Casio Comput Co Ltd 半導体装置及びその製造方法
JPH09237800A (ja) 1996-02-29 1997-09-09 Toshiba Corp 半導体装置
KR100210711B1 (ko) * 1996-10-01 1999-07-15 윤종용 반도체 칩 구조
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6388696B1 (en) * 1997-05-28 2002-05-14 Oki Electric Industry Co., Ltd Led array, and led printer head
JPH1140754A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp 半導体装置
KR100295637B1 (ko) * 1997-12-29 2001-10-24 김영환 반도체웨이퍼의구조및반도체칩의제조방법
JP2000022206A (ja) * 1998-07-01 2000-01-21 Oki Electric Ind Co Ltd 半導体発光装置
JP2000340696A (ja) 1999-05-31 2000-12-08 Matsushita Electric Works Ltd 半導体パッケージの製造方法
JP3659112B2 (ja) * 2000-02-03 2005-06-15 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2001264391A (ja) 2000-03-17 2001-09-26 Mitsubishi Materials Corp 電極端子及び該電極端子を有する回路素子
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2003060051A (ja) 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
JP3785442B2 (ja) 2001-11-21 2006-06-14 大日本印刷株式会社 半導体装置の製造方法
JP2003309120A (ja) 2002-04-15 2003-10-31 Mitsubishi Electric Corp 半導体装置
JP2003332448A (ja) * 2002-05-14 2003-11-21 Mitsubishi Electric Corp 半導体装置
JP3871609B2 (ja) * 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
JP3986989B2 (ja) * 2003-03-27 2007-10-03 松下電器産業株式会社 半導体装置
US6856022B2 (en) * 2003-03-31 2005-02-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7064450B1 (en) * 2004-05-11 2006-06-20 Xilinx, Inc. Semiconductor die with high density offset-inline bond arrangement
US7235412B1 (en) * 2004-05-11 2007-06-26 Xilinx, Inc. Semiconductor component having test pads and method and apparatus for testing same
US6953997B1 (en) * 2004-06-04 2005-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with improved bonding pad connection and placement

Also Published As

Publication number Publication date
JP2007042866A (ja) 2007-02-15
US7638886B2 (en) 2009-12-29
CN100505224C (zh) 2009-06-24
US20070045837A1 (en) 2007-03-01
JP4251164B2 (ja) 2009-04-08

Similar Documents

Publication Publication Date Title
CN1199268C (zh) 半导体装置及其制造方法
CN1266764C (zh) 半导体器件及其制造方法
US7956454B2 (en) Wiring board and ceramic chip to be embedded
KR101981149B1 (ko) 고밀도 3차원 집적 커패시터
CN1604312A (zh) 倒装芯片安装电路板、其制造方法和集成电路装置
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1231964C (zh) 半导体器件
CN1665027A (zh) 半导体器件
CN1714442A (zh) 半导体器件
CN1725466A (zh) 垫重分布层与铜垫重分布层的制造方法
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN1909225A (zh) 半导体装置及半导体芯片
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
CN1348605A (zh) 集成电路装置
CN1791311A (zh) 制造电路基板的方法和制造电子部件封装结构的方法
CN1893069A (zh) 半导体装置及其制造方法
CN1221310A (zh) 载带自动键合膜
CN1540421A (zh) 半导体装置及其制造方法以及电子装置及其制造方法
CN1897261A (zh) 半导体装置
US7112468B2 (en) Stacked multi-component integrated circuit microprocessor
CN1324668C (zh) 半导体装置及其制造方法
CN1901149A (zh) 半导体装置及其制造方法
CN1808711A (zh) 封装体及封装体模块
CN1309069C (zh) 半导体器件及其制造方法、电路基板和电子设备
CN1601714A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20160802

CF01 Termination of patent right due to non-payment of annual fee