JP2003332448A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003332448A
JP2003332448A JP2002139148A JP2002139148A JP2003332448A JP 2003332448 A JP2003332448 A JP 2003332448A JP 2002139148 A JP2002139148 A JP 2002139148A JP 2002139148 A JP2002139148 A JP 2002139148A JP 2003332448 A JP2003332448 A JP 2003332448A
Authority
JP
Japan
Prior art keywords
pad
pads
row
semiconductor device
inner row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002139148A
Other languages
English (en)
Inventor
Kazusada Shimizu
一禎 清水
Akira Oizumi
晶 大泉
Yasubumi Mori
保文 森
Akira Mukai
晶 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002139148A priority Critical patent/JP2003332448A/ja
Priority to US10/291,649 priority patent/US6720636B2/en
Priority to DE10254455A priority patent/DE10254455A1/de
Publication of JP2003332448A publication Critical patent/JP2003332448A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

(57)【要約】 【課題】 パッドおよびパッド制御部の配置領域を小さ
くし、半導体チップの小面積化を図る半導体装置を得
る。 【解決手段】 パッド１およびパッド１の入出力信号を
制御するパッド制御部２からなる複数の内列用パッド６
および複数の外列用パッド７を備え、内列用パッド６の
パッド１およびパッド制御部２の配列は、外列用パッド
７のパッド１およびパッド制御部２の配列を反転したも
のとし、かつ内列用パッド６および外列用パッド７のパ
ッド１およびパッド制御部２の配列方向は、ボンディン
グ方向に一致させ、内列用パッド６および外列用パッド
７をボンディング方向に垂直に交互に複数配置した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、パッドと、その
パッドの入出力信号を制御するパッド制御部とを備えた
半導体装置に関するものである。
【０００２】
【従来の技術】図９は従来の２電源構成（内部電源と外
部電源）の場合の半導体装置を示す配置図であり、図に
おいて、１はパッド、２はパッド１からの入力信号また
はパッド１への出力信号を制御するパッド制御部であ
る。パッド制御部２において、３は例えば容量等によっ
て構成され、電気的に半導体チップ内の素子を保護する
保護部、４は入出力される信号を内部電源および外部電
源間で変換するレベルシフタ部、５は論理回路等によっ
て構成され、入出力される信号を論理的に変換処理する
ロジック部である。６はパッド１およびパッド制御部２
間の距離が短い内列用パッド、７はパッド１およびパッ
ド制御部２間の距離が長い外列用パッドである。８は外
列用パッド７相互の隣り合うパッド１間の距離である。
ＶＤＤは内部電源配線、ＶＳＳは内部グランド配線、Ｖ
ＤＤＸは外部電源配線、ＶＳＳＸは外部グランド配線で
あり、これらはパッド制御部２への電源として利用され
るものである。
【０００３】次に動作について説明する。図９におい
て、パッド１にはパッド制御部２が設けられており、内
部電源配線ＶＤＤ、内部グランド配線ＶＳＳ、および外
部電源配線ＶＤＤＸ、外部グランド配線ＶＳＳＸからの
２電源を利用して、パッド１の入出力信号をレベルシフ
トする等の制御を行う。パッド１は、ワイヤとボンディ
ングされるため、最小限の大きさが制限されており、ま
た、入出力される信号の電気的な特性の劣化を防ぐた
め、隣り合うパッド１間の最小限の距離も制限されてい
る。ところで、近年、半導体チップの小面積化が求めら
れてきており、他方では多機能化に伴う多ピン化が進ん
でいるため、図９では、パッド１およびパッド制御部２
間の距離を交互に替え、パッド１を千鳥に配置すること
により、パッド１およびパッド制御部２の配置領域を小
さくして多ピン化に対応している。このようなパッド１
を千鳥パッドと呼び、パッド１およびパッド制御部２間
の距離が短いものを内列用パッド６、パッド１およびパ
ッド制御部２間の距離が長いものを外列用パッド７とこ
こでは呼んでいる。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、千鳥パッドに配置する
ことにより、パッド１およびパッド制御部２の配置領域
を小さくして多ピン化に対応しているが、このような配
置では、図９に示したように、外列用パッド７相互の隣
り合うパッド１間の距離８が長くなってしまう。このよ
うに、半導体チップ上において、利用されない領域が生
じてしまうことによって、半導体チップの小面積化が妨
げられてしまう課題があった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、パッドおよびパッド制御部の配置
領域を小さくし、半導体チップの小面積化を図る半導体
装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は、内列用パッドのパッドおよびパッド制御部の配列
を、外列用パッドのパッドおよびパッド制御部の配列を
反転したものとし、かつ内列用パッドおよび外列用パッ
ドのパッドおよびパッド制御部の配列方向を、ボンディ
ング方向に一致させ、内列用パッドおよび外列用パッド
をボンディング方向に垂直に交互に複数配置するように
したものである。
【０００７】この発明に係る半導体装置は、パッド制御
部を、ボンディング方向の垂直方向に隣り合うパッドの
付近を細くして、外形を略Ｔ字形にしたものである。
【０００８】この発明に係る半導体装置は、内列用パッ
ドのパッド制御部と半導体チップ内部との接続配線を、
パッドよりも下層のメタル配線でそのパッド直下を通し
て接続するようにしたものである。
【０００９】この発明に係る半導体装置は、内列用パッ
ドのパッドおよびパッド制御部の配列を、外列用パッド
のパッドおよびパッド制御部の配列を反転したものと
し、かつ内列用パッドおよび外列用パッドのパッドおよ
びパッド制御部の配列方向を、ボンディング方向に垂直
にし、ボンディング方向の１対の内列用パッドおよび外
列用パッドをボンディング方向に垂直に複数配置するよ
うにしたものである。
【００１０】この発明に係る半導体装置は、パッド制御
部を、１対の内列用パッドおよび外列用パッドでボンデ
ィング方向に隣り合うパッドの付近を細くして、外形を
略Ｔ字形にしたものである。
【００１１】この発明に係る半導体装置は、外列用パッ
ドのパッド制御部と半導体チップ内部との接続配線を、
パッドよりも下層のメタル配線でそのパッド直下を通し
て接続するようにしたものである。
【００１２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体装置を示す配置図であり、図において、１はパッ
ド、２はパッド１からの入力信号またはパッド１への出
力信号を制御するパッド制御部である。パッド制御部２
において、３は例えば容量等によって構成され、電気的
に半導体チップ内の素子を保護する保護部、４は入出力
される信号を内部電源および外部電源間で変換するレベ
ルシフタ部、５は論理回路等によって構成され、入出力
される信号を論理的に変換処理するロジック部である。
６はパッド１がチップ内部側に設けられ、パッド１およ
びパッド制御部２により構成される内列用パッド、７は
パッド１がボンディング側に設けられ、内列用パッド６
のパッド１およびパッド制御部２の配列を反転した外列
用パッドである。なお、内列用パッド６および外列用パ
ッド７のパッド１およびパッド制御部２の配列方向は、
ボンディング方向に一致させ、内列用パッド６および外
列用パッド７をボンディング方向に垂直に交互に複数配
置したものである。
【００１３】次に動作について説明する。図１におい
て、パッド１にはパッド制御部２が設けられている。こ
の実施の形態１においても、従来の技術と同様に２電源
を利用して、パッド１の入出力信号をレベルシフトする
等の制御を行うが、具体的な説明は、実施の形態３にお
いて後述する。パッド１は、ワイヤとボンディングされ
るため、最小限の大きさが制限されており、また、入出
力される信号の電気的な特性の劣化を防ぐため、隣り合
うパッド１間の最小限の距離も制限されている。図１で
は、内列用パッド６と、その内列用パッド６のパッド１
およびパッド制御部２の配列を反転した外列用パッド７
とを、ボンディング方向に垂直に交互に複数配置するこ
とにより、千鳥パッドとし、パッド１およびパッド制御
部２の配置領域を、ボンディング方向に小さくしてい
る。このような配置では、半導体チップ上において、利
用されない領域が殆ど無く、半導体チップの小面積化を
図ることができる。なお、パッド制御部２は、トランジ
スタ等によって構成されるが、内列用パッド６と外列用
パッド７とでは、反転した関係で配置されるので、内列
用パッド６および外列用パッド７におけるパッド制御部
２は、配線の関係でＰｃｈトランジスタとＮｃｈトラン
ジスタとの領域を入れ替えたものとなる。
【００１４】実施の形態２．図２はこの発明の実施の形
態２による半導体装置を示す配置図であり、図におい
て、１１はボンディング方向の垂直方向（ｘ方向）に隣
り合うパッド１の付近を細くして、外形を略Ｔ字形にし
たパッド制御部である。その他の構成は、図１と同一で
ある。
【００１５】次に動作について説明する。図２におい
て、パッド制御部１１を、ボンディング方向の垂直方向
に隣り合うパッド１の付近を細くして、外形を略Ｔ字形
にしたものである。このようにすることにより、パッド
１およびパッド制御部１１の配置領域を、ボンディング
方向の垂直方向（ｘ方向）に小さくすることができ、半
導体チップの小面積化を図ると同時に、パッドのピッチ
（パッド総数）を図９の場合と同じに保つことができ
る。
【００１６】実施の形態３．図３はこの発明の実施の形
態３による半導体装置を示す配置図であり、図におい
て、パッド制御部１１は、第１層メタル配線で配線され
たものである。１２はパッド制御部１１と半導体チップ
内部とを接続する接続配線であり、この接続配線１２
は、第２層メタル配線で配線され、パッド１直下を通し
て接続されたものである。ＶＤＤは内部電源配線、ＶＳ
Ｓは内部グランド配線であり、第３層メタル配線で配線
されたものである。ＶＤＤＸは外部電源配線、ＶＳＳＸ
は外部グランド配線であり、パッド１と共に第４層メタ
ル配線で配線されたものである。１３は内列用パッド６
のパッド１および外列用パッド７のパッド１の距離であ
る。その他の構成は、図２と同一である。図４はこの発
明の実施の形態３による半導体装置を示す断面図であ
り、図において、１ａは内列用パッド６のパッド、１ｂ
は外列用パッド７のパッドである。１４は半導体チッ
プ、１５ａは内列用パッド６のパッド１ａにボンディン
グされたワイヤ、１５ｂは外列用パッド７のパッド１ｂ
にボンディングされたワイヤ、１６はワイヤ１５ａ，１
５ｂ間の高低差である。
【００１７】次に動作について説明する。図３におい
て、パッド１にはパッド制御部２が設けられており、内
部電源配線ＶＤＤ、内部グランド配線ＶＳＳ、および外
部電源配線ＶＤＤＸ、外部グランド配線ＶＳＳＸからの
２電源を利用して、パッド１の入出力信号をレベルシフ
トする等の制御を行う。ここで、従来の技術とは異な
り、上記実施の形態１および上記実施の形態２では、内
列用パッド６と外列用パッド７とでは、反転した関係で
配置されるので、内部電源配線ＶＤＤおよび内部グラン
ド配線ＶＳＳは、パッド制御部２上のパッド１側とは反
対の端を通るように、ジグザグに配線されている。な
お、内部電源配線ＶＤＤおよび内部グランド配線ＶＳＳ
が長くなってしまうのを避けるために、ロジック部５を
半導体チップ内部に含めても良い。この実施の形態３で
は、内列用パッド６のパッド制御部２と半導体チップ内
部との接続配線１２を、例えば、第２層メタル配線で配
線し、パッド１を、例えば、第４層メタル配線で形成
し、接続配線１２を、パッド１よりも下層のメタル配線
でそのパッド１の直下を通して接続するようにする。こ
のように配線することにより、接続配線１２が、パッド
１を迂回するように配線した場合では、その迂回した接
続配線１２分だけ、配置領域が大きくなってしまうが、
接続配線１２は、パッド１の直下を通るので、パッド１
を迂回することなく、半導体チップの小面積化を維持す
ることができる。また、この配置を採る場合、内列用パ
ッド６および外列用パッド７のパッド１間の距離１３が
長くなるため、隣り合う内列用パッド６および外列用パ
ッド７のパッド１からのワイヤの距離が短くなって交差
してしまう可能性がある。図４において、内列用パッド
６のパッド１ａにボンディングされたワイヤ１５ａと、
外列用パッド７のパッド１ｂにボンディングされたワイ
ヤ１５ｂとの高低差１６を十分に取ることが、ワイヤ１
５ａ，１５ｂの交差の問題を解決する一方法として考え
られる。
【００１８】実施の形態４．図５はこの発明の実施の形
態４による半導体装置を示す配置図であり、図におい
て、１はパッド、２はパッド１からの入力信号またはパ
ッド１への出力信号を制御するパッド制御部である。６
はパッド１がチップ内部側に設けられ、パッド１および
パッド制御部２により構成される内列用パッド、７はパ
ッド１がボンディング側に設けられ、内列用パッド６の
パッド１およびパッド制御部２の配列を反転した外列用
パッドである。なお、内列用パッド６および外列用パッ
ド７のパッド１およびパッド制御部２の配列方向は、ボ
ンディング方向に垂直にし、ボンディング方向の１対の
内列用パッド６および外列用パッド７をボンディング方
向に垂直に複数配置したものである。
【００１９】次に動作について説明する。図５におい
て、内列用パッド６と、その内列用パッド６のパッド１
およびパッド制御部２の配列を反転した外列用パッド７
とを、ボンディング方向に配置し、それらボンディング
方向の１対の内列用パッド６および外列用パッド７をボ
ンディング方向に垂直に複数配置したものである。この
ように配置することにより、千鳥パッドとし、パッド１
およびパッド制御部２の配置領域を、ボンディング方向
に小さくしている。このような配置では、半導体チップ
上において、利用されない領域が殆ど無く、半導体チッ
プの小面積化を図ることができる。また、内列用パッド
６および外列用パッド７のパッド１間の距離が短いの
で、隣り合う内列用パッド６および外列用パッド７のパ
ッド１からのワイヤの交差の問題を回避することができ
る。
【００２０】実施の形態５．図６はこの発明の実施の形
態５による半導体装置を示す配置図であり、図におい
て、１１は１対の内列用パッド６および外列用パッド７
でボンディング方向に隣り合うパッド１の付近を細くし
て、外形を略Ｔ字形にしたパッド制御部である。その他
の構成は、図５と同一である。
【００２１】次に動作について説明する。図６におい
て、パッド制御部１１を、１対の内列用パッド６および
外列用パッド７でボンディング方向に隣り合うパッド１
の付近を細くして、外形を略Ｔ字形にしたものである。
このようにすることにより、パッド１およびパッド制御
部１１の配置領域を、ボンディング方向に小さくするこ
とができ、半導体チップの小面積化をさらに図ることが
できる。なお、この実施の形態５において、上記実施の
形態３で示した外列用パッド７のパッド制御部１１と半
導体チップ内部との接続配線を、パッド１よりも下層の
メタル配線でそのパッド１の直下を通して接続するよう
にしても良く、この場合、接続配線１２は、パッド１直
下を通るので、パッド１を迂回することなく、半導体チ
ップの小面積化を維持することができる。
【００２２】実施の形態６．図７はこの発明の実施の形
態６による半導体装置を示す配置図であり、図におい
て、２１は４隅を面取りしたパッド、２はパッド２１か
らの入力信号またはパッド２１への出力信号を制御する
パッド制御部である。６はパッド２１およびパッド制御
部２間の距離が短い内列用パッド、７はパッド２１およ
びパッド制御部２間の距離が長い外列用パッドである。
なお、内列用パッド６および外列用パッド７のパッド２
１およびパッド制御部２の配列方向は、ボンディング方
向に一致させ、内列用パッド６および外列用パッド７を
ボンディング方向に垂直に交互に複数配置したものであ
る。
【００２３】次に動作について説明する。図７におい
て、パッド２１にはパッド制御部２が設けられており、
２電源を利用して、パッド２１の入出力信号をレベルシ
フトする等の制御を行う。パッド２１は、ワイヤとボン
ディングされるため、最小限の大きさが制限されてお
り、また、入出力される信号の電気的な特性の劣化を防
ぐため、隣り合うパッド２１間の最小限の距離も制限さ
れている。図７では、パッド２１およびパッド制御部２
間の距離を交互に替え、パッド２１を千鳥に配置するこ
とにより、パッド２１およびパッド制御部２の配置領域
を小さくして多ピン化に対応している。このようなパッ
ド１を千鳥パッドと呼び、パッド２１およびパッド制御
部２間の距離が短いものを内列用パッド６、パッド２１
およびパッド制御部２間の距離が長いものを外列用パッ
ド７とここでは呼んでいる。さらに、図７では、千鳥パ
ッドにおいて、パッド２１の４隅を面取りすることによ
り、パッド２１およびパッド制御部２の配置領域を、ボ
ンディング方向に小さくすることができ、半導体チップ
の小面積化を図ることができる。また、パッド２１の形
状を８角形とすることにより、パッド２１を対称形にす
ることができ、パッドの電気的特性を良好に保つことが
できる。
【００２４】実施の形態７．図８はこの発明の実施の形
態７による半導体装置を示す配置図であり、図におい
て、２２は隣のパッド２３と対向する付近の２隅を面取
りした外列用パッド７のパッド、２３は隣のパッド２２
と対向する付近の２隅を面取りした内列用パッド６のパ
ッドである。その他の構成は、図７と同一である。
【００２５】次に動作について説明する。図８におい
て、パッド２３と対向する付近の２隅を面取りした外列
用パッド７のパッド２２と、パッド２２と対向する付近
の２隅を面取りした内列用パッド６のパッド２３とによ
り、パッド２２，２３およびパッド制御部２の配置領域
を、ボンディング方向に小さくすることができ、半導体
チップの小面積化を図ることができる。
【００２６】
【発明の効果】以上のように、この発明によれば、内列
用パッドのパッドおよびパッド制御部の配列を、外列用
パッドのパッドおよびパッド制御部の配列を反転したも
のとし、かつ内列用パッドおよび外列用パッドのパッド
およびパッド制御部の配列方向を、ボンディング方向に
一致させ、内列用パッドおよび外列用パッドをボンディ
ング方向に垂直に交互に複数配置するように構成したの
で、パッドおよびパッド制御部の配置領域を、ボンディ
ング方向に小さくすることができ、半導体チップの小面
積化を図ることができる効果がある。
【００２７】この発明によれば、パッド制御部を、ボン
ディング方向の垂直方向に隣り合うパッドの付近を細く
して、外形を略Ｔ字形に構成したので、パッドおよびパ
ッド制御部の配置領域を、ボンディング方向の垂直方向
に小さくすることができ、半導体チップの小面積化を図
ると同時に、パッドのピッチ（パッド総数）を図９の場
合と同じに保つことができる。
【００２８】この発明によれば、内列用パッドのパッド
制御部と半導体チップ内部との接続配線を、パッドより
も下層のメタル配線でそのパッド直下を通して接続する
ように構成したので、接続配線が、パッドを迂回した場
合、その迂回した接続配線分だけ、配置領域が大きくな
ってしまうが、接続配線は、パッド直下を通るので、パ
ッドを迂回することなく、半導体チップの小面積化を維
持することができる効果がある。
【００２９】この発明によれば、内列用パッドのパッド
およびパッド制御部の配列を、外列用パッドのパッドお
よびパッド制御部の配列を反転したものとし、かつ内列
用パッドおよび外列用パッドのパッドおよびパッド制御
部の配列方向を、ボンディング方向に垂直にし、ボンデ
ィング方向の１対の内列用パッドおよび外列用パッドを
ボンディング方向に垂直に複数配置するように構成した
ので、パッドおよびパッド制御部の配置領域を、ボンデ
ィング方向に小さくすることができ、半導体チップの小
面積化を図ることができる効果がある。
【００３０】この発明によれば、パッド制御部を、１対
の内列用パッドおよび外列用パッドでボンディング方向
に隣り合うパッドの付近を細くして、外形を略Ｔ字形に
構成したので、パッドおよびパッド制御部の配置領域
を、ボンディング方向に小さくすることができ、半導体
チップの小面積化をさらに図ることができる効果があ
る。
【００３１】この発明によれば、外列用パッドのパッド
制御部と半導体チップ内部との接続配線を、パッドより
も下層のメタル配線でそのパッド直下を通して接続する
ように構成したので、接続配線が、パッドを迂回した場
合、その迂回した接続配線分だけ、配置領域が大きくな
ってしまうが、接続配線は、パッド直下を通るので、パ
ッドを迂回することなく、半導体チップの小面積化を維
持することができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置を
示す配置図である。
【図２】 この発明の実施の形態２による半導体装置を
示す配置図である。
【図３】 この発明の実施の形態３による半導体装置を
示す配置図である。
【図４】 この発明の実施の形態３による半導体装置を
示す断面図である。
【図５】 この発明の実施の形態４による半導体装置を
示す配置図である。
【図６】 この発明の実施の形態５による半導体装置を
示す配置図である。
【図７】 この発明の実施の形態６による半導体装置を
示す配置図である。
【図８】 この発明の実施の形態７による半導体装置を
示す配置図である。
【図９】 従来の半導体装置を示す配置図である。
【符号の説明】
１，１ａ，１ｂ，２１〜２３ パッド、２，１１ パッ
ド制御部、３ 保護部、４ レベルシフタ部、５ ロジ
ック部、６ 内列用パッド、７ 外列用パッド、１２
接続配線、１３ 距離、１４ 半導体チップ、１５ａ，
１５ｂ ワイヤ、１６ 高低差、ＶＤＤ 内部電源配
線、ＶＤＤＸ 外部電源配線、ＶＳＳ 内部グランド配
線、ＶＳＳＸ 外部グランド配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 保文 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 向井 晶 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F033 MM21 UU03 UU04 VV07 XX03 5F038 AV06 BE07 CA05 CA10 EZ20 5F044 EE03 5F064 CC09 DD07 DD10 DD18 DD32 DD43 EE53

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 パッドおよびそのパッドからの入力信号
    またはそのパッドへの出力信号を制御するパッド制御部
    からなる複数の内列用パッドおよび複数の外列用パッド
    を備え、 上記内列用パッドのパッドおよびパッド制御部の配列
    は、上記外列用パッドのパッドおよびパッド制御部の配
    列を反転したものとし、かつ上記内列用パッドおよび上
    記外列用パッドのパッドおよびパッド制御部の配列方向
    は、ボンディング方向に一致させ、上記内列用パッドお
    よび上記外列用パッドをボンディング方向に垂直に交互
    に複数配置したことを特徴とする半導体装置。
  2. 【請求項２】 パッド制御部は、ボンディング方向の垂
    直方向に隣り合うパッドの付近を細くして、外形を略Ｔ
    字形にしたことを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 内列用パッドのパッド制御部と半導体チ
    ップ内部との接続配線は、パッドよりも下層のメタル配
    線でそのパッド直下を通して接続することを特徴とする
    請求項１または請求項２記載の半導体装置。
  4. 【請求項４】 パッドおよびそのパッドからの入力信号
    またはそのパッドへの出力信号を制御するパッド制御部
    からなる複数の内列用パッドおよび複数の外列用パッド
    を備え、 上記内列用パッドのパッドおよびパッド制御部の配列
    は、上記外列用パッドのパッドおよびパッド制御部の配
    列を反転したものとし、かつ上記内列用パッドおよび上
    記外列用パッドのパッドおよびパッド制御部の配列方向
    は、ボンディング方向に垂直にし、ボンディング方向の
    １対の上記内列用パッドおよび上記外列用パッドをボン
    ディング方向に垂直に複数配置したことを特徴とする半
    導体装置。
  5. 【請求項５】 パッド制御部は、１対の内列用パッドお
    よび外列用パッドでボンディング方向に隣り合うパッド
    の付近を細くして、外形を略Ｔ字形にしたことを特徴と
    する請求項４記載の半導体装置。
  6. 【請求項６】 外列用パッドのパッド制御部と半導体チ
    ップ内部との接続配線は、パッドよりも下層のメタル配
    線でそのパッド直下を通して接続することを特徴とする
    請求項４または請求項５記載の半導体装置。
JP2002139148A 2002-05-14 2002-05-14 半導体装置 Pending JP2003332448A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002139148A JP2003332448A (ja) 2002-05-14 2002-05-14 半導体装置
US10/291,649 US6720636B2 (en) 2002-05-14 2002-11-12 Semiconductor device with a staggered pad arrangement
DE10254455A DE10254455A1 (de) 2002-05-14 2002-11-21 Halbleitervorrichtung mit einer versetzten Kontaktflächenanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002139148A JP2003332448A (ja) 2002-05-14 2002-05-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2003332448A true JP2003332448A (ja) 2003-11-21

Family

ID=29397587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002139148A Pending JP2003332448A (ja) 2002-05-14 2002-05-14 半導体装置

Country Status (3)

Country Link
US (1) US6720636B2 (ja)
JP (1) JP2003332448A (ja)
DE (1) DE10254455A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222351A (ja) * 2005-02-14 2006-08-24 Seiko Instruments Inc 半導体装置およびその製造方法
US20070111376A1 (en) * 2005-04-29 2007-05-17 Stats Chippac Ltd. Integrated circuit package system
JP4251164B2 (ja) * 2005-08-03 2009-04-08 セイコーエプソン株式会社 半導体装置および半導体チップ
US8227917B2 (en) * 2007-10-08 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad design for fine pitch wire bonding
US10032751B2 (en) * 2015-09-28 2018-07-24 Invensas Corporation Ultrathin layer for forming a capacitive interface between joined integrated circuit components
US10199318B2 (en) * 2016-05-19 2019-02-05 Mediatek Inc. Semiconductor package assembly
US11710802B2 (en) 2019-08-13 2023-07-25 Lite-On Opto Technology (Changzhou) Co., Ltd. Sensing device
CN112397630A (zh) * 2019-08-13 2021-02-23 光宝光电(常州)有限公司 发光装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275794A (ja) 1993-03-18 1994-09-30 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JPH0831682B2 (ja) 1993-09-03 1996-03-27 日本電気株式会社 印刷配線板
JP2997232B2 (ja) 1997-11-11 2000-01-11 富士通株式会社 フリップチップ実装用基板及びフリップチップ実装検査方法
JP2000243878A (ja) 2000-01-01 2000-09-08 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US20030215982A1 (en) 2003-11-20
DE10254455A1 (de) 2003-11-27
US6720636B2 (en) 2004-04-13

Similar Documents

Publication Publication Date Title
KR100433199B1 (ko) 입력/출력 셀 배치방법 및 반도체 장치
US20120162836A1 (en) Semiconductor device
TWI545725B (zh) 半導體裝置，半導體裝置之設計方法，半導體裝置之設計裝置及程式
JP5530092B2 (ja) 半導体素子
US7786566B2 (en) Semiconductor integrated circuit
US20080054307A1 (en) Power supply wiring configuration in semiconductor integrated circuit
JP2009076518A (ja) 半導体装置
US6847120B2 (en) Flip chip semiconductor device having signal pads arranged outside of power supply pads
JPH07263628A (ja) 半導体装置
JP2006313855A (ja) 半導体回路
JP2003332448A (ja) 半導体装置
JP2010027883A (ja) 半導体集積回路装置
JP5168872B2 (ja) 半導体集積回路
JP2010161158A (ja) 半導体集積回路装置
JP4921724B2 (ja) 半導体装置におけるパッド部の配線構造
JP4857716B2 (ja) 回路装置とその製造方法
KR100484708B1 (ko) 반도체 회로 장치 및 반도체 장치
JP2830637B2 (ja) Ｌｏｃ型半導体装置
KR100475740B1 (ko) 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
JP2006114595A (ja) 半導体装置
JP2910724B2 (ja) 入出力バッファ
JP4175155B2 (ja) 半導体装置
JPS63152144A (ja) 半導体集積回路装置
JP2009070967A (ja) 半導体集積回路
JP5632062B2 (ja) 半導体素子