JP2010027883A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2010027883A
JP2010027883A JP2008188144A JP2008188144A JP2010027883A JP 2010027883 A JP2010027883 A JP 2010027883A JP 2008188144 A JP2008188144 A JP 2008188144A JP 2008188144 A JP2008188144 A JP 2008188144A JP 2010027883 A JP2010027883 A JP 2010027883A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
wiring
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008188144A
Other languages
English (en)
Other versions
JP5363044B2 (ja
Inventor
Naoya Arisaka
直也 有坂
Takayasu Ito
崇泰 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008188144A priority Critical patent/JP5363044B2/ja
Priority to US12/475,867 priority patent/US7872520B2/en
Priority to TW098121504A priority patent/TW201017867A/zh
Priority to CN200910149191.7A priority patent/CN101635506B/zh
Publication of JP2010027883A publication Critical patent/JP2010027883A/ja
Priority to US12/980,140 priority patent/US8063695B2/en
Application granted granted Critical
Publication of JP5363044B2 publication Critical patent/JP5363044B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】レギュレータが生成する電源電圧の電圧降下を大幅に低減し、効率よく高精度に、安定した電源電圧を供給する。
【解決手段】メモリ用電源部１３は、複数のトランジスタ、および誤差増幅器からなる。トランジスタのソースパッドＳ、およびドレインパッドＤは、それぞれ交互に一列となるように半導体チップの任意の一辺の周辺部に沿って配列されている。また、トランジスタのゲートは、それぞれ交互に配列されたソースパッドＳ、およびドレインパッドＤと平行するように（ソースパッドＳ、およびドレインパッドＤの配列方向とゲートの長辺方向とが平行となる）形成されている。これにより、ドレイン、ソースと接続される配線の配線距離を短くすることが可能となり、シート抵抗を削減することができる。
【選択図】図２

Description

本発明は、レギュレータによる電源生成技術に関し、特に、システムインパッケージにおける電源電圧の供給に有効な技術に関する。
半導体集積回路装置においては、たとえば、複数の半導体チップを１つのパッケージに搭載した構成からなるシステムインパッケージ（ＳＩＰ）が知られている。
このシステムインパッケージの半導体集積回路装置には、マイクロコンピュータなどのシステムＬＳＩと大容量の不揮発性メモリとが搭載されたものがあり、この場合、該不揮発性メモリを駆動するために、オンチップ化されたレギュレータが搭載されているものが知られている。
近年、電子システムなどの低消費電力化に伴って半導体集積回路装置の動作電圧も低電圧化しており、該半導体集積回路装置に供給される電源電圧ＶＣＣと不揮発性メモリの動作電圧とが非常に近くなっているものがあり、レギュレータが不揮発性メモリに供給する電源の電圧降下を抑えることが重要となっている。
この場合、電圧降下を抑えるための技術としては、たとえば、レギュレータの配線を多層化することにより、配線のシート抵抗を低減するものが知られている。
また、この種のレギュレータを搭載した半導体集積回路装置については、たとえば、スイッチングレギュレータとシリーズレギュレータレイアウトを半導体チップの対角線上に配置することにより、スイッチングレギュレータが発生する高周波ノイズの影響を抑制するレイアウト技術が知られている（たとえば、特許文献１参照）。
特開２００４−１９３４７５号公報
ところが、上記のようなレギュレータから供給される電源電圧の電圧降下を防止する技術では、次のような問題点があることが本発明者により見い出された。
近年、不揮発性メモリの大容量化などに伴い、該不揮発性メモリに大電流が必要となっている。そのため、配線の多層化にも限界があり、前述したように、該半導体集積回路装置に供給される電源電圧ＶＣＣと不揮発性メモリの動作電圧とが非常に近い場合、少しの電圧降下であっても安定した動作電圧が確保できない恐れが生じてしまうことになる。
本発明の目的は、レギュレータが生成する電源電圧の電圧降下を大幅に低減し、効率よく高精度に、安定した電源電圧を供給することのできる技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、直流の電源電圧を任意の直流電圧に変換するレギュレータを備えた半導体集積回路装置であって、該レギュレータは、複数のトランジスタからなる出力ドライバと、該トランジスタのソースに電源電圧を供給する入力電圧パッドと、トランジスタのドレインに接続され、任意の直流電圧を出力する出力電圧パッドとを備え、入力電圧パッド、および出力電圧パッドは、レギュレータが形成された半導体チップの任意の一辺に沿って、直線状に配列されて形成され、トランジスタのゲートは、入力電圧パッド、および出力電圧パッドの配列と平行するように形成されているものである。
また、本願のその他の発明の概要を簡単に示す。
本発明は、前記入力電圧パッドに接続された第１の幹線と、該第１の幹線から延在し、トランジスタの第１の拡散層に電圧を供給する第１の支線と、出力電圧パッドに接続された第２の幹線と、該第２の幹線から延在し、トランジスタの第２の拡散層から出力電圧パッドに電圧を供給する第２の支線とを備え、第１、および第２の支線は、入力電圧パッド、および出力電圧パッドの配列と平行するように形成されているものである。
また、本発明は、前記入力電圧パッドと前記出力電圧パッドとが交互にレイアウトされて配列されているものである。
さらに、複数の入力電圧パッドは、第１のグループとして直線状に配列され、複数の出力電圧パッドは、第２のグループとして直線状に配列され、該第１、および第２のグループが直線状に配列されてレイアウトされているものである。
また、本発明は、複数の前記トランジスタが、ソース、ドレイン、およびゲートがそれぞれ共通に接続された並列接続された構成よりなるものである。
さらに、本発明は、前記半導体集積回路装置が、少なくとも２つの半導体チップを搭載したシステムインパッケージからなり、レギュレータは、該レギュレータが備えられていない他の半導体チップ、または半導体集積回路装置に外部接続された他の半導体チップに対して、変換した任意の直流電圧を供給するものである。
また、本発明は、前記レギュレータが、半導体集積回路装置に外部接続された他の半導体チップに対して、変換した任意の直流電圧を供給するものである。
さらに、本発明は、前記半導体集積回路装置が、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を有したコントローラよりなるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）高精度で電圧低下の少ない直流電源を供給することができる。
（２）また、半導体集積回路装置の信頼性を向上し、高性能化を実現することができる。
（３）さらに、レギュレータの小面積化を実現することができ、半導体集積回路装置を小型化することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は、本発明の実施の形態１による半導体集積回路装置の構成例を示すブロック図、図２は、図１の半導体集積回路装置における実装レイアウトの一例を示す説明図、図３は、図２のＡ−Ａ’断面図、図４は、図１の半導体集積回路装置に設けられたメモリ用電源部におけるソースパッドとドレインパッドとの配列パターン、および接続構成の一例を示す説明図、図５は、図４のメモリ用電源部におけるトランジスタのレイアウトパターンの一例を示す説明図、図６は、図５のＡ−Ａ’断面図、図７は、図５のＢ−Ｂ’断面図、図８は、図４のメモリ用電源部におけるドレイン配線とソース配線とのレイアウト例を示す説明図、図９は、本発明者が検討したメモリ用電源部におけるドレイン配線とソース配線とのレイアウト例を示す説明図である。
本実施の形態１において、半導体集積回路装置１は、複数の半導体チップを１つのパッケージに搭載したシステムインパッケージからなる。半導体集積回路装置１は、図１に示すように、マイクロコンピュータ２、不揮発性メモリ３、および静電容量素子４から構成されており、マイクロコンピュータ２、および不揮発性メモリ３は、１つの半導体チップにそれぞれ形成されている。
マイクロコンピュータ２は、Ｉ／Ｏ部５、レベルシフタ６，７、基準電圧生成部８、不揮発性半導体メモリ９、ＣＰＵ１０、ＣＰＵ用電源部１１、メモリ用Ｉ／Ｏ部１２、メモリ用電源部１３から構成されている。
外部供給される電源電圧ＶＣＣは、電源パッドＶＣＣＰＡＤを介して、Ｉ／Ｏ部５、レベルシフタ６、不揮発性半導体メモリ９、ＣＰＵ用電源部１１、メモリ用電源部１３にそれぞれ供給されるように接続されている。
Ｉ／Ｏ部５は、半導体集積回路装置１に外部接続されるデバイスとのインタフェースである。レベルシフタ６は、マイクロコンピュータ２の内部論理回路から出力される電源電圧ＶＤＤ１振幅の信号を、電源電圧ＶＣＣ振幅の信号に変換する。
基準電圧生成部８は、ＣＰＵ用電源部１１が電源電圧ＶＤＤ１を生成する際、およびメモリ用電源部１３が電源電圧ＶＤＤ２を生成する際にそれぞれ用いる基準電圧ＶＲＥＦを生成する。不揮発性半導体メモリ９は、たとえば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などからなり、各種データやプログラムなどが格納されている。
ＣＰＵ１０は、マイクロコンピュータ２のすべての制御を司る。ＣＰＵ用電源部１１は、たとえば、レギュレータからなり、外部供給された電源電圧ＶＣＣから電源電圧ＶＤＤ１を生成し、レベルシフタ６，７、不揮発性半導体メモリ９、ＣＰＵ１０、ならびにメモリ用Ｉ／Ｏ部１２などに供給する。
メモリ用Ｉ／Ｏ部１２は、マイクロコンピュータ２に外部接続された不揮発性メモリ３とのインタフェースである。レベルシフタ７は、電源電圧ＶＤＤ１振幅の信号を、電源電圧ＶＤＤ２振幅の信号に変換する。メモリ用電源部１３は、たとえば、レギュレータからなり、外部供給された電源電圧ＶＣＣから電源電圧ＶＤＤ２を生成し、不揮発性メモリ３、レベルシフタ７に供給する。
この場合、不揮発性メモリ３には、メモリ用電源部１３が生成した電源電圧ＶＤＤ２が電源パッドＶＤＤＰＡＤを介して供給される。この電源パッドＶＤＤＰＡＤには、電源安定化容量となる静電容量素子４が接続されている。
図２は、半導体集積回路装置１における実装レイアウトの一例を示す説明図であり、図３は、図２のＡ−Ａ’断面図である。
図２に示すように、パッケージ基板ＰＫ上に、不揮発性メモリ３の半導体チップが搭載されており、該不揮発性メモリ３の半導体チップの上部には、左側から右側にかけて、マイクロコンピュータ２の半導体チップ、および静電容量素子４がそれぞれ搭載された積層構造となっている。
不揮発性メモリ３の半導体チップの下方には、電源配線ＶＤＤＰ、および電源配線ＶＣＣＰがそれぞれパッケージ基板ＰＫに形成されている。電源配線ＶＤＤＰは、不揮発性メモリ３に電源電圧ＶＤＤ２を供給する配線であり、電源配線ＶＣＣＰは、電源電圧ＶＣＣをマイクロコンピュータ２に供給する配線である。
また、マイクロコンピュータ２の半導体チップにおいて、左側上方から下方にかけて、Ｉ／Ｏ部５、不揮発性半導体メモリ９、ＣＰＵ１０、およびメモリ用Ｉ／Ｏ部１２がそれぞれレイアウトされており、これらの右側には、上方から下方にかけて、ＣＰＵ用電源部１１、ならびに基準電圧生成部８がそれぞれレイアウトされている。
さらに、ＣＰＵ１０、ならびに基準電圧生成部８の右側には、メモリ用電源部１３がレイアウトされている。メモリ用電源部１３の下方には、複数のソースパッドＳ、および複数のドレインパッドＤがそれぞれ交互に一列となるように半導体チップの任意の一辺の周辺部に沿って配列されている。
入力電圧パッドとなるソースパッドＳは、ボンディングワイヤＢ１を介して電源配線ＶＣＣＰにそれぞれ接続されており、出力電圧パッドとなるドレインパッドＤは、ボンディングワイヤＢ２を介して電源配線ＶＤＤＰにそれぞれ接続されている。
また、電源配線ＶＤＤＰには、ボンディングワイヤＢ３を介して不揮発性メモリ３の電源パッドＶＤＤＰＡＤＭ、およびボンディングワイヤＢ４を介して静電容量素子４の電源パッドＶＤＤＰＡＤＣにそれぞれ接続されている。
そして、パッケージ基板ＰＫに搭載された不揮発性メモリ３、マイクロコンピュータ２、静電容量素子４、ボンディングワイヤＢ１〜Ｂ４、ドレインパッドＤ、ソースパッドＳ、電源配線ＶＤＤＰ，ＶＣＣＰ、および電源パッドＶＤＤＰＡＤＭ，ＶＤＤＰＡＤＣなどは、図３に示すように、樹脂などによってパッケージＰＫＧが形成されて封止されている。
図４は、メモリ用電源部１３におけるソースパッドＳ、およびドレインパッドＤの配列パターン、および接続構成の一例を示す説明図である。
メモリ用電源部１３は、出力ドライバとなる複数のトランジスタＴ、および誤差増幅器ＯＰからなるシリーズレギュレータから構成されている。トランジスタＴは、たとえば、ＰチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）からなる。
トランジスタＴの一方の接続部（ドレイン）はすべて共通接続されており、同様に、トランジスタＴの他方の接続部（ソース）もすべて共通接続されてた並列接続された構成となっている。これらトランジスタの一方の接続部（ドレイン）は、ドレインパッドＤに接続され、トランジスタＴの他方の接続部（ソース）は、ソースパッドＳにそれぞれ接続されている。
よって、これらトランジスタＴの一方の接続部（ドレイン）には、電源電圧ＶＣＣが接続され、該トランジスタの他方の接続部（ソース）が、電源電圧ＶＤＤ２の出力部となる。
ドレインパッドＤとソースパッドＳとは、それぞれが交互に配列されるようにレイアウトされており、隣り合うトランジスタＴのソース同士（またはドレイン同士）がそれぞれ共通に接続された構成となっている。
また、トランジスタＴのゲートには、誤差増幅器ＯＰの出力部がそれぞれ接続されており、誤差増幅器ＯＰの負（−）側入力端子には、基準電圧生成部８が生成した基準電圧ＶＲＥＦが入力されるように接続されている。
誤差増幅器ＯＰの正（＋）側入力端子には、共通接続されたトランジスタＴの一方の接続部（ドレイン）が接続されている。誤差増幅器ＯＰは、基準電圧ＶＲＥＦと電源電圧ＶＣＣ２との差電圧を増幅して出力し、電源電圧ＶＤＤ２が安定化して出力されるように制御する。
図５は、メモリ用電源部１３におけるトランジスタＴのレイアウトパターンの一例を示す説明図である。
図示するように、トランジスタＴのゲートは、それぞれ交互に配列されたソースパッドＳ、およびドレインパッドＤと平行するように（ソースパッドＳ、およびドレインパッドＤの配列方向とゲートの長辺方向とが平行となる）形成されている。
よって、トランジスタＴのゲートに接続されるゲート配線ＧＨがソースパッドＳ、およびドレインパッドＤの配列方向と平行するように形成される。
また、ソース配線ＳＨは、トランジスタＴのソースパッドＳと接続される第１の幹線と、その第１の幹線から延在し、トランジスタＴのソースと接続される第１の支線とから構成されており、第２の支線は、トランジスタＴのゲートと平行するように形成されている。
同様に、ドレイン配線ＤＨは、トランジスタＴのドレインパッドＤと接続される第２の幹線と、その第２の幹線から延在し、トランジスタＴのドレインと接続される第２の支線とから構成され、第２の支線は、トランジスタＴのゲートと平行するように形成されている。
さらに、これらドレイン配線ＤＨ、およびソース配線ＳＨは、櫛の歯状に形成されており、ドレイン配線ＤＨとソース配線ＳＨとが交互に入り組むようにレイアウトされている。
このように、トランジスタＴのソース同士（またはドレイン同士）を共通にレイアウトすることによって、共通となったソース（またはドレイン）を形成する拡散層の部分の面積を削除することが可能となり、メモリ用電源部１３の小面積化を実現することができる。
図６は、図５のＡ−Ａ’断面図であり、図７は、図５のＢ−Ｂ’断面図である。
図示するように、トランジスタＴは、Ｐ型の半導体基板１４に、Ｎ−ＷＥＬＬ１４ａが形成されており、このＮ−ＷＥＬＬ１４ａの上部に、ソースとして機能するＰ−ＷＥＬＬ１５、および，ドレインとして機能するＰ−ＷＥＬＬ１６がそれぞれ形成されている。また、Ｐ−ＷＥＬＬ１５とＰ−ＷＥＬＬ１６との間には、ゲート１７が形成されている。
Ｐ−ＷＥＬＬ１５は、コンタクト１８を介して配線層Ｍ１に形成されるソース配線ＳＨに接続されており、配線層Ｍ１に形成されるソース配線ＳＨは、ビア１９を介して配線層Ｍ１の上方に形成される配線層Ｍ２のソース配線ＳＨ、および配線層Ｍ２の上方に形成される配線層Ｍ３のソース配線ＳＨにそれぞれ接続されている。
Ｐ−ＷＥＬＬ１６は、コンタクト２０を介して配線層Ｍ１に形成されるドレイン配線ＤＨに接続されており、該配線層Ｍ１に形成されるドレイン配線ＤＨは、ビア２１を介して配線層Ｍ１の上方に形成される配線層Ｍ２のドレイン配線ＤＨ、および配線層Ｍ３の上方に形成される配線層Ｍ３のドレイン配線ＤＨにそれぞれ接続されている。さらに、ゲート１７は、コンタクト２２を介して配線層Ｍ１に形成に形成されているゲート配線ＧＨに接続されている。
また、ソースパッドＳには、配線層Ｍ３に形成されたソース配線ＳＨが接続されており、ドレインバッドＤには、同じく配線層Ｍ３に形成されたドレイン配線ＤＨが接続されている。
このように、配線層Ｍ１〜Ｍ３は、トランジスタＴの拡散層であるＰ−ＷＥＬＬ１５、およびＰ−ＷＥＬＬ１６と同電位とすることができるので、配線層Ｍ１〜Ｍ３に給電するための配線が不要となり、その配線による電圧降下を避けることが可能となる。
また、図７においては、第１の拡散層となるトランジスタＴのソースの拡散層（Ｐ−ＷＥＬＬ１６）での断面を示したが、第２の拡散層となるドレインの拡散層（Ｐ−ＷＥＬＬ１５）での断面では、図７の配線層Ｍ１〜Ｍ３までの配線層の電位と拡散層のソースとドレインとが逆になることになる。
図８は、マイクロコンピュータ２の半導体チップにおいて、複数のソースパッドＳ、および複数のドレインパッドＤがそれぞれ交互に一列となるように該半導体チップの任意の一辺の周辺部に沿って配列された際のドレイン配線ＤＨとソース配線ＳＨとのレイアウト例を示す説明図である。
なお、図８においては、Ｉ／Ｏ部５、基準電圧生成部８、不揮発性半導体メモリ９、ＣＰＵ１０、ＣＰＵ用電源部１１、およびメモリ用Ｉ／Ｏ部１２は、信号の流れを示すブロック図として記載している。
図示するように、半導体チップの一辺に沿ってドレインパッドＤとソースパッドＳを配列することにより、ドレイン配線ＤＨ、およびソース配線ＳＨの配線距離を短くすることが可能となり、さらに、パッド数を多くすることによって、配線（ドレイン配線ＤＨ、およびソース配線ＳＨ）のシート抵抗を削減することができ、電圧降下を大幅に低減することができる。
図９は、本発明者が検討したマイクロコンピュータ５０のメモリ用電源部５０ａにおけるソースパッドＳ１０とドレインパッドＤ１０とを半導体チップの対向する周辺部にそれぞれレイアウトした際のドレイン配線ＤＨ１０とソース配線ＳＨ１０とのレイアウト例を示す説明図である。
ここで、図９においても、Ｉ／Ｏ部５１、基準電圧生成部５２、不揮発性半導体メモリ５３、ＣＰＵ５４、ＣＰＵ用電源部５５、およびメモリ用Ｉ／Ｏ部５６は、信号の流れを示すブロック図として記載している。
この場合、図８に比べて、ドレイン配線ＤＨ１０、およびソース配線ＳＨ１０の配線長が長くなり、パッド数も少なくなるのでシート抵抗が増加し、電圧降下が大きくなってしまうことになる。
それにより、本実施の形態１によれば、トランジスタＴのゲート１７とソースパッドＳおよびドレインパッドＤとの配列方向を平行にすることにより、ドレイン配線ＤＨ、ソース配線ＳＨのシート抵抗を低減し、電圧降下を低減することができる。
（実施の形態２）
図１０は、本発明の実施の形態２による半導体集積回路装置における実装レイアウトの一例を示す説明図、図１１は、図１０のＡ−Ａ’断面図である。
本実施の形態２において、半導体集積回路装置１は、前記実施の形態１（図１）と同様に、マイクロコンピュータ２、不揮発性メモリ３、および静電容量素子４から構成されており、マイクロコンピュータ２、および不揮発性メモリ３は、１つの半導体チップにそれぞれ形成されている。
この場合、前記実施の形態１と異なるところは、半導体集積回路装置１における実装レイアウトである。
図１０は、本実施の形態２の半導体集積回路装置１における実装レイアウトの一例を示す説明図であり、図１１は、図１０のＡ−Ａ’断面図である。
半導体集積回路装置１は、図１０に示すように、パッケージ基板ＰＫの上方に、不揮発性メモリ３の半導体チップが搭載されており、該不揮発性メモリ３の半導体チップの下方には、左側から右側にかけて、マイクロコンピュータ２の半導体チップ、および静電容量素子４がそれぞれレイアウトされている。
不揮発性メモリ３の半導体チップとマイクロコンピュータ２の半導体チップ、および静電容量素子４との間には、電源配線ＶＤＤＰ、ならびに電源配線ＶＣＣＰがそれぞれ形成されている。
電源配線ＶＤＤＰは、不揮発性メモリ３に電源電圧ＶＤＤ２を供給する配線であり、電源配線ＶＣＣＰは、電源電圧ＶＣＣをマイクロコンピュータ２に供給する配線である。
また、マイクロコンピュータ２の半導体チップにおいて、左側の上方から下方にかけて、メモリ用Ｉ／Ｏ部１２、ＣＰＵ１０、不揮発性半導体メモリ９、、およびＩ／Ｏ部５がそれぞれレイアウトされており、これらの右側には、上方から下方にかけて、基準電圧生成部８、ならびにＣＰＵ用電源部１１がそれぞれレイアウトされている。
基準電圧生成部８、ならびにＣＰＵ用電源部１１の右側上方には、メモリ用電源部１３がレイアウトされている。メモリ用電源部１３の上方の半導体チップの周辺部には、複数のソースパッドＳ、および複数のドレインパッドＤがそれぞれ交互に一列となるように半導体チップの任意の周辺部に沿って配列されている。
ソースパッドＳは、ボンディングワイヤＢ１を介して電源配線ＶＣＣＰにそれぞれ接続されており、ドレインパッドＤは、ボンディングワイヤＢ２を介して電源配線ＶＤＤＰにそれぞれ接続されている。
電源配線ＶＤＤＰには、ボンディングワイヤＢ３を介して不揮発性メモリ３の電源パッドＶＤＤＰＡＤＭ、およびボンディングワイヤＢ４を介して静電容量素子４の電源パッドＶＤＤＰＡＤＣにそれぞれ接続されている。
そして、パッケージ基板ＰＫに搭載された不揮発性メモリ３、マイクロコンピュータ２、静電容量素子４、ボンディングワイヤＢ１〜Ｂ４、ドレインパッドＤ、ソースパッドＳ、電源配線ＶＤＤＰ，ＶＣＣＰ、および電源パッドＶＤＤＰＡＤＭ，ＶＤＤＰＡＤＣなどは、図１１に示すように、樹脂などによってパッケージＰＫＧが形成されて封止されている。
また、その他のメモリ用電源部１３におけるソースパッドＳ、およびドレインパッドＤの配列パターン、および接続構成、およびメモリ用電源部１３におけるトランジスタＴのレイアウトパターンや配線構成などは、前記実施の形態１と同様であるので、説明は省略する。
それにより、本実施の形態２においても、メモリ用電源部１３における電圧降下を低減し、安定した不揮発性メモリ３の動作を実現することができる。
（実施の形態３）
図１２は、本実施の形態３によるメモリ用電源部におけるソースパッド、およびドレインパッドの配列パターン、および接続構成の一例を示す説明図、図１３は、図１２のメモリ用電源部におけるトランジスタのレイアウトパターンの一例を示す説明図、図１４は、図１３のＡ−Ａ’断面図、図１５は、図１３のＢ−Ｂ’断面図である。
本実施の形態３において、半導体集積回路装置１は、前記実施の形態１（図１）と同様に、マイクロコンピュータ２、不揮発性メモリ３、および静電容量素子４から構成されており、マイクロコンピュータ２、および不揮発性メモリ３は、１つの半導体チップにそれぞれ形成されている。
本実施の形態３では、前記実施の形態１のようにメモリ用電源部１３におけるドレインパッドＤとソースパッドＳとをそれぞれ交互に配列されるようにレイアウトするのではなく、同じ種類のパッド同士を纏めてレイアウトしている。
図１２は、本実施の形態３によるメモリ用電源部１３におけるソースパッドＳ、およびドレインパッドＤの配列パターン、および接続構成の一例を示す説明図である。
メモリ用電源部１３は、前記実施の形態１と同様に、出力ドライバとなる複数のトランジスタＴ、および誤差増幅器ＯＰから構成されている。これらの接続構成においても、前記実施の形態１と同様となっている。
この場合、ソースパッドＳは、左側に一纏めになって一列にレイアウトされており、右側には、ドレインパッドＤが一纏めとなるように一列となって配列されてレイアウトされている。
よって、マイクロコンピュータ２の半導体チップの周辺部に沿って、左側から、複数のソースパッドＳが一列にレイアウトされ、その右側に、複数のドレインパッドＤが一列にレイアウトされた構成となっている。
図１３は、図１２のメモリ用電源部１３におけるトランジスタＴのレイアウトパターンの一例を示す説明図である。
図示するように、トランジスタＴのゲートは、配列されたソースパッドＳ、およびドレインパッドＤと平行するように（ソースパッドＳ、およびドレインパッドＤの配列方向とゲートの長辺方向とが平行となる）形成されている。
よって、トランジスタＴのゲートに接続されるゲート配線ＧＨがソースパッドＳ、およびドレインパッドＤの配列方向と平行するように形成される。
ドレインパッドＤが配列されている領域では、トランジスタＴのドレインパッドと接続されるドレイン配線ＤＨが、トランジスタＴのソースパッドと接続されるソース配線ＳＨを取り囲むようにレイアウトされている。
また、ソースパッドＳが配列されている領域では、ソース配線ＳＨが、ドレイン配線ＤＨを取り囲むようにレイアウトされており、ドレインパッドＤとソースパッドＳとにおける配列の境目の領域では、ドレイン配線ＤＨ、およびソース配線ＳＨが櫛の歯状に形成されている。
図１４は、図１３のＡ−Ａ’断面図であり、図１５は、図１３のＢ−Ｂ’断面図である。
図示するように、トランジスタＴは、Ｐ型の半導体基板１４に、Ｎ−ＷＥＬＬ１４ａが形成されており、このＮ−ＷＥＬＬ１４ａの上部に、ソースとして機能するＰ−ＷＥＬＬ１５、およびドレインとして機能するＰ−ＷＥＬＬ１６がそれぞれ形成されている。また、Ｐ−ＷＥＬＬ１５とＰ−ＷＥＬＬ１６との間には、ゲート１７が形成されている。
Ｐ−ＷＥＬＬ１５は、コンタクト１８を介して配線層Ｍ１に形成されるソース配線ＳＨに接続されており、配線層Ｍ１に形成されるソース配線ＳＨは、ビア１９を介して配線層Ｍ１の上方に形成される配線層Ｍ２のソース配線ＳＨ、および配線層Ｍ２の上方に形成される配線層Ｍ３のソース配線ＳＨにそれぞれ接続されている。
Ｐ−ＷＥＬＬ１６は、コンタクト２０を介して配線層Ｍ１に形成されるドレイン配線ＤＨに接続されており、該配線層Ｍ１に形成されるドレイン配線ＤＨは、ビア２１を介して配線層Ｍ１の上方に形成される配線層Ｍ２のドレイン配線ＤＨ、および配線層Ｍ３の上方に形成される配線層Ｍ３のドレイン配線ＤＨにそれぞれ接続されている。さらに、ゲート１７は、コンタクト２２を介して配線層Ｍ１に形成に形成されているゲート配線ＧＨに接続されている。
また、ソースパッドＳには、配線層Ｍ３に形成されたソース配線ＳＨが接続されており、ドレインバッドＤには、同じく配線層Ｍ３に形成されたドレイン配線ＤＨが接続されている。
この図１５においても、トランジスタＴのソースの拡散層（Ｐ−ＷＥＬＬ１６）での断面を示したが、第２の拡散層となるドレインの拡散層（Ｐ−ＷＥＬＬ１５）での断面では、図７の配線層Ｍ１〜Ｍ３までの配線層の電位と拡散層のソースとドレインとが逆になることになる。
それにより、本実施の形態３によっても、トランジスタＴのゲート１７とソースパッドＳおよびドレインパッドＤとの配列方向を平行にすることにより、ドレイン配線ＤＨ、ソース配線ＳＨのシート抵抗を低減し、電圧降下を低減することができる。
（実施の形態４）
図１６は、本発明の実施の形態４によるメモリ用電源部におけるトランジスタのレイアウトパターンの一例を示す説明図、図１７は、図１６のＡ−Ａ’断面図、図１８は、図１６のＢ−Ｂ’断面図である。
本実施の形態４において、半導体集積回路装置１は、前記実施の形態１（図１）と同様に、マイクロコンピュータ２、不揮発性メモリ３、および静電容量素子４から構成されており、マイクロコンピュータ２、および不揮発性メモリ３は、１つの半導体チップにそれぞれ形成されている。
前記実施の形態１，３では、トランジスタＴのゲート１７とソースパッドＳおよびドレインパッドＤとの配列方向を平行としたが、本実施の形態４では、トランジスタＴのゲート１７が、ソースパッドＳ、ならびにドレインパッドＤとの配列方向に直交するようにレイアウトされている。
図１６は、メモリ用電源部１３（図４）におけるトランジスタＴのレイアウトパターンの一例を示す説明図である。
図示するように、トランジスタＴのゲートは、配列されたソースパッドＳ、およびドレインパッドＤと直交するように（ソースパッドＳ、およびドレインパッドＤの配列方向とゲートの長辺方向とが略９０度となる）形成されている。
よって、トランジスタＴのゲートに接続されるゲート配線ＧＨが、ソースパッドＳ、およびドレインパッドＤの配列方向と略直角に形成される。
また、トランジスタＴのドレインパッドと接続されるドレイン配線ＤＨ、ならびにトランジスタＴのソースパッドと接続されるソース配線ＳＨは、前記実施の形態１と同様に、櫛の歯状に形成されている。
図１７は、図１６のＡ−Ａ’断面図であり、図１８は、図１６のＢ−Ｂ’断面図である。
図示するように、トランジスタＴは、Ｐ型の半導体基板１４に、Ｎ−ＷＥＬＬ１４ａが形成されており、このＮ−ＷＥＬＬ１４ａの上部に、ソースとして機能するＰ−ＷＥＬＬ１５、およびドレインとして機能するＰ−ＷＥＬＬ１６がそれぞれ形成されている。また、Ｐ−ＷＥＬＬ１５とＰ−ＷＥＬＬ１６との間には、ゲート１７が形成されている。
Ｐ−ＷＥＬＬ１５は、コンタクト１８を介して配線層Ｍ１に形成されるソース配線ＳＨに接続されており、配線層Ｍ１に形成されるソース配線ＳＨは、ビア１９を介して配線層Ｍ１の上方に形成される配線層Ｍ２のソース配線ＳＨ、および配線層Ｍ２の上方に形成される配線層Ｍ３のソース配線ＳＨにそれぞれ接続されている。
Ｐ−ＷＥＬＬ１６は、コンタクト２０を介して配線層Ｍ１に形成されるドレイン配線ＤＨに接続されており、該配線層Ｍ１に形成されるドレイン配線ＤＨは、ビア２１を介して配線層Ｍ１の上方に形成される配線層Ｍ２のドレイン配線ＤＨ、および配線層Ｍ３の上方に形成される配線層Ｍ３のドレイン配線ＤＨにそれぞれ接続されている。さらに、ゲート１７は、コンタクト２２を介して配線層Ｍ１に形成に形成されているゲート配線ＧＨに接続されている。
また、ソースパッドＳには、配線層Ｍ３に形成されたソース配線ＳＨが接続されており、ドレインバッドＤには、同じく配線層Ｍ３に形成されたドレイン配線ＤＨが接続されている。
ここで、図１７においても、トランジスタＴのソースの拡散層（Ｐ−ＷＥＬＬ１６）での断面を示したが、第２の拡散層となるドレインの拡散層（Ｐ−ＷＥＬＬ１５）での断面では、図７の配線層Ｍ１〜Ｍ３までの配線層の電位と拡散層のソースとドレインとが逆になることになる。
それにより、本実施の形態４によっても、トランジスタＴのゲート１７とソースパッドＳおよびドレインパッドＤとの配列方向を平行にすることにより、ドレイン配線ＤＨ、ソース配線ＳＨのシート抵抗を低減し、電圧降下を低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば、前記実施の形態１では、電源電圧ＶＣＣから電源電圧ＶＤＤ１を生成し、レベルシフタ６，７、不揮発性半導体メモリ９、ＣＰＵ１０、ならびにメモリ用Ｉ／Ｏ部１２などに供給するＣＰＵ用電源部１１を設けた構成としたが、図１９に示すように、これらレベルシフタ６，７、不揮発性半導体メモリ９、ＣＰＵ１０、ならびにメモリ用Ｉ／Ｏ部１２にメモリ用電源部１３が生成した電源電圧ＶＤＤ２を供給する構成としてもよい。
本発明は、ＳＩＰ内に設けられた不揮発性メモリに電源電圧を安定して供給する技術に適している。
本発明の実施の形態１による半導体集積回路装置の構成例を示すブロック図である。 図１の半導体集積回路装置における実装レイアウトの一例を示す説明図である。 図２のＡ−Ａ’断面図である。 図１の半導体集積回路装置に設けられたメモリ用電源部におけるソースパッドとドレインパッドとの配列パターン、および接続構成の一例を示す説明図である。 図４のメモリ用電源部におけるトランジスタのレイアウトパターンの一例を示す説明図である。 図５のＡ−Ａ’断面図である。 図５のＢ−Ｂ’断面図である。 図４のメモリ用電源部におけるドレイン配線とソース配線とのレイアウト例を示す説明図である。 本発明者が検討したメモリ用電源部におけるドレイン配線とソース配線とのレイアウト例を示す説明図である。 本発明の実施の形態２による半導体集積回路装置における実装レイアウトの一例を示す説明図である。 図１１は、図１０のＡ−Ａ’断面図である。 本実施の形態３によるメモリ用電源部におけるソースパッド、およびドレインパッドの配列パターン、および接続構成の一例を示す説明図である。 図１２のメモリ用電源部におけるトランジスタのレイアウトパターンの一例を示す説明図である。 図１３のＡ−Ａ’断面図である。 図１３のＢ−Ｂ’断面図である。 本発明の実施の形態４によるメモリ用電源部におけるトランジスタのレイアウトパターンの一例を示す説明図である。 図１６のＡ−Ａ’断面図である。 図１６のＢ−Ｂ’断面図である。 本発明の他の実施の形態による半導体集積回路装置の構成例を示すブロック図である。
符号の説明
１ 半導体集積回路装置
２ マイクロコンピュータ
３ 不揮発性メモリ
４ 静電容量素子
５ Ｉ／Ｏ部
６，７ レベルシフタ
８ 基準電圧生成部
９ 不揮発性半導体メモリ
１０ ＣＰＵ
１１ ＣＰＵ用電源部
１２ メモリ用Ｉ／Ｏ部
１３ メモリ用電源部
１４ 半導体基板
１４ａ Ｎ−ＷＥＬＬ
１５ Ｐ−ＷＥＬＬ
１６ Ｐ−ＷＥＬＬ
１７ ゲート
１８ コンタクト
１９ ビア
２０ コンタクト
２１ ビア
２２ コンタクト
ＰＫ パッケージ基板
ＶＣＣＰＡＤ 電源パッド
ＶＤＤＰＡＤ 電源パッド
ＶＤＤＰ 電源配線
ＶＣＣＰ 電源配線
Ｓ ソースパッド
Ｄ ドレインパッド
Ｂ１〜Ｂ４ ボンディングワイヤ
Ｔ トランジスタ
ＯＰ 誤差増幅器
Ｍ１〜Ｍ３ 配線層
ＳＨ ソース配線
ＧＨ ゲート配線
ＤＨ ドレイン配線
５０ マイクロコンピュータ
５１ Ｉ／Ｏ部
５２ 基準電圧生成部
５３ 不揮発性半導体メモリ
５４ ＣＰＵ
５５ ＣＰＵ用電源部
５６ メモリ用Ｉ／Ｏ部
Ｓ１０ ソースパッド
Ｄ１０ ドレインパッド

Claims (8)

  1. 直流の電源電圧を任意の直流電圧に変換するレギュレータを備えた半導体集積回路装置であって、
    前記レギュレータは、
    複数のトランジスタからなる出力ドライバと、
    前記トランジスタのソースに電源電圧を供給する入力電圧パッドと、
    前記トランジスタのドレインに接続され、任意の直流電圧を出力する出力電圧パッドとを備え、
    前記入力電圧パッド、および前記出力電圧パッドは、
    前記レギュレータが形成された半導体チップの任意の一辺に沿って、直線状に配列されて形成され、
    前記トランジスタのゲートは、
    前記入力電圧パッド、および前記出力電圧パッドの配列と平行するように形成されていることを特徴とする半導体集積回路装置。
  2. 請求項１記載の半導体集積回路装置において、
    前記入力電圧パッドに接続された第１の幹線と、
    前記第１の幹線から延在し、前記トランジスタの第１の拡散層に電圧を供給する第１の支線と、
    前記出力電圧パッドに接続された第２の幹線と、
    前記第２の幹線から延在し、前記トランジスタの第２の拡散層から前記出力電圧パッドに電圧を供給する第２の支線とを備え、
    前記第１、および前記第２の支線は、
    前記入力電圧パッド、および前記出力電圧パッドの配列と平行するように形成されていることを特徴とする半導体集積回路装置。
  3. 請求項１または２記載の半導体集積回路装置において、
    前記入力電圧パッドと前記出力電圧パッドとは、交互にレイアウトされて配列されていることを特徴とする半導体集積回路装置。
  4. 請求項１または２記載の半導体集積回路装置において、
    複数の前記入力電圧パッドは、第１のグループとして直線状に配列され、
    複数の前記出力電圧パッドは、第２のグループとして直線状に配列され、
    前記第１のグループ、および前記第２のグループが直線状に配列されてレイアウトされていることを特徴とする半導体集積回路装置。
  5. 請求項１〜４のいずれか１項に記載の半導体集積回路装置において、
    複数の前記トランジスタは、
    ソース、ドレイン、およびゲートがそれぞれ共通に接続された並列接続された構成よりなることを特徴とする半導体集積回路装置。
  6. 請求項１〜５のいずれか１項に記載の半導体集積回路装置において、
    前記半導体集積回路装置は、
    少なくとも２つの半導体チップを搭載したシステムインパッケージからなり、
    前記レギュレータは、
    前記レギュレータが備えられていない他の前記半導体チップ、または前記半導体集積回路装置に外部接続された他の半導体チップに対して、変換した任意の直流電圧を供給することを特徴とする半導体集積回路装置。
  7. 請求項１〜５のいずれか１項に記載の半導体集積回路装置において、
    前記レギュレータは、
    前記半導体集積回路装置に外部接続された他の半導体チップに対して、変換した任意の直流電圧を供給することを特徴とする半導体集積回路装置。
  8. 請求項１〜７のいずれか１項に記載の半導体集積回路装置において、
    前記半導体集積回路装置は、
    ＣＰＵを有したコントローラであることを特徴とする半導体集積回路装置。
JP2008188144A 2008-07-22 2008-07-22 半導体集積回路装置 Expired - Fee Related JP5363044B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008188144A JP5363044B2 (ja) 2008-07-22 2008-07-22 半導体集積回路装置
US12/475,867 US7872520B2 (en) 2008-07-22 2009-06-01 Semiconductor integrated circuit device
TW098121504A TW201017867A (en) 2008-07-22 2009-06-26 Semiconductor integrated circuit device
CN200910149191.7A CN101635506B (zh) 2008-07-22 2009-06-26 半导体集成电路器件
US12/980,140 US8063695B2 (en) 2008-07-22 2010-12-28 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008188144A JP5363044B2 (ja) 2008-07-22 2008-07-22 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2010027883A true JP2010027883A (ja) 2010-02-04
JP5363044B2 JP5363044B2 (ja) 2013-12-11

Family

ID=41568095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008188144A Expired - Fee Related JP5363044B2 (ja) 2008-07-22 2008-07-22 半導体集積回路装置

Country Status (4)

Country Link
US (2) US7872520B2 (ja)
JP (1) JP5363044B2 (ja)
CN (1) CN101635506B (ja)
TW (1) TW201017867A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2674038C (en) 2006-12-28 2015-12-01 Argentumcidalelectrics, Inc. Ex vivo antimicrobial devices and methods
KR20130092110A (ko) * 2012-02-10 2013-08-20 삼성전자주식회사 임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크
JP2015170658A (ja) * 2014-03-05 2015-09-28 マイクロン テクノロジー， インク． 半導体装置
JP2018133503A (ja) * 2017-02-16 2018-08-23 東芝メモリ株式会社 半導体記憶装置
WO2018180010A1 (ja) * 2017-03-29 2018-10-04 株式会社ソシオネクスト 半導体集積回路装置
CN110047813B (zh) * 2018-01-15 2021-04-06 联华电子股份有限公司 半导体元件
KR20210128681A (ko) * 2020-04-17 2021-10-27 에스케이하이닉스 주식회사 저항 소자를 구비하는 반도체 장치
CN112088406B (zh) * 2020-08-06 2023-10-03 长江存储科技有限责任公司 用于三维存储器的多管芯峰值功率管理

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152038A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JP2004193475A (ja) * 2002-12-13 2004-07-08 Ricoh Co Ltd 電源用ｉｃ及びその電源用ｉｃを使用した通信装置
JP2007149885A (ja) * 2005-11-25 2007-06-14 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002008374A (ja) * 2000-06-22 2002-01-11 Mitsubishi Electric Corp 電圧降圧回路
US7138698B2 (en) * 2003-12-18 2006-11-21 Kabushiki Kaisha Toshiba Semiconductor device including power MOS field-effect transistor and driver circuit driving thereof
US7112855B2 (en) * 2004-05-07 2006-09-26 Broadcom Corporation Low ohmic layout technique for MOS transistors
JP5143413B2 (ja) * 2006-12-20 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路
US7728565B2 (en) * 2007-11-12 2010-06-01 Itt Manufacturing Enterprises, Inc. Non-invasive load current sensing in low dropout (LDO) regulators

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152038A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JP2004193475A (ja) * 2002-12-13 2004-07-08 Ricoh Co Ltd 電源用ｉｃ及びその電源用ｉｃを使用した通信装置
JP2007149885A (ja) * 2005-11-25 2007-06-14 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置およびその製造方法

Also Published As

Publication number Publication date
TW201017867A (en) 2010-05-01
US7872520B2 (en) 2011-01-18
CN101635506B (zh) 2016-08-17
US20110090001A1 (en) 2011-04-21
JP5363044B2 (ja) 2013-12-11
US8063695B2 (en) 2011-11-22
CN101635506A (zh) 2010-01-27
US20100019835A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
JP5363044B2 (ja) 半導体集積回路装置
JP4969934B2 (ja) 半導体装置
JP4841204B2 (ja) 半導体装置
US8878351B2 (en) Semiconductor device
JP3433731B2 (ja) Ｉ／ｏセル配置方法及び半導体装置
JP2010147282A (ja) 半導体集積回路装置
JP2012114241A (ja) 半導体チップおよび半導体装置
JP2007066922A (ja) 半導体集積回路装置
KR101016463B1 (ko) 반도체 집적 회로
US20060001131A1 (en) Memory device power distribution in memory assemblies
CN112771655A (zh) 半导体集成电路装置以及半导体封装件构造
JP4577690B2 (ja) 半導体装置
JP5264135B2 (ja) 半導体集積回路及びマルチチップモジュール
JP2012235048A (ja) 半導体装置
US8507994B2 (en) Semiconductor device
JP2003243538A (ja) 半導体集積回路装置
JP2010161158A (ja) 半導体集積回路装置
CN112567507A (zh) 半导体集成电路装置
JP4921724B2 (ja) 半導体装置におけるパッド部の配線構造
JP5168872B2 (ja) 半導体集積回路
JP5604602B2 (ja) 半導体集積回路装置
JP4175155B2 (ja) 半導体装置
US10833011B2 (en) Semiconductor device
JP2012243810A (ja) 半導体集積回路装置
JP2008218751A (ja) 半導体装置及びｉ／ｏセル

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130905

R150 Certificate of patent or registration of utility model

Ref document number: 5363044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees