KR20130092110A - 임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크 - Google Patents

임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크 Download PDF

Info

Publication number
KR20130092110A
KR20130092110A KR1020120013623A KR20120013623A KR20130092110A KR 20130092110 A KR20130092110 A KR 20130092110A KR 1020120013623 A KR1020120013623 A KR 1020120013623A KR 20120013623 A KR20120013623 A KR 20120013623A KR 20130092110 A KR20130092110 A KR 20130092110A
Authority
KR
South Korea
Prior art keywords
essd
ssd
nonvolatile memory
controller
solid state
Prior art date
Application number
KR1020120013623A
Other languages
English (en)
Inventor
박광수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120013623A priority Critical patent/KR20130092110A/ko
Priority to US13/732,893 priority patent/US9070443B2/en
Publication of KR20130092110A publication Critical patent/KR20130092110A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 저장 장치에 관한 것으로, 좀더 자세하게는 임베디드 솔리드 디스크 및 솔리드 스테이트 디스크에 관한 것이다. 본 발명의 실시 예에 따른 솔리드 스테이트 디스크(SSD)는 데이터를 저장하는 복수의 불휘발성 메모리 장치들; 및 상기 복수의 불휘발성 메모리 장치들을 제어하는 임베디드 솔리드 스테이트 디스크(eSSD)를 포함한다. 본 발명의 실시 예에 따른 솔리드 스테이트 디스크(SSD)는 컨트롤러로 임베디드 솔리드 스테이트 디스크(eSSD)를 사용하므로 작은 면적에 구현가능하다. 또한, 컨트롤러를 제작하기 위한 별도의 공정을 필요로 하지 않으므로, 제작 단가가 절감될 수 있다.

Description

임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크{EMBEDED SOLID STATE DISK AND SOLID STATE DISK}
본 발명은 저장 장치에 관한 것으로, 좀더 자세하게는 임베디드 솔리드 디스크 및 솔리드 스테이트 디스크에 관한 것이다.
저장 장치로 주로 사용되는 반도체 메모리 장치에는 DRAM, SRAM 등과 같은 휘발성 메모리와 EEPROM, FRAM, PRAM, MRAM, Flash Memory 등과 같은 불휘발성 메모리 등이 있다. 휘발성 메모리는 전원이 차단될 때 저장된 데이터를 잃지만, 불휘발성 메모리는 전원이 차단되더라도 저장된 데이터를 보존한다.
최근 들어 불휘발성 메모리를 사용하는 장치들이 증가하고 있다. 예를 들면 MP3 플레이어, 디지털 카메라, 휴대전화, 캠코더, 플래시 카드 및 SSD(Solid State Disk) 등은 저장장치로 불휘발성 메모리를 사용하고 있다.
이 중, SSD는 하드디스크보다 빠른 속도로 데이터의 읽기나 쓰기가 가능하다. 그리고 물리적으로 움직이는 부품이 없기 때문에 작동 소음이 없으며 전력소모도 적다. 이런 특성 덕분에 휴대용 컴퓨터에 SSD를 사용하면 배터리 유지시간을 늘릴 수 있다는 이점이 있다.
본 발명은 추가적인 작은 면적에 구현가능하며, 제작 단가를 절감할 수 있는 SSD 및 SSD의 컨트롤러로 사용되는 eSSD를 제공하는데 목적이 있다.
본 발명의 실시 예에 따른 솔리드 스테이트 디스크는 데이터를 저장하는 복수의 불휘발성 메모리 장치들; 및 상기 복수의 불휘발성 메모리 장치들을 제어하는 컨트롤러를 포함하며, 상기 컨트롤러는 적어도 두 개의 레이어가 적층된 구조를 갖는다.
실시 예로써, 상기 컨트롤러는 컨트롤 로직을 포함하는 제 1 레이어; 및 상기 제 1 레이어의 상부에 적층되며, 불휘발성 메모리를 포함하는 제 2 레이어를 포함한다.
실시 예로써, 상기 제 2 레이어는 데이터를 임시로 저장하는 휘발성 메모리를 더 포함한다.
실시 예로써, 상기 컨트롤러는 상기 복수의 불휘발성 메모리 장치들과의 인터페이싱 동작을 수행하는 복수의 불휘발성 메모리 인터페이스들을 더 포함한다.
실시 예로써, 상기 컨트롤러는 상기 컨트롤러의 내부에 위치하는 적어도 하나의 내부 불휘발성 메모리; 및 상기 적어도 하나의 내부 불휘발성 메모리와의 인터페이싱을 수행하는 적어도 하나의 내부 불휘발성 메모리 인터페이스를 더 포함한다.
실시 예로써, 상기 컨트롤러는 상기 복수의 불휘발성 메모리 인터페이스들과 상기 복수의 불휘발성 메모리 장치들을 연결하는 복수의 채널들을 더 포함하며, 상기 복수의 채널들의 볼들은 상기 컨트롤러의 외곽에 배치된다.
실시 예로써, 상기 컨트롤러는 호스트와 인터페이싱 동작을 수행하는 호스트 인터페이스; 상기 호스트 인터페이스와 상기 호스트를 연결하는 호스트 채널; 및 상기 복수의 불휘발성 메모리 인터페이스들과 상기 복수의 불휘발성 메모리 장치들을 연결하는 복수의 불휘발성 메모리 채널들을 더 포함하며, 상기 복수의 불휘발성 메모리 채널들은 상기 호스트 채널의 외곽에 배치된다.
실시 예로써, 디커플링 커패시터를 더 포함한다.
실시 예로써, 전압 레귤레이터를 더 포함한다.
실시 예로써, 상기 컨트롤러는 임베디드 솔리드 스테이트 디스크를 사용하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 임베디드 솔리드 스테이트 디스크는 중앙 처리 장치; 상기 중앙 처리 장치의 제어에 따라 데이터를 저장하는 내부 불휘발성 메모리; 상기 중앙 처리 장치의 제어에 따라 외부에 위치하는 복수의 외부 불휘발성 메모리들과의 인터페이싱을 수행하는 복수의 외부 메모리 인터페이스들을 포함한다.
실시 예로써, 호스트와의 인터페이싱을 수행하는 호스트 인터페이스; 및 상기 복수의 외부 메모리 인터페이스들과 상기 복수의 외부 불휘발성 메모리들을 연결하는 복수의 채널들을 더 포함하며, 상기 복수의 채널들에 대응하는 볼들은 상기 호스트 인터페이스에 대응하는 볼들의 외곽에 배치된다.
실시 예로써, 상기 중앙 처리 장치가 실장되는 제 1 인쇄 회로 기판; 및 상기 내부 불휘발성 메모리가 실장되는 제 2 인쇄 회로 기판을 포함하며, 상기 제 1 인쇄 회로 기판과 상기 제 2 인쇄 회로 기판은 적층 구조를 갖는다.
실시 예로써, 상기 복수의 외부 메모리 인터페이스들은 상기 제 2 인쇄 회로 기판에 실장된다.
실시 예로써, 상기 임베디드 솔리드 스테이트 디스크는 솔리드 스테이트 디스크의 컨트롤러로 제공된다.
본 발명의 실시 예에 따른 SSD는 컨트롤러로 eSSD를 사용한다. 따라서, 본 발명의 실시 예에 따른 SSD는 작은 면적에 구현가능하다. 또한, 컨트롤러를 제작하기 위한 별도의 공정을 필요로 하지 않으므로, 제작 단가가 절감될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 솔리드 스테이트 디스크를 보여주는 블록도이다.
도 2는 도 1에 도시된 SSD 컨트롤러의 구성을 예시적으로 보여주는 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 임베디드 솔리드 스테이트 디스크를 보여주는 블록도이다.
도 4 내지 6은 도 3의 eSSD의 구조를 보여주는 단면도이다.
도 7은 도 3의 eSSD가 메인 보드에 실장된 예를 보여주는 도면이다.
도 8은 본 발명의 다른 실시 예에 따른 개선된 SSD를 보여주는 블록도이다.
도 9는 도 8의 개선된 eSSD의 구조를 좀더 자세히 보여주는 블록도이다.
도 10은 도 3의 eSSD에 대한 볼맵을 예시적으로 보여주는 도면이다.
도 11 내지 도 14는 도 8의 개선된 eSSD에 대한 볼맵을 보여주는 도면들이다.
도 15 내지 도 19는 도 7의 개선된 SSD의 제 1 영역 및 제 2 영역의 다양한 활용 예들을 보여주는 도면들이다.
도 20 및 도 21은 개선된 eSSD의 다른 실시 예들을 보여주는 도면들이다.
도 22는 본 발명의 실시 예에 따른 메모리 시스템을 전자 장치로 구현한 예를 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 솔리드 스테이트 디스크(Solid State Disk or Solid State Drive, 이하 SSD) 및 임베디드 솔리드 스테이트 디스크(embeded Solid State Disk or embeded Solid State Drive, 이하 eSSD)가 본 발명의 특징 및 기능을 설명하기 위한 저장 장치 또는 전자 장치의 한 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 또한, 본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고, 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 솔리드 스테이트 디스크(SSD)를 보여주는 블록도이다. 도 1을 참조하면, SSD(100)는 SSD 컨트롤러(110), 디램(120), 패드(130), 그리고 복수의 낸드 플래시 메모리들(141~14n)을 포함한다.
SSD 컨트롤러(110)는 호스트와 신호를 주고 받는다. 여기서, SSD 컨트롤러(110)와 호스트 사이에 주고 받는 신호에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(110)는 호스트의 커맨드에 따라 해당 낸드 플래시 메모리에 데이터를 쓰기나 해당 낸드 플래시 메모리로부터 데이터를 읽어낸다. SSD 컨트롤러(110)의 내부 구성은 도 2를 참조하여 상세히 설명된다.
디램(DRAM, 120)은 호스트로부터 전달받은 데이터를 임시로 저장하거나, 낸드 플래시 메모리들(141~14n)로부터 읽어낸 데이터를 임시로 저장하는 버퍼 영역으로 사용된다. 또한, 디램(120)은 낸드 플래시 메모리들(141~14n)의 효율적 관리를 위해 사용되는 소프트웨어(S/W)를 구동하는데 사용될 수 있다. 또한, 디램(120)은 호스트로부터 입력받은 메타 데이터를 저장하거나, 캐시 데이터를 저장하는데 사용될 수 있다. 한편, 본 발명의 다른 실시 예에 있어서, SSD(100)는 디램(DRAM)을 에스램(SRAM) 등의 휘발성 메모리로 대체하거나, 플래시 메모리(Flash Memory), PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리로 대체하도록 구현될 수도 있다.
복수의 낸드 플래시 메모리들(141~14n)은 SSD(100)의 저장 매체로 사용된다. 복수의 낸드 플래시 메모리들(141~14n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(110)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 낸드 플래시 메모리가 연결될 수 있다. 하나의 채널에 연결되는 낸드 플래시 메모리는 동일한 데이터 버스에 연결될 수 있다. 한편, 본 발명의 다른 실시 예에 있어서, SSD(100)는 저장 매체로 플래시 메모리를 대신하여 PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리를 사용하도록 구현될 수도 있다.
계속해서 도 1을 참조하면, SSD(100)는 호스트와 연결하기 위한 패드(130)를 더 포함할 수 있다. SSD(100)는 패드(130)를 통하여 호스트에 손쉽게 탈부착 될 수 있다. 패드(130)는 도 1에 도시된 바와 같이 SSD(100) 내부에 형성될 수 있으며, SSD(100) 외부에 커넥터 형태로 형성될 수도 있다. 한편, 본 발명의 다른 실시 예에 있어서, SSD(100)는 패드(130)를 포함하지 않을 수 있으며, 라우팅 공정을 통하여 호스트에 연결될 수도 있다.
도 2는 도 1에 도시된 SSD 컨트롤러(110)의 구성을 예시적으로 보여주는 블록도이다. 도 2를 참조하면, SSD 컨트롤러(110)는 호스트 인터페이스(111), 중앙 처리 장치(112), 디램 인터페이스(113), 그리고 낸드 인터페이스(114)를 포함한다.
호스트 인터페이스(111)는 호스트의 프로토콜에 대응하여 SSD(100)와의 인터페이싱을 제공한다. 호스트 인터페이스(111)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등을 이용하여 호스트와 통신할 수 있다. 또한, 호스트 인터페이스(111)는 호스트가 SSD(100)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
디램 인터페이스(113)는 호스트로부터 입력받은 데이터를 디램(120)에 전달하거나, 복수의 낸드 플래시 메모리들(141~14n)로부터 읽어낸 데이터를 디램(120)에 전달한다. 낸드 인터페이스(114)는 호스트로부터 입력받은 데이터 또는 디램(120)으로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)한다. 그리고 낸드 인터페이스(114)는 낸드 플래시 메모리들 메모리(141~14n)로부터 읽어낸 데이터를 호스트 인터페이스(111)를 경유하여 호스트로 전달하거나, 디램 인터페이스(113)를 경유하여 디램(120)에 전달한다.
한편, 중앙 처리 장치(112)는 SSD 컨트롤러(110)의 전반적인 동작을 제어한다. 예를 들어, 중앙 처리 장치(112)는 호스트로부터 입력된 신호를 분석하고 처리한다. 또한, 중앙 처리 장치(112)는 디램 인터페이스(113) 또는 낸드 인터페이스(114)를 통해 디램(120) 또는 복수의 플래시 메모리들(141~14n)을 제어할 수 있다. 또한, 중앙 처리 장치(112)는 SSD(100)를 구동하기 위한 펌웨어에 따라서 복수의 낸드 플래시 메모리들(141~14n)을 제어할 수 있다.
도 1 및 도 2에서 설명된 바와 같이, SSD(100)는 저장 매체로 플래시 메모리 등의 불휘발성 메모리를 사용하며, 대용량의 데이터를 저장할 수 있다. SSD(100)는 PC, 노트북 등에서 사용되는 하드 디스크를 대체하기 위한 용도로 사용될 수 있다. 또한, SSD(100)는 스마트폰, 테이블릿 PC, 디지털 카메라, MP3 플레이어, PDA 등과 같은 모바일 기기 등에도 사용될 수 있다. SSD(100)는 호스트에 탈부착 가능한 형태로 제작 가능하며, 호스트에 부착되어 호스트의 저장 공간을 추가적으로 늘리기 위한 용도로 사용될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 임베디드 솔리드 스테이트 디스크(eSSD)를 보여주는 블록도이다. 도 3을 참조하면, eSSD(200)는 eSSD 컨트롤러(210), 디램(220), 그리고 낸드 플래시 메모리(230)를 포함한다.
eSSD 컨트롤러(210)는 호스트와 신호를 주고 받는다. eSSD 컨트롤러(210)는 호스트의 커맨드에 따라 낸드 플래시 메모리(230)에 데이터를 쓰거나, 낸드 플래시 메모리(230)로부터 데이터를 읽어낸다. eSSD 컨트롤러(210)는 호스트 인터페이스(211), 중앙 처리 장치(212), 디램 인터페이스(2130, 그리고 낸드 인터페이스(214)를 포함한다.
호스트 인터페이스(211)는 호스트의 프로토콜에 대응하여 eSSD(200)와의 인터페이싱을 제공한다. 디램 인터페이스(213)는 중앙 처리 장치(212)의 제어에 응답하여 호스트 또는 낸드 플래시 메모리(230)로부터 입력받은 데이터를 디램(220)에 저장하거나, 디램(220)에 저장된 데이터를 호스트 또는 낸드 플래시 메모리(230)로 전달한다. 또한, 낸드 인터페이스(214)는 중앙 처리 장치(212)의 제어에 응답하여 호스트 또는 디램(220)으로부터 입력받은 데이터를 낸드 플래시 메모리(230)에 저장하거나, 낸드 플래시 메모리(230)로부터 읽은 데이터를 호스트 또는 디램(220)에 전달한다. 한편, 중앙 처리 장치(212)는 eSSD 컨트롤러(210)의 전반적인 동작을 제어한다.
eSSD 컨트롤러(210)의 각 인터페이스들(211, 213, 214)은 도 1의 SSD 컨트롤러(110)의 각 인터페이스들(111, 113, 114)과 동일한 방식으로 통신 동작을 수행할 수 있다. 예를 들어, eSSD 컨트롤러(210)의 호스트 인터페이스(211)는 SSD 컨트롤러(110)의 호스트 인터페이스(111)와 같이, USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등을 이용하여 호스트와 통신할 수 있다.
디램(DRAM, 220)은 호스트로부터 전달받은 데이터를 임시로 저장하거나, 낸드 플래시 메모리(230)로부터 읽어낸 데이터를 임시로 저장하는 버퍼 영역으로 사용된다.
낸드 플래시 메모리(230)는 eSSD(200)의 저장 매체로 사용된다. 낸드 플래시 메모리(230)는 하나의 채널(CH)을 통하여 eSSD 컨트롤러(210)에 연결된다. 하나의 채널(CH)에는 하나 또는 그 이상의 낸드 플래시 메모리가 연결될 수 있다. eSSD(200)는 SSD(100)와 달리 메인 보드(main board)에 직접 실장되기 때문에, SSD(100)에 비하여 적은 수의 낸드 플래시 메모리들을 포함한다.
한편, 본 발명의 다른 실시 예에 있어서, eSSD(200)는 디램(DRAM)을 에스램(SRAM) 등의 휘발성 메모리로 대체하거나, 플래시 메모리(Flash Memory), PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리로 대체하도록 구현될 수 있다. 또한, eSSD(200)는 저장 매체로 플래시 메모리를 대신하여 PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리를 사용하도록 구현될 수도 있다.
한편, 도 3에서, eSSD(200)의 낸드 플래시 메모리(230)는 하나의 채널을 통하여 eSSD 컨트롤러(210)에 연결되는 것으로 설명된다. 다만, 이는 예시적인 것이며, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들어, eSSD(200)는 낸드 플래시 메모리(230) 이외의 복수의 낸드 플래시 메모리들을 더 포함할 수 있으며, 복수의 낸드 플래시 메모리들은 각각 다른 채널들을 통하여 eSSD 컨트롤러(210)에 연결될 수 있다. 다른 예로, 낸드 플래시 메모리(230)는 복수의 채널들을 통하여 eSSD 컨트롤러(210)에 연결될 수도 있다. 즉, 낸드 플래시 메모리(230)는 복수의 낸드 플래시들을 포함하며, 낸드 플래시 메모리(230)의 낸드 플래시들은 각각 서로 다른 채널을 통하여 eSSD 컨트롤러(210)에 연결될 수도 있다.
도 4는 도 3의 eSSD(200)의 구조를 보여주는 단면도이다. 도 4를 참조하면, eSSD(200)는 제 1 레이어(1st layer)와 제 2 레이어(2nd layer)가 적층된 형태로 제공될 수 있다.
제 1 레이어(1st layer)는 제 1 PCB 기판(240)의 상부에 장착되는 eSSD 컨트롤러(210) 및 디램(220)을 포함한다. eSSD 컨트롤러(210)는 호스트의 커맨드에 따라 낸드 플래시 메모리(230)에 데이터를 쓰거나, 낸드 플래시 메모리(230)로부터 데이터를 읽어낸다. 디램(220)은 eSSD(200)의 버퍼 메모리(Buffer memory)로 제공되거나, 워킹 메모리(Working memory)로 제공된다.
제 2 레이어(2nd layer)는 제 2 PCB 기판(250)의 상부에 장착되는 낸드 플래시 메모리(230)를 포함한다. 낸드 플래스 메모리(230)는 각각 라우팅을 위하여 계단 형태로 적층된 구조를 가질 수 있다. 낸드 플래시 메모리(230)는 eSSD 컨트롤러(210)의 제어에 응답하여 데이터를 저장한다.
한편, 도 4의 eSSD(200)의 구조는 예시적인 것으로 이해되어야 하며, 본 발명의 기술적 사상은 이에 한정되지 않는다. 이는 도 5 및 도 6을 참조하여, 좀더 자세히 설명된다.
도 5 및 도 6은 도 3의 eSSD(200)의 구조의 다른 예들을 보여주는 단면도이다. 도 5 및 도 6에 도시된 바와 같이, eSSD(200_1, 200_2)는 하나의 PCB 기판을 포함하며, 모든 칩들은 하나의 기판 상에 적층된 형태로 제공될 수 있다. 도 5 및 도 6의 eSSD(200_1, 200_2)는 도 3의 eSSD(200)의 구조와 유사하다. 따라서, 동일한 구성요소는 동일한 참조번호를 사용하여 설명된다.
도 5를 참조하면, eSSD(200_1)는 하나의 PCB 기판(240)을 포함하고, PCB 기판(240)의 상부에 eSSD 컨트롤러(210) 및 디램(220)이 장착될 수 있다. 낸드 플래시 메모리(230)는 eSSD 컨트롤러(210) 및 디램(220)의 상부에 적층될 수 있다. 이 경우, eSSD 컨트롤러(210), 디램(220), 낸드 플래시 메모리(230)는 PCB 기판(240)과 와이어 본딩(wire bonding)으로 연결될 것이다.
도 6을 참조하면, eSSD(200_2)는 하나의 PCB 기판(240)을 포함하고, PCB 기판(240)의 상부에 낸드 플래시 메모리(230)가 적층될 수 있다. 또한, 디램(220) 및 eSSD 컨트롤러(210)는 낸드 플래시 메모리(230)의 상부에 적층될 수 있다.
도 7은 도 3의 eSSD(200)가 메인 보드(main board)에 실장된 예를 보여주는 도면이다. 도 7을 참조하면, eSSD(200)는 메인 보드(10)에 실장되며, 역시 메인 보드(10)에 실장된 호스트(20)와 통신을 수행한다.
eSSD(200)는 SSD(100, 도 1 참조)와 달리 메인 보드에 직접 실장되기 때문에, SSD(100)에 비하여 상대적으로 작은 면적을 갖도록 구현된다. 예를 들어, 도 4에 도시된 바와 같이, eSSD(200)는 제 1 레이어와 제 2 레이어가 적층된 구조를 가짐으로써, SSD(100)에 비하여 적은 면적으로 구현될 수 있다. 다른 예로, eSSD(200)는 SSD(100)에 비하여 적은 개수의 낸드 플래시 메모리를 포함함으로써, SSD(100)에 비하여 적은 면적으로 구현될 수 있다.
한편, 다시 도 1 및 도 2를 참조하면, SSD(100)는 SSD 컨트롤러(110), 디램(120) 및 낸드 플래시 메모리들(141~14n)과 같은 소자(component)들을 포함한다. SSD(100)는 이러한 소자들이 SSD 보드에 실장된 세트(set) 형태의 제품으로 사용자에게 제공된다. 이 경우, SSD 컨트롤러(110)는 소정 공정을 통한 단품 패키지(PKG)로 제작된 후, SSD 보드에 실장된다. 이에 반하여, eSSD(200)는 SSD 컨트롤러(110)의 제작 공정과 다른 공정을 통한 단품 패키지(PKG)로 제작된 후, 사용자에게 제공된다.
이하에서 설명될 본 발명의 다른 실시 예에 따른 SSD(이하, 개선된 SSD)는 SSD 컨트롤러를 eSSD로 대체한다. 이 경우, SSD 컨트롤러를 제작하기 위한 소정의 공정이 필요하지 않기 때문에, 개선된 SSD를 제작하기 위한 비용이 절약될 수 있다. 또한, 개선된 SSD에 사용되는 eSSD(이하, 개선된 eSSD)는 도 3의 eSSD와 다른 구조를 갖는다. 이하에서는 본 발명의 다른 실시 예에 따른 개선된 SSD 및 개선된 eSSD가 좀더 자세히 설명될 것이다.
도 8은 본 발명의 다른 실시 예에 따른 개선된 SSD(300)를 보여주는 블록도이다. 도 8을 참조하면, 개선된 SSD(300)는 패드(330), 복수의 낸드 플래시 메모리들(342~34n) 및 개선된 eSSD(400)를 포함한다. 개선된 SSD(300)의 구성은 도 1의 SSD(100)의 구성과 유사하다. 따라서, 이하에서는 도 1의 SSD(100)와의 차이점이 중점적으로 설명된다.
개선된 SSD(300)는 도 1의 SSD(100)와 달리, SSD 컨트롤러 대신 개선된 eSSD(Improved eSSD, 400)를 구비한다. 개선된 eSSD(200)는 단품 패키지(PKG)로 제작되며, SSD(300)의 세트를 제작하는 사용되는 것 이외에도, 도 3의 eSSD(200)와 같이 메인 보드에 직접 실장 되어 사용될 수도 있다. 개선된 SSD(300)는 개선된 eSSD(400)를 컨트롤러로 사용하기 때문에, 도 1의 SSD(100)에 비하여 제 1 영역(region 1) 및 제 2 영역(region 2)을 빈 공간으로 확보할 수 있다.
개선된 eSSD(200)는 도 1의 SSD(100)의 SSD 컨트롤러(110)와 동일한 방식으로 호스트와의 인터페이싱 동작을 수행한다. 또한, 개선된 eSSD(400)는 내부에 디램 및 소정의 낸드 플래시 메모리를 포함하도록 제작된다. 따라서, 도 8의 SSD(300)는 도 1의 SSD(100)와 달리 디램(120) 및 낸드 플래시 메모리(141)를 별도로 구비하지 않을 수 있다. 개선된 eSSD(400)의 구조는 도 9을 참조하여, 좀더 자세히 설명된다.
도 9는 도 8의 개선된 eSSD(400)의 구조를 좀더 자세히 보여주는 블록도이다. 도 9의 개선된 eSSD(400)의 구조는 도 3의 eSSD(200)의 구조와 유사하다. 따라서, 이하에서는 도 3의 eSSD(200)와의 차이점이 중점적으로 설명된다.
도 9를 참조하면, 개선된 eSSD(400)는 eSSD 컨트롤러(410), 디램(420), 그리고 낸드 플래시 메모리(430)를 포함한다. 개선된 eSSD(400)가 디램(420)을 포함하기 때문에, 도 8의 개선된 SSD(300)는 도 1의 SSD(100)와 달리 제 2 영역(Region 2)에 별도의 디램을 구비하지 않을 수 있다. 또한, 개선된 eSSD(400)가 낸드 플래시 메모리(430)를 포함하기 때문에, 도 8의 개선된 SSD(300)는 도 1의 SSD(100)와 달리 제 1 영역(Region 1)에 낸드 플래시 메모리를 구비하지 않을 수 있다.
도 8의 개선된 SSD(300)는 제 1 영역 및 제 2 영역에 해당하는 공간에 상응하는 만큼, 도 1의 SSD(100)에 비하여 작은 면적으로 구현될 수 있다. 또한, 개선된 SSD(300)는 디램 등을 구비하지 않음으로써 확보되는 빈 공간들(Region 1, Region 2)에 추가적인 소자들을 실장함으로써, 도 1의 SSD(100)에 비하여 개선된 특성을 가질 수 있다. 이에 대한 다양한 실시 예들은 이하의 도 15 내지 도 20을 참조하여 좀더 자세히 설명된다.
계속해서 도 9를 참조하면, eSSD 컨트롤러(410)는 호스트와 신호(커맨드, 어드레스, 데이터 등)를 주고 받는다. eSSD 컨트롤러(410)는 호스트의 커맨드에 따라 개선된 eSSD(400) 내부의 낸드 플래시(410) 또는 개선된 eSSD(400) 외부의 낸드 플래시들(342~34n, 도 8 참조) 중 해당 낸드 플래시에 데이터를 쓰거나 해당 낸드 플래시 메모리로부터 데이터를 읽어낸다. eSSD 컨트롤러(410)는 호스트 인터페이스(411), 중앙 처리 장치(412), 디램 인터페이스(413), 그리고 복수의 낸드 인터페이스들(414~41m)을 포함한다.
호스트 인터페이스(411)는 호스트와의 인터페이싱을 제공한다. 디램 인터페이스(413)는 디램(420)과의 인터페이싱을 제공한다. 제 1 낸드 인터페이스(414)는 제 1 낸드 플래시 메모리(430)와의 인터페이싱을 제공한다. 호스트 인터페이스(411), 디램 인터페이스(413), 제 1 낸드 인터페이스(414)는 도 3의 호스트 인터페이스(211), 디램 인터페이스(213), 낸드 인터페이스(214)와 유사하므로, 자세한 설명은 생략된다.
개선된 eSSD(400)의 eSSD 컨트롤러(410)는 도 3의 eSSD 컨트롤러(210)와 달리, 개선된 eSSD(400) 외부의 낸드 플래시 메모리들(342~34n, 도 8 참조)과 인터페이싱 동작을 수행하는 복수의 낸드 인터페이스들(415~41m)을 더 포함한다. 또한, 개선된 eSSD(400)는 도 3의 eSSD(200)와 달리 복수의 낸드 인터페이스들(415~41m)을 외부의 낸드 플래시 메모리들(342~34n)과 연결하기 위한 새로운 채널들(CH2~CHn)을 더 포함한다.
이 경우, 새로운 채널들(CH2~CHn)은 다양한 방식으로 개선된 eSSD의 보드에 배치될 수 있다. 이하에서는 새로운 채널들(CH2~CHn)을 배치하는 다양한 예들이 좀더 자세히 설명된다.
한편, 도 9에서, 개선된 eSSD(400)의 낸드 플래시 메모리(430)는 하나의 채널을 통하여 eSSD 컨트롤러(410)에 연결되는 것으로 설명된다. 다만, 이는 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 도 3에서 설명된 바와 같이, 낸드 플래시 메모리(430)의 낸드 플래시들은 각각 복수의 채널들을 통하여 eSSD 컨트롤러(410)에 연결될 수 있다. 다른 예로, 개선된 eSSD(400)는 낸드 플래시 메모리(430) 이외의 복수의 낸드 플래시 메모리들을 더 포함할 수 있으며, 복수의 낸드 플래시 메모리들은 각각 다른 채널들을 통하여 eSSD 컨트롤러(410)에 연결될 수도 있다.
도 10은 도 3의 eSSD(200)에 대한 볼맵을 예시적으로 보여주는 도면이며, 도 11 내지 도 14는 도 8의 개선된 eSSD(400)에 대한 볼맵을 보여주는 도면들이다.
도 10 및 도 11을 참조하면, 개선된 eSSD(400)의 채로운 채널들(CH2~CHn)에 대응하는 볼(ball)들은 도 3의 eSSD(400)의 장변에 추가적으로 구비될 수 있다. 또한, 도 10 및 도 12를 참조하면, 개선된 eSSD(400)의 채로운 채널들(CH2~CHn)에 대응하는 볼(ball)들은 도 3의 eSSD(400)의 단변에 추가적으로 구비될 수 있으며, 도 10 및 도 13을 참조하면, 개선된 eSSD(400)의 채로운 채널들(CH2~CHn)에 대응하는 볼(ball)들은 도 3의 eSSD(400)의 장변 및 단변에 추가적으로 구비될 수도 있다.
도 11 내지 도 13에 도시된 바와 같이, 개선된 eSSD(400)의 새로운 채널들(CH2~CHn)에 관한 볼들이 도 3의 eSSD(200)의 장변 또는 단변에 추가적으로 구비되는 경우, 개선된 eSSD(400)는 도 3의 eSSD(200)와 호환성을 유지할 수 있다. 이 경우, 개선된 eSSD(400)은 도 3의 eSSD(200)를 제작하는 공정에 새로운 볼들을 구현하는 과정을 추가함으로써 용이하게 제작될 수 있다.
또한, 개선된 eSSD(400)가 SSD의 보드 또는 메인 보드에 실장될 때, 추가된 볼들은 SSD의 보드 또는 메인 보드에 솔더(solder)로 연결된다. 이 경우, 추가된 볼들로 인하여 개선된 eSSD(400)는 SSD의 보드 또는 메인 보드에 좀더 단단히 연결될 수 있다. 또한, 추가된 볼들은 외부 충격에 대하여 개선된 eSSD(400)의 내부 소자들(예를 들어, 중앙 처리 장치(412))을 보호하는 역할을 수행할 수도 있다.
결국, 추가적인 볼들로 인하여, 개선된 eSSD(400)는 도 3의 eSSD(200)에 비하여 외부 충격에 강한 특성을 가질 수 있다.
계속해서 도 14를 참조하면, 개선된 eSSD(400)는 도 3의 eSSD(200)와 완전히 다른 새로운 볼맵을 갖도록 구현될 수 있다. 이 경우, 볼 배치는 각 군별로 라우팅을 고려해서 설계될 수 있다. 예를 들어, 도 14에 도시된 바와 같이, 낸드 인터페이스 군, 호스트 인터페이스 군 등에 대응하는 볼들은 내부에 배치되도록 설계될 수 있으며, 각 채널에 대한 라우팅이 편리하도록 각 채널에 대응하는 볼들은 외곽에 순차적으로 배치되도록 설계될 수 있다.
도 15 내지 도 19는 도 7의 개선된 SSD(300)의 제 1 영역(region 1) 및 제 2 영역(region 2)의 다양한 활용 예들을 보여주는 도면들이다.
도 15를 참조하면, 개선된 SSD(300a)는 제 1 영역 및 제 2 영역에 낸드 플래시 메모리들(34n+1, 34n+2)을 추가한다. 제 1 영역 및 제 2 영역에 낸드 플래시 메모리들(34n+1, 34n+2)을 설치함으로써, 개선된 SSD(300a)는 도 1의 SSD(100)에 비하여 더 큰 저장 공간을 가질 수 있다.
도 16을 참조하면, 개선된 SSD(300b)는 제 2 영역에 디커플링 커패시터(350)를 추가한다. 디커플링 커패시터(350)를 추가함으로써, 개선된 SSD(300b)는 도 1의 SSD(100)에 비하여 파워 노이즈(power noise)에 강한 특성을 가질 수 있다.
도 17을 참조하면, 개선된 SSD(300c)는 제 2 영역에 전압 레귤레이터(360)를 추가한다. 전압 레귤레이터(360)를 추가함으로써, 개선된 SSD(300c)는 도 1의 SSD(100)에 비하여 요구되는 전압에서 정확하게 클램프 되는 전압을 공급할 수 있다. 또한, 도 18을 참조하면, 개선된 SSD(300d)는 제 1 영역에 디커플링 커패시터(350), 제 2 영역에 전압 레귤레이터(360)를 추가할 수도 있다.
계속해서 도 19를 참조하면, 개선된 SSD(300e)는 제 1 영역 및 제 2 영역을 라인과 라인 사이의 공간을 좀더 넓히기 위한 용도로 활용할 수 있다. SSD 컨트롤러의 역할을 수행하는 개선된 eSSD(400)와 복수의 낸드 플래시 메모리들(342~34n)은 각각 채널들(CH2~CHn)을 통하여 연결되며, 각 채널들은 복수의 라인들을 포함한다. 이 경우, 라인과 라인 사이의 공간이 좁다면, 크로스 토크(cross talk)로 인한 에러가 발생할 수 있다.
이러한 문제를 개선하기 위하여, 개선된 SSD(300e)는 도 19에 도시된 바와 같이, 낸드 플래시 메모리들(NAND_2, NAND_n)의 채널들(CH2, CHn)이 각각 제 1 영역 및 제 2 영역을 경유하도록 설계될 수 있다. 따라서, 크로스 토크에 의한 에러 발생이 개선될 수 있다.
도 20 및 도 21은 개선된 eSSD의 다른 실시 예들을 보여주는 도면들이다. 도 20 및 도 21의 개선된 eSSD(400a, 400b)는 도 9의 개선된 eSSD(400)와 유사하다. 따라서, 이하에서는 도 9의 개선된 eSSD(400)와의 차이점이 중점적으로 설명된다.
도 20을 참조하면, 개선된 eSSD(400a)는 eSSD 컨트롤러(410), 디램, 낸드 플래시 메모리(430), 그리고 복수의 패드들(442~44n)을 포함한다.
복수의 패드들(442~44n)은 복수의 낸드 인터페이스들(415~41m)을 외부의 복수의 낸드 플래시 메모리들(442~44n)과 연결하기 위하여 구비된다. 복수의 패드들(442~44n)은 소켓(socket) 타입으로 구현될 수 있으며, 커넥터(connector) 타입으로 구현될 수도 있다.
사용자는 복수의 패드들(442~44n)을 통하여, 개선된 eSSD(400a)에 낸드 플래시 메모리들을 연결함으로써, 개선된 eSSD(400a)의 저장 공간을 늘릴 수 있다. 또한, 개선된 eSSD(400a)가 SSD의 SSD 컨트롤러를 대체하기 위하여 사용될 수 있음은 물론이다.
계속해서 도 21을 참조하면, 개선된 eSSD(400b)는 eSSD 컨트롤러(410), 디램, 낸드 플래시 메모리(430), 그리고 복수의 패드들(442~44n)을 포함한다. 도 21의 eSSD 컨트롤러(410)는 도 9의 eSSD 컨트롤러(410)와 달리 파워 매니저(450)를 더 포함한다. 파워 매니저(450)는 eSSD(400b) 외부로부터 외부 전원(power)을 수신하고, 이를 내부 전원으로 조정한다. 파워 매니저(450)에 의하여 조정된 내부 전원은 낸드 플래시 메모리(430)에 제공된다.
한편, 도 20 및 도 21에서, 개선된 eSSD(400a, 400b)의 낸드 플래시 메모리(430)는 하나의 채널을 통하여 eSSD 컨트롤러(410)에 연결되는 것으로 설명된다. 다만, 이는 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 도 9에서 설명된 바와 같이, 낸드 플래시 메모리(430)의 낸드 플래시들은 각각 복수의 채널들을 통하여 eSSD 컨트롤러(410)에 연결될 수 있다. 다른 예로, 개선된 eSSD(400a, 400b)는 낸드 플래시 메모리(430) 이외의 복수의 낸드 플래시 메모리들을 더 포함할 수 있으며, 복수의 낸드 플래시 메모리들은 각각 다른 채널들을 통하여 eSSD 컨트롤러(410)에 연결될 수도 있다.
도 22은 본 발명의 실시 예에 따른 메모리 시스템을 전자 장치로 구현한 예를 보여주는 블록도이다. 여기에서, 전자 장치(1000)는 퍼스널 컴퓨터(PC)로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(Personal Digital Assistant), 그리고 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
도 22을 참조하면, 전자 장치(1000)는 메모리 시스템(1100), 전원 장치(1200), 보조 전원 장치(1250), 중앙처리장치(1300), 디램(1400), 그리고 사용자 인터페이스(1500)를 포함한다. 메모리 시스템(1100)은 플래시 메모리(1110) 및 메모리 컨트롤러(1120)를 포함한다. 메모리 시스템(1100)은 전자 장치(1000)에 내장될 수 있다. 메모리 시스템(1100)은 앞서 설명된 개선된 SSD와 동일한 방법으로 구현될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
SSD: Solid State Disk or Solid State Drive
eSSD: embeded Solid State Disk or embeded Solid State Drive
CH: Channel
100: SSD
200, 200_1, 200_2: eSSD
300: Improved SSD
400: Improved eSSD

Claims (10)

  1. 데이터를 저장하는 복수의 불휘발성 메모리 장치들; 및
    상기 복수의 불휘발성 메모리 장치들을 제어하는 임베디드 솔리드 스테이트 디스크(embeded SSD)를 포함하는 솔리드 스테이트 디스크.
  2. 제 1 항에 있어서,
    상기 임베디드 솔리드 스테이트 디스크는
    컨트롤 로직을 포함하는 제 1 레이어; 및
    상기 제 1 레이어의 상부에 적층되며, 불휘발성 메모리를 포함하는 제 2 레이어를 포함하는 솔리드 스테이트 디스크.
  3. 제 2 항에 있어서,
    상기 제 2 레이어는 데이터를 임시로 저장하는 휘발성 메모리를 더 포함하는 솔리드 스테이트 디스크.
  4. 제 1 항에 있어서,
    상기 임베디드 솔리드 스테이트 디스크는
    상기 복수의 불휘발성 메모리 장치들과의 인터페이싱 동작을 수행하는 복수의 불휘발성 메모리 인터페이스들을 더 포함하는 솔리드 스테이트 디스크.
  5. 제 4 항에 있어서,
    상기 임베디드 솔리드 스테이트 디스크는
    상기 컨트롤러의 내부에 위치하는 적어도 하나의 내부 불휘발성 메모리; 및
    상기 적어도 하나의 내부 불휘발성 메모리와의 인터페이싱을 수행하는 적어도 하나의 내부 불휘발성 메모리 인터페이스를 더 포함하는 솔리드 스테이트 디스크.
  6. 제 4 항에 있어서,
    상기 임베디드 솔리드 스테이트 디스크는
    상기 복수의 불휘발성 메모리 인터페이스들과 상기 복수의 불휘발성 메모리 장치들을 연결하는 복수의 채널들을 더 포함하며,
    상기 복수의 채널들의 볼들은 상기 컨트롤러의 외곽에 배치되는 솔리드 스테이트 디스크.
  7. 제 4 항에 있어서,
    상기 임베디드 솔리드 스테이트 디스크는
    호스트와 인터페이싱 동작을 수행하는 호스트 인터페이스;
    상기 호스트 인터페이스와 상기 호스트를 연결하는 호스트 채널; 및
    상기 복수의 불휘발성 메모리 인터페이스들과 상기 복수의 불휘발성 메모리 장치들을 연결하는 복수의 불휘발성 메모리 채널들을 더 포함하며,
    상기 복수의 불휘발성 메모리 채널들은 상기 호스트 채널의 외곽에 배치되는 솔리드 스테이트 디스크.
  8. 제 1 항에 있어서,
    상기 복수의 불휘발성 메모리 장치에 대한 파워 노이즈를 감소시키는 디커플링 커패시터를 더 포함하는 솔리드 스테이트 디스크.
  9. 제 1 항에 있어서,
    상기 복수의 불휘발성 메모리 장치에 공급되는 전압을 클램프하는 전압 레귤레이터를 더 포함하는 솔리드 스테이트 디스크.
  10. 제 1 항에 있어서,
    상기 컨트롤러는 단품 패키지로 제작되는 임베디드 솔리드 스테이트 디스크인 것을 특징으로 하는 솔리드 스테이트 디스크.



KR1020120013623A 2012-02-10 2012-02-10 임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크 KR20130092110A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120013623A KR20130092110A (ko) 2012-02-10 2012-02-10 임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크
US13/732,893 US9070443B2 (en) 2012-02-10 2013-01-02 Embedded solid state disk as a controller of a solid state disk

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120013623A KR20130092110A (ko) 2012-02-10 2012-02-10 임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크

Publications (1)

Publication Number Publication Date
KR20130092110A true KR20130092110A (ko) 2013-08-20

Family

ID=48945444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120013623A KR20130092110A (ko) 2012-02-10 2012-02-10 임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크

Country Status (2)

Country Link
US (1) US9070443B2 (ko)
KR (1) KR20130092110A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130290605A1 (en) * 2012-04-30 2013-10-31 Moon J. Kim Converged memory and storage system
US9710173B2 (en) * 2014-05-20 2017-07-18 Micron Technology, Inc. Read cache memory with DRAM class promotion
US9064569B1 (en) 2014-07-03 2015-06-23 Sandisk Technologies Inc. Memory controller with resistive random access memory (ReRAM)
US20160357435A1 (en) * 2015-06-08 2016-12-08 Alibaba Group Holding Limited High density high throughput low power consumption data storage system with dynamic provisioning
KR102280433B1 (ko) * 2015-09-23 2021-07-22 삼성전자주식회사 전력 공급 회로 및 이를 포함하는 저장 장치
CN107340818A (zh) * 2017-04-26 2017-11-10 哈尔滨惠软科技发展有限公司 一种应用于漏费控制系统中的数据安全存储系统
KR102299682B1 (ko) 2017-09-13 2021-09-09 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치 및 저장 장치의 동작 방법
KR102640968B1 (ko) 2018-05-29 2024-02-27 삼성전자주식회사 인쇄 회로 기판, 스토리지 장치, 및 인쇄 회로 기판을 포함하는 스토리지 장치
CN110720145B (zh) * 2019-04-30 2021-06-22 长江存储科技有限责任公司 具有三维相变存储器的三维存储设备
US20220270652A1 (en) * 2021-02-19 2022-08-25 Pliops Ltd. Compact memory device having a backup power source

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559881A (en) 1983-08-19 1985-12-24 Diebold, Incorporated Burglary resistant steel fiber reinforced concrete construction for vault walls and doors and manufacture thereof
KR20000061045A (ko) 1999-03-23 2000-10-16 김영환 플레시 메모리 장치
JP3955712B2 (ja) 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
US6998721B2 (en) * 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
US6724680B1 (en) 2003-06-10 2004-04-20 Phison Electronics Corp. Single integrated circuit flash memory controller for activating external ROM sharing a common USB port
US20060101176A1 (en) 2004-11-10 2006-05-11 Abocom Systems, Inc. Card type personal computer
KR100875540B1 (ko) 2007-01-19 2008-12-26 삼성전자주식회사 플래시 메모리 카드
US20090063895A1 (en) * 2007-09-04 2009-03-05 Kurt Smith Scaleable and maintainable solid state drive
KR101344021B1 (ko) 2007-12-24 2014-01-15 삼성전자주식회사 메모리카드 및 이를 이용한 메모리 저장 장치
CN101470506A (zh) 2008-05-30 2009-07-01 伍威 多功能计算机充电电池系统及其应用方法
JP5363044B2 (ja) * 2008-07-22 2013-12-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20100036999A1 (en) * 2008-08-05 2010-02-11 Zhiqing Zhuang Novel method of flash memory connection topology in a solid state drive to improve the drive performance and capacity
US20100049914A1 (en) * 2008-08-20 2010-02-25 Goodwin Paul M RAID Enhanced solid state drive
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
KR20100035210A (ko) 2008-09-26 2010-04-05 (주) 에스아이포유 반도체 디스크 기반의 스토리지 확장 시스템
KR20100062190A (ko) 2008-12-01 2010-06-10 엘지전자 주식회사 확장형 플래시 메모리장치, 및 그 제어방법
KR20100101958A (ko) 2009-03-10 2010-09-20 삼성전자주식회사 슈퍼 커패시터를 포함하는 고체 상태 구동기
US8462209B2 (en) 2009-06-26 2013-06-11 Keyw Corporation Dual-swath imaging system
US20110035540A1 (en) * 2009-08-10 2011-02-10 Adtron, Inc. Flash blade system architecture and method
JP5027198B2 (ja) 2009-10-08 2012-09-19 技嘉科技股▲ふん▼有限公司 フラッシュメモリのアクセス装置及びアクセス方法
JP2011081681A (ja) 2009-10-08 2011-04-21 Giga-Byte Technology Co Ltd フラッシュメモリのアクセス装置及びアクセス方法
KR20110041313A (ko) * 2009-10-15 2011-04-21 에스티에스반도체통신 주식회사 적층형 고상 드라이브 및 그 제조 방법

Also Published As

Publication number Publication date
US20130208542A1 (en) 2013-08-15
US9070443B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
KR20130092110A (ko) 임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크
KR102403266B1 (ko) 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
TWI716417B (zh) 資料儲存裝置和其操作方法
KR102020466B1 (ko) 버퍼 메모리 장치를 포함하는 데이터 저장 장치
US20120063190A1 (en) Complex semiconductor device for use in mobile equipment
KR102395541B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
US10725697B2 (en) Round robin system with interleaved weighted and priority arbiters to serve on-demand bandwidth of a storage system
CN110196736B (zh) 电子设备及其操作方法
JP2010198209A (ja) 半導体記憶装置
JP2013200595A (ja) マルチチップパッケージおよびメモリシステム
CN109407966B (zh) 数据存储装置及其操作方法
US20140317339A1 (en) Data access system, data accessing device, and data accessing controller
US8883521B2 (en) Control method of multi-chip package memory device
KR20120028146A (ko) 입출력 경로 스왑을 지원하는 메모리 시스템
JP2017027540A (ja) 半導体装置及び電子機器
KR102397582B1 (ko) 데이터 저장 장치, 이를 포함하는 데이터 처리 시스템, 및 이의 작동 방법
CN111752469A (zh) 控制器、存储器系统及其操作方法
US20170018541A1 (en) Wiring board and memory system including the same
KR102450556B1 (ko) 불휘발성 메모리 장치들을 제어할 수 있는 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
CN109426453B (zh) 数据存储装置及其操作方法
TWI727985B (zh) 資料儲存裝置及其操作方法
US11169584B2 (en) Dual-connector storage system and method for simultaneously providing power and memory access to a computing device
TW201824279A (zh) 非揮發性記憶體裝置和包括其的數據儲存裝置之操作方法
KR20140030962A (ko) 데이터 저장 장치 및 그것의 동작 방법
TWI597728B (zh) 指派半導體晶粒以致能高堆疊能力之技術

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid