DE10254455A1

DE10254455A1 - Halbleitervorrichtung mit einer versetzten Kontaktflächenanordnung

Info

Publication number: DE10254455A1
Application number: DE10254455A
Authority: DE
Inventors: Kazuyoshi Shimizu; Akira Oizumi; Yasufumi Mori; Akira Mukai
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-05-14
Filing date: 2002-11-21
Publication date: 2003-11-27
Also published as: JP2003332448A; US20030215982A1; US6720636B2

Abstract

Eine Halbleitervorrichtung beinhaltet eine Vielzahl von internen Zeilenkontaktflächen (6) und externen Zeilenkontaktflächen (7), die aus einer Kontaktfläche (1a, 1b) und einem Kontaktflächensteuerabschnitt (2) zusammengesetzt sind, der ein Eingangssignal von und ein Ausgangssignal zu der Kontaktfläche steuert. Die Kontaktfläche (1a, 1b) und der Kontaktflächensteuerabschnitt (2) der internen Zeilenkontaktfläche (6) sind in einer Umkehranordnungsbeziehung zu der Kontaktfläche (1) und dem Kontaktflächensteuerabschnitt (2) der externen Zeilenkontaktfläche (7) angeordnet. Eine Vielzahl der internen Zeilenkontaktflächen (6), bei denen die Kontaktfläche (1a, 1b) und der Kontaktflächensteuerabschnitt (2) in der Verbindungsrichtung angeordnet sind, und eine Vielzahl der externen Zeilenkontaktflächen (7), bei denen die Kontaktfläche (1) und der Kontaktflächensteuerabschnitt (2) in der Verbindungsrichtung angeordnet sind, sind jeweils abwechselnd senkrecht zu der Verbindungsrichtung benachbart angeordnet.

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit einer Kontaktfläche und einem Kontaktflächensteuerabschnitt, der die Eingabe-/Ausgabesignale der Kontaktfläche steuert.

Fig. 9 zeigt ein Entwurfsdiagramm einer bekannten Halbleitervorrichtung, die mit zwei Energieversorgungseinrichtungen arbeitet (interne und externe Energieversorgungseinrichtung). Bezugnehmend auf die Figur bezeichnen die Bezugszeichen 1a, 1b jeweils Kontaktflächen mit einer internen Zeilenkontaktfläche 6 und einer externen Zeilenkontaktfläche 7; und das Bezugszeichen 2 bezeichnet einen Kontaktflächensteuerabschnitt, der mit den Kontaktflächen 1a, 1b elektrisch verbunden ist, und der ein Eingangssignal von den Kontaktflächen 1a, 1b und ein Ausgangssignal an die Kontaktflächen 1a, 1b steuert. Bei dem Kontaktflächensteuerabschnitt 2 bezeichnet das Bezugszeichen 3 einen Schutzabschnitt, der bspw. aus einer Kapazität zusammengesetzt ist und der die Elemente innerhalb des Halbleiterchips elektrisch schützt; das Bezugszeichen 4 bezeichnet einen Pegelverschiebungsabschnitt, der die Eingangs- und Ausgangssignale zwischen der internen Energieversorgung und der externen Energieversorgung umwandelt; und das Bezugszeichen 5 bezeichnet einen Logikabschnitt, der aus logischen Schaltungen oder dergleichen zusammengesetzt ist und die Eingangs- und Ausgangssignale logisch umwandelt.

Das Bezugszeichen 6 bezeichnet eine interne Zeilenkontaktfläche, die einen kurzen Abstand zwischen der Kontaktfläche 1a und dem Kontaktflächensteuerabschnitt 2 aufweist, und das Bezugszeichen 7 bezeichnet eine externe Zeilenkontaktfläche, die einen langen Abstand zwischen der Kontaktfläche 1b und dem Kontaktflächensteuerabschnitt 2 aufweist.

Das Bezugszeichen 8 bezeichnet einen Abstand zwischen den Kontaktflächen 1a, 1b der externen Zeilenkontaktflächen 7, die zueinander benachbart sind.

Das Bezugszeichen VDD bezeichnet eine interne Energieversorgungsleiterbahn; das Bezugszeichen VSS bezeichnet eine interne Masseleiterbahn; das Bezugszeichen VDDX bezeichnet eine externe Energieversorgungsleiterbahn; und das Bezugszeichen VSSX bezeichnet eine externe Masseleiterbahn. Diese Leiterbahnen werden für die Zufuhr von Energie an die Kontaktflächensteuerabschnitte 2 verwendet.

Nachstehend wird die Betriebsweise beschrieben.

Unter Bezugnahme auf Fig. 9 sind die Kontaktflächen 1a, 1b jeweils mit dem Kontaktflächensteuerabschnitt 2 versehen. Der Kontaktflächensteuerabschnitt 2 steuert die Eingangs-/Ausgangssignale der Kontaktflächen 1a, 1b oder verschiebt deren Pegel, indem die beiden Energiezuführungen von der internen Energieversorgungsleiterbahn VDD und der internen Masseleiterbahn VSS sowie der externen Energieversorgungsleiterbahn VDDX und der externen Masseleiterbahn VSSX verwendet werden.

Dabei existiert eine Beschränkung bei der minimalen Größe der Kontaktflächen 1a, 1b, weil die Kontaktflächen 1a, 1b jeweils mit einem Draht verbunden sind. Darüber hinaus existiert dabei eine Beschränkung bei der minimalen Länge des Abstands zwischen den benachbarten Kontaktflächen 1a, 1b, weil die Verschlechterung der elektrischen Eigenschaften der Eingangs-/Ausgangssignale vermieden werden muss.

Im Übrigen ist eine Flächenverkleinerung bei einem Halbleiterchip erforderlich, und andererseits wurden viele Anschlussstifte auf dem Chip entwickelt, wobei die Funktionalität der Halbleitervorrichtungen anstieg. Aas diesem Grund werden bei Fig. 9 die kurzen und langen Abstände zwischen den Kontaktflächen 1a, 1b und dem Kontaktflächensteuerabschnitt 2 abwechselnd verwendet, und die Kontaktflächen 1a, 1b werden in versetzter Anordnung angeordnet. Dadurch kann die durch die Kontaktflächen 1a, 1b und die Kontaktflächensteuerabschnitte 2 in Anspruch genommene Fläche reduziert werden, um dem Erfordernis einer ansteigenden Anzahl von Anschlussstiften auf dem Chip nachzukommen. Der Entwurf von derartigen Kontaktflächen 1a, 1b wird nachstehend als versetzte Kontaktfläche bezeichnet. Der aus einer Kontaktfläche 1a und einem Kontaktflächensteuerabschnitt 2 bestehende Abschnitt mit einem kürzeren Abschnitt zwischen der Kontaktfläche Ja und dem Kontaktflächensteuerabschnitt 2 wird als interne Zeilenkontaktfläche 6 bezeichnet, und der aus einer Kontaktfläche 1b und einem Kontaktflächensteuerabschnitt 2 zusammengesetzte Abschnitt mit einem längeren Abstand zwischen der Kontaktfläche 1b und den Kontaktflächensteuerabschnitten 2 wird als externe Zeilenkontaktfläche 7 bezeichnet.

Die bekannte Halbleitervorrichtung ist gemäß vorstehendem angeordnet. Somit wird die durch die Kontaktflächen 1a, 1b und die Kontaktflächensteuerabschnitte 2 in Anspruch genommene Fläche reduziert, um dem Erfordernis einer ansteigenden Anzahl von Anschlussstiften mittels der Anordnung der Kontaktflächen in versetzter Anordnung nachzukommen. Bei einer derartigen Anordnung ist jedoch der Abstand 8 zwischen den zueinander benachbarten Kontaktflächen 1a, 1b der externen Zeilenkontaktflächen 7 länger, wie es in Fig. 9 gezeigt ist.

Gemäß vorstehendem liegt dahingehend ein Nachteil vor, dass eine kleinere Fläche für den Halbleiterchip vermieden wird, da die durch Elemente nicht in Anspruch genommene Fläche somit auf dem Halbleiterchip verbleibt.

Demzufolge liegt der vorliegenden Erfindung die Aufgabe zugrunde, den vorstehend beschriebenen Nachteil zu beseitigen und eine Halbleitervorrichtung bereitzustellen, welche die Entwurfsfläche von Kontaktflächen und Kontaktflächensteuerabschnitten reduziert, um dadurch eine kleinere Fläche des Halbleiterchips zu erreichen.

Gemäß einer Ausgestaltung der Erfindung wird eine Halbleitervorrichtung bereitgestellt, bei der eine Kontaktfläche und ein Kontaktflächensteuerabschnitt innerhalb einer internen Zeilenkontaktfläche in einer Umkehranordnungsbeziehung angeordnet sind, wobei sich die Kontaktfläche und der Kontaktflächensteuerabschnitt innerhalb einer externen Zeilenkontaktfläche befinden; die Kontaktflächen und die Kontaktflächensteuerabschnitte der internen Zeilenkontaktfläche und der externen Zeilenkontaktfläche in derselben Richtung wie die Verbindungsrichtung angeordnet sind; und eine Vielzahl der internen Zeilenkontaktflächen und eine Vielzahl der externen Zeilenkontaktflächen jeweils abwechselnd senkrecht zu der Verbindungsrichtung benachbart angeordnet sind.

Gemäß einer weiteren Ausgestaltung der Erfindung wird eine Halbleitervorrichtung bereitgestellt, bei der eine Kontaktfläche und ein Kontaktflächensteuerabschnitt innerhalb einer internen Zeilenkontaktfläche in einer Umkehranordnungsbeziehung angeordnet sind, wobei sich die Kontaktfläche und der Kontaktflächensteuerabschnitt innerhalb einer externen Zeilenkontaktfläche befinden; die Kontaktflächen und die Kontaktflächensteuerabschnitte der internen Zeilenkontaktfläche und der externen Zeilenkontaktfläche senkrecht zu der Verbindungsrichtung angeordnet sind; und eine Vielzahl der internen Zeilenkontaktflächen und der externen Zeilenkontaktflächen, die in der Verbindungsrichtung ein Paar ausbilden, senkrecht zu der Verbindungsrichtung angeordnet sind.

Gemäß noch einer weiteren Ausgestaltung der Erfindung sind die internen Zeilenkontaktflächen und externen Zeilenkontaktflächen in versetzter Anordnung näher bei der Chipaußenseite als der Kontaktflächensteuerabschnitt angeordnet, und zumindest eine Ecke der rechteckigen Struktur ist in der Strukturform der Kontaktfläche abgerundet.

Erfindungsgemäß kann gemäß vorstehendem die durch die Kontaktfläche und den Kontaktflächensteuerabschnitt in Anspruch genommene Fläche in der Verbindungsrichtung reduziert werden, wodurch eine kleinere Fläche des Halbleiterchips bewirkt wird.

Nachstehend wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Es zeigen:
Fig. 1 ein Entwurfsdiagramm einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel 1 der Erfindung;
Fig. 2 ein Entwurfsdiagramm einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel 2 der Erfindung;
Fig. 3 ein Entwurfsdiagramm der Halbleitervorrichtung gemäß einem Ausführungsbeispiel 3 der Erfindung;
Fig. 4 eine Schnittansicht der Halbleitervorrichtung gemäß dem Ausführungsbeispiel 3 der Erfindung;
Fig. 5 ein Entwurfsdiagramm der Halbleitervorrichtung gemäß einem Ausführungsbeispiel 4 der Erfindung;
Fig. 6 ein Entwurfsdiagramm der Halbleitervorrichtung gemäß einem Ausführungsbeispiel 5 der Erfindung;
Fig. 7 ein Entwurfsdiagramm der Halbleitervorrichtung gemäß einem Ausführungsbeispiel 6 der Erfindung;
Fig. 8 ein Entwurfsdiagramm der Halbleitervorrichtung gemäß einem Ausführungsbeispiel 7 der Erfindung;
Fig. 9 ein Entwurfsdiagramm einer bekannten Halbleitervorrichtung.

Ausführungsbeispiel 1

Fig. 1 zeigt ein Entwurfsdiagramm einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel 1 der Erfindung. Unter Bezugnahme auf die Figur bezeichnen die Bezugszeichen 1a, 1b jeweils Kontaktflächen mit einer internen Zeilenkontaktfläche 6 und einer externen Zeilenkontaktfläche 7; und das Bezugszeichen 2 bezeichnet einen Kontaktflächensteuerabschnitt, der mit den Kontaktflächen 1a, 1b elektrisch verbunden ist, und der ein Eingangssignal von den Kontaktflächen 1a, 1b und ein Ausgangssignal an die Kontaktflächen 1a, 1b steuert. Bei dem Kontaktflächensteuerabschnitt 2 bezeichnet das Bezugszeichen 3 einen Schutzabschnitt, der bspw. aus einer Kapazität zusammengesetzt ist, und Elemente innerhalb des Halbleiterchips elektrisch schützt; das Bezugszeichen 4 bezeichnet einen Pegelverschiebungsabschnitt, der die Eingangs- und Ausgangssignale zwischen der internen Energieversorgung und der externen Energieversorgung umwandelt; und das Bezugszeichen 5 bezeichnet einen Logikabschnitt, der aus logischen Schaltungen oder dergleichen zusammengesetzt ist und die Eingangs-/Ausgangssignale logisch umwandelt.
Das Bezugszeichen 6 bezeichnet eine interne Zeilenkontaktfläche, wobei die Kontaktfläche 1a auf der Seite der Chipinnenseite angeordnet ist, und die aus der Kontaktfläche 1a und dem Kontaktflächensteuerabschnitt. 2 besteht; das Bezugszeichen 7 bezeichnet eine externe Zeilenkontaktfläche, wobei die Kontaktfläche 1b auf der Verbindungsseite angeordnet ist, und die Kontaktfläche 1b und deren Kontaktflächensteuerabschnitt 2 sind in einer Umkehranordnungsbeziehung zu der Kontaktfläche 1a und dem Kontaktflächensteuerabschnitt 2 innerhalb der internen Zeilenkontaktfläche 6 angeordnet. Zusätzlich sind die Kontaktflächen 1a, 1b und die Kontaktflächensteuerabschnitte 2 der internen Zeilenkontaktfläche 6 und der externen Zeilenkontaktfläche 7 in derselben Richtung wie die Verbindungsrichtung angeordnet, und eine Vielzahl von internen Zeilenkontaktflächen 6 und eine Vielzahl von externen Zeilenkontaktflächen 7 sind jeweils abwechselnd senkrecht zu der Verbindungsrichtung benachbart angeordnet.
Nachstehend wird die Betriebweise beschrieben.
Bezugnehmend auf Fig. 1 sind die Kontaktflächen 1a, 1b jeweils mit dem Kontaktflächensteuerabschnitt 2 versehen. Auch bei Ausführungsbeispiel 1 werden die Eingangs-/Ausgangssignale der Kontaktfläche 1 durch Verwendung von zwei Energieversorgungen ähnlich der bekannten Technologie gesteuert oder deren Pegel verschoben. Eine Beschreibung wird jedoch nachstehend bei Ausführungsbeispiel 3 im Einzelnen angegeben.
Es gibt eine Beschränkung bei der minimalen Größe der Kontaktflächen 1a, 1b, weil die Kontaktflächen 1a, 1b jeweils mit einem Draht verbunden sind. Darüber hinaus gibt es auch eine Beschränkung bei der minimalen Länge des Abstands zwischen den benachbarten Kontaktflächen 1a, 1b, weil die Verschlechterung der elektrischen Eigenschaften der Eingangs-/Ausgangssignale verhindert werden muss.
Gemäß Fig. 1 sind eine Vielzahl der internen Zeilenkontaktflächen 6 und eine Vielzahl der externen Zeilenkontaktflächen 7 zueinander benachbart und senkrecht zu der Verbindungsrichtung abwechselnd angeordnet, nämlich in einer versetzten Kontaktflächenanordnung, wobei die Kontaktfläche 1b und deren Kontaktflächensteuerabschnitt 2 in einer Umkehranordnungsbeziehung zu der Kontaktfläche 1 und dem Kontaktflächensteuerabschnitt 2 innerhalb der internen Zeilenkontaktfläche 6 angeordnet sind. Dadurch wird die durch die Kontaktflächen 1a, 1b und den Kontaktflächensteuerabschnitt 2 in Anspruch genommene Fläche bezüglich der Verbindungsrichtung reduziert. Eine derartige Anordnung kann die Fläche, die nicht durch Elemente auf dem Halbleiterchip in Anspruch genommen:Lst, extrem reduzieren, wodurch eine kleinere Fläche des Halbleiterchips bewirkt wird.
Zusätzlich ist der Kontaktflächensteuerabschnitt 2 üblicherweise aus einem Transistor oder dergleichen zusammengesetzt. Da ein Element in der internen Zeilenkontaktfläche 6 in der Umkehranordnungsbeziehung; zu der externen Zeilenkontaktfläche 7 angeordnet ist, weisen die Kontaktflächensteuerabschnitte 2 in den internen und externen Zeilenkontaktflächen 6, 7 Flächen auf, bei denen P-Kanaltransistor und N-Kanaltransistor in Umkehranordnungsbeziehung zu der externen Zeilenkontaktfläche 7 durch eine Leiterbahn angeordnet sind.
Da bei Ausführungsbeispiel 1 gemäß vorstehender Beschreibung die Kontaktfläche 1a und der Kontaktflächensteuerabschnitt 2 bei der internen Zeilenkontaktfläche 6 und die Kontaktfläche 1b und der Kontaktflächensteuerabschnitt 2 bei der externen Zeilenkontaktfläche 7 in derselben Richtung wie die Verbindungsrichtung angeordnet sind, während die Kontaktfläche 1a und der Kontaktflächensteuerabschnitt 2 in einer Umkehranordnung zu der Kontaktfläche 1b und dem Kontaktflächensteuerabschnitt 2 angeordnet ist, wodurch eine versetzte Kontaktflächenanordnung senkrecht zu der Verbindungsrichtung bewirkt wird, wird eine effektive Verwendung des Entwurfsbereichs auf dem Halbleiterchip erbracht und dadurch eine kleine Fläche des Halbleiterchips bewirkt.

Ausführungsbeispiel 2

Fig. 2 zeigt ein Entwurfsdiagramm einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel 2 der Erfindung. Unter Bezugnahme auf die Figur bezeichnet das Bezugszeichen 11 einen Kontaktflächensteuerabschnitt, der in der Nähe der zu dem Kontaktflächensteuerbereich benachbarten Kontaktflächen 1a, 1b senkrecht zur Verbindungsrichtung verschmälert ist, und dadurch im äußeren Erscheinungsbild eine allgemeine T-Form aufweist. Die Halbleitervorrichtung umfasst mit Ausnahme dieses Merkmals dieselbe Konfiguration wie gemäß Fig. 1.
Nachstehend wird die Betriebsweise beschrieben.
Bei Fig. 2 ist der Kontaktflächensteuerabschnitt 11 in der Nähe der zu dem Kontaktflächensteuerbereich benachbarten Kontaktflächen 1a, 1b senkrecht zur Verbindungsrichtung verschmälert, und weist dadurch im äußeren Erscheinungsbild eine allgemeine T-Form auf.
Derart wird die durch die Kontaktflächen 1a, 1b und die Kontaktflächensteuerabschnitte 11 angeordnete oder in Anspruch genommene Fläche senkrecht zur Verbindungsrichtung reduziert. Eine derartige Anordnung kann die Größe des Halbleiterchips reduzieren und gleichzeitig dasselbe Strukturmaß der Kontaktflächen (Gesamtanzahl von Kontaktflächen wie das bei der in Fig. 9 gezeigten Konfiguration aufrechterhalten.
Gemäß Ausführungsbeispiel 2 ist nach vorstehender Beschreibung die Strukturform des Kontaktflächensteuerabschnitts 11 im Wesentlichen in einer T-Form ausgebildet, die in der Nähe der zueinander benachbarten Kontaktflächen 1a, 1b und senkrecht zu der Verbindungsrichtung verschmälert ist, wodurch das Strukturmaß zwischen den Kontaktflächen 1a, 1b verschmälert werden kann, und dadurch eine kleinere Fläche des Halbleiterchips entwickelt wird.

Ausführungsbeispiel 3

Fig. 3 zeigt ein Entwurfsdiagramm der Halbleitervorrichtung gemäß einem Ausführungsbeispiel 3 der Erfindung. Unter Bezugnahme auf die Figur wird die Leiterbahn innerhalb eines Kontaktflächensteuerabschnitts 11 durch Verwendung einer ersten Metallleiterbahnschicht ausgebildet. Das Bezugszeichen 12 bezeichnet eine den Kontaktflächensteuerabschnitt 11 und das innere des Halbleiterchips verbindende Verbindungsleiterbahn. Die Verbindungsleiterbahn 12 wird unmittelbar unter den Kontaktflächen 1a, 1b durch Verwendung einer zweiten Metallleiterbahnschicht ausgebildet.
Das Bezugszeichen VDD bezeichnet eine interne Energieversorgungsleiterbahn, das Bezugszeichen VSS bezeichnet eine interne Masseleiterbahn, und die beiden Leiterbahnen werden unter Verwendung einer dritten Metallleiterbahnschicht ausgebildet. Das Bezugszeichen VDDX bezeichnet eine externe Energieversorgungsleiterbahn, das Bezugszeichen VSSX bezeichnet eine externe Masseleiterbahn, und die beiden Leiterbahnen sowie die Kontaktflächen 1a, 1b werden unter Verwendung einer vierten Metallleiterbahnschicht ausgebildet.
Das Bezugszeichen 13 bezeichnet einen Abstand zwischen der Kontaktfläche 1a einer internen Zeilenkontaktfläche 6 und der Kontaktfläche 1b einer externen Zeilenkontaktfläche 7. Die Halbleitervorrichtung weist dieselbe Konfiguration wie die in Fig. 2 gezeigte Vorrichtung mit Ausnahme dieses Merkmals auf.
Fig. 4 zeigt eine Schnittansicht der Halbleitervorrichtung gemäß Ausführungsbeispiel 3 der Erfindung. Unter Bezugnahme auf die Figur bezeichnet das Bezugszeichen 1a eine Kontaktfläche der internen Zeilenkontaktfläche 6 und das Bezugszeichen 1b bezeichnet eine Kontaktfläche der externen Zeilenkontaktfläche 7. Das Bezugszeichen 14 bezeichnet einen Halbleiterchip; das Bezugszeichen 15a bezeichnet einen mit der Kontaktfläche 1a der internen Zeilenkontaktfläche 6 verbundenen Draht; das Bezugszeichen 15b bezeichnet einen mit der Kontaktfläche 1b der externen Zeilenkontaktfläche 7 verbundenen Draht und das Bezugszeichen 16 bezeichnet den Höhenunterschied zwischen dem Draht 15a und dem Draht 15b.
Nachstehend wird die Betriebsweise beschrieben.
Unter Bezugnahme auf Fig. 3 sind die Kontaktflächen 1a, 1b mit dem Kontaktflächensteuerabschnitt 2 versehen. Der Kontaktflächenabschnitt 2 steuert die Eingangs-/Ausgangssignale der Kontaktflächen 1a, 1b oder verschiebt deren Pegel, indem zwei Energieversorgunger. von der internen Energieversorgungsleiterbahn VDD und der internen Masseleiterbahn VSS und der externen Energieversorgungsleiterbahn VDDX und der externen Masseleiterbahn VSSX verwendet werden.
Weil bei den von der bekannten Technologie differierenden Ausführungsbeispielen 1 und 2 die interne Zeilenkontaktfläche 6 in einer Umkehranordnungsbeziehung zu der externen Zeilenkontaktfläche 7 angeordnet ist, sind die interne Energieversorgungsleiterbahn VDD und die interne Masseleiterbahn VSS derart in einer Zickzackform verlegt, dass die beiden auf den Kontaktflächen 1a, 1b eines Kontaktflächensteuerabschnitts 2 angeordneten Leiterbahnen sodann die Ecke der der vorstehend angeführten Kontaktflächen 1a, 1b gegenüberliegenden Kontaktfläche 1a, 1b übertreten. Der Logikabschnitt 5 ist optional innerhalb dem Inneren des Halbleiterchips ausgebildet, um zu vermeiden, dass die interne Energieversorgungsleiterbahn VDD und die interne Masseleiterbahn VSS zu lang werden.
Bei Ausführungsbeispiel 3 ist die den Kontaktflächensteuerabschnitt 2 der internen Zeilenkontaktfläche 6 und die Innenseite des Halbleiterchips verbindende Verbindungsleiterbahn 12 durch Verwendung von bspw. einer zweiten Metallleiterbahnschicht ausgebildet. Dies bedeutet, dass die Kontaktflächen 1a, 1b durch Verwendung von bspw. einer vierten Metallleiterbahnschicht ausgebildet sind, und dadurch die Verbindungsleiterbahn 12 unmittelbar unter den Kontaktflächen 1a, 1b durch Verwendung einer Metallleiterbahn einer Schicht (bspw. der zweiten Metallleiterbahnschicht) unterhalb der Kontaktflächen 1a, 1b ausgebildet werden kann. Wenn die Verbindungsleiterbahn 12 derart ausgebildet wird, dass die Leiterbahn einen Umweg um die Kontaktflächen 1a, 1b macht, steigt die durch die Leiterbahn in Anspruch genommene Fläche um den Umwegteil innerhalb der Verbindungsleiterbahn 12. Die vorstehend beschriebene Leiterbahn kann jedoch die Größenreduktion des Halbleiterchips beibehalten, weil die Verbindungsleiterbahn 12 unmittelbar unter den Kontaktflächen 1a, 1b ohne Umweg um die Kontaktflächen 1a, 1b ausgebildet ist.
Weil der Abstand 13 zwischen den Kontaktflächen 1a, 1b der internen Zeilenkontaktfläche 6 und der externen Zeilenkontaktfläche 7 lang wird, wenn die vorstehenden Anordnungen verwendet werden, gibt es eine Wahrscheinlichkeit, dass der Abstand zwischen den Drähten von den Kontaktflächen 1a, 1b der internen Zeilenkontaktfläche 6 und der externen Zeilenkontaktfläche 7, die zueinander benachbart sind, kurz wird, und sich die beiden Drähte daher überkreuzen.
Ein Verfahren zur Lösung des Problems der Kreuzung der Drähte 15a und 15b liegt in der Verwendung eines hinreichend großen Höhenunterschieds 16 zwischen dem mit der Kontaktfläche 1a der internen Zeilenkontaktfläche 6 verbundenen Draht 15a und mit der Kontaktfläche 1b der internen Zeilenkontaktfläche 7 dem verbundenen Draht 15b, wie es in Fig. 4 gezeigt ist.
Nach vorstehender Beschreibung ist gemäß Ausführungsbeispiel 3 die Verbindungsleiterbahn zwischen dem Kontaktflächensteuerabschnitt 11 der internen Zeilenkontaktfläche 6 und der Innenseite des Halbleiterchips so aufgebaut, dass sie unmittelbar unter den Kontaktflächen 1a, 1b mit einer Metallleiterbahn unter den Kontaktflächen 1a, 1b verbunden ist, wodurch eine kleineren Fläche des Halbleiterchips ohne eine Umgehung der Kontaktflächen 1a, 1b bewirkt wird.

Ausführungsbeispiel 4

Fig. 5 zeigt ein Entwurfsdiagramm der Halbleitervorrichtung gemäß einem Ausführungsbeispiel 4 der Erfindung. Bezugnehmend auf die Figur bezeichnen die Bezugszeichen 1a, 1b jeweils eine Kontaktfläche; und das Bezugszeichen 2 bezeichnet einen Kontaktflächensteuerabschnitt, der ein Eingangssignal von und ein Ausgangssignal zu den Kontaktflächen 1a, 1b steuert. Das Bezugszeichen 6 bezeichnet eine interne Zeilenkontaktfläche, bei der die Kontaktfläche 1a auf der Seite der Chipinnenseite angeordnet und aus der Kontaktfläche 1a und dem Kontaktflächensteuerabschnitt 2 zusammengesetzt ist; und das Bezugszeichen 7 bezeichnet eine externe Zeilenkontaktfläche, bei der die Kontaktfläche 1b auf der Verbindungsseite angeordnet ist, und die Kontaktfläche 1a und der Kontaktflächensteuerabschnitt 2 davon sind in einer Umkehranordnungsbeziehung zu der Kontaktfläche 1a und dem Kontaktflächensteuerabschnitt 2 der internen Zeilenkontaktfläche 6 angeordnet.
Zusätzlich sind die Kontaktflächen 1a, 1b und die Kontaktflächensteuerabschnitte 2 der internen Zeilenkontaktfläche 6 und der externen Zeilenkontaktfläche 7 senkrecht zu der Verbindungsrichtung angeordnet, und eine Vielzahl der internen Zeilenkontaktflächen 6 und der externen Zeilenkontaktflächen 7, die in der Verbindungsrichtung ein Paar ausbilden, sind senkrecht zu der Verbindungsrichtung angeordnet.
Nachstehend wird die Betriebsweise beschrieben.
Gemäß Fig. 5 sind eine Vielzahl der internen Zeilenkontaktflächen 6 und der externen Zeilenkontaktflächen 7, bei denen die Kontaktfläche 1b und der Kontaktflächensteuerabschnitt 2 davon in einer Umkehranordnungsbeziehung zu der Kontaktfläche 1a und dem Kontaktflächensteuerabschnitt 2 der internen Zeilenkontaktfläche 6 angeordnet sind, und welche in Verbindungsrichtung ein Paar ausbilden, senkrecht zu der Verbindungsrichtung angeordnet.
Durch Anordnen der internen Zeilenkontaktflächen und cler externen Zeilenkontaktflächen in einer derartigen Anordnung sind die Kontaktflächen 1a, 1b der internen Zeilenkontaktflächen 6 und der externen Zeilenkontaktflächen 7 in einer versetzten Kontaktflächenanordnung angeordnet, um dadurch die Entwurfsfläche der Kontaktflächen 1a, 1b und der Kontaktflächensteuerabschnitte 2 in der Verbindungsrichtung zu reduzieren. Eine derartige Anordnung reduziert extrem die durch Elemente innerhalb des Halbleiterchips nicht in Anspruch genommene Fläche, und kann dadurch die Größe des Halbleiterchips reduzieren. Weil der Abstand zwischen den Kontaktflächen 1a, 1b der internen Zeilenkontaktfläche 6 und der externen Zeilenkontaktfläche 7 kurz ist, kann zusätzlich bei einer derartigen Anordnung das Problem der Überschneidung der Drähte von den Kontaktflächen 1a, 1b der zueinander benachbarten internen Zeilenkontaktflächen 6 und der externen Zeilenkontaktflächen 7 gelöst werden.
Da gemäß Ausführungsbeispiel 4 nach vorstehendem die Kontaktfläche 1a und der Kontaktflächensteuerabschnitt 2 in der internen Zeilenkontaktfläche 6 und die Kontaktfläche 1b und der Kontaktflächensteuerabschnitt 2 in der externen Zeilenkontaktfläche 7 senkrecht zur Verbindungsrichtung angeordnet sind, während die Kontaktfläche 1a und der Kontaktflächensteuerabschnitt 2 in einer Umkehranordnung zu der Kontaktfläche 1b und dem Kontaktflächensteuerabschnitt 2 angeordnet sind, was eine versetzte Kontaktflächenanordnung senkrecht zur Verbindungsrichtung erbringt, wird dadurch der Entwurfsbereich auf dem Halbleiterchip effektiv verwendet und eine kleine Fläche des Halbleiterchips bewirkt.

Ausführungsbeispiel 5

Fig. 6 zeigt ein Entwurfsdiagramm der Halbleitervorrichtung gemäß einem Ausführungsbeispiel 5 der Erfindung. Unter Bezugnahme auf die Figur bezeichnet das Bezugszeichen 11 den Kontaktflächensteuerabschnitt, der an dem Teil nahe der Kontaktfläche verschmälert ist, die zu dem Kontaktflächensteuerabschnitt in Verbindungsrichtung innerhalb der internen Zeilenkontaktfläche 6 und der externen Zeilenkontaktfläche 7 benachbart ist, welche ein Paar ausbilden, um dadurch im äußeren Erscheinungsbild eine allgemeine T-Form aufzuweisen.
Die Halbleitervorrichtung weist dieselbe Konfiguration wie die in Fig. 5 gezeigte Vorrichtung auf, mit Ausnahme dieses Merkmals.
Die Betriebsweise wird nachstehend beschrieben.
Gemäß Fig. 6 ist der Kontaktflächensteuerabschnitt 11 an dem Teil verschmälert, der sich nahe der zu dem Kontaktflächensteuerabschnitt in Verbindungsrichtung benachbarten Kontaktfläche innerhalb der ein Paar ausbildenden internen Zeilenkontaktfläche 6 und externen Zeilenkontaktfläche 7 befindet, um dadurch im äußeren Erscheinungsbild eine allgemeine T-Form aufzuweisen.
Derartig wird die durch die Kontaktflächen 1a, 1b und die Kontaktflächensteuerabschnitte 11 in Anspruch genommene Fläche bezüglich der Verbindungsrichtungen reduziert. Eine derartige Konfiguration kann eine weitere Veranlassung zur Flächenverkleinerung des Halbleiterchips sein.
Zusätzlich ist bei Ausführungsbeispiel 5 die den Kontaktflächensteuerabschnitt 11 der externen Zeilenkontaktfläche 7 und die Innenseite des Halbleiterchips verbindende Verbindungsleiterbahn gemäß Ausführungsbeispiel 3 optional unmittelbar unter den Kontaktflächen 1a, 1b mittels einer Metallleiterbahn einer Schicht unter den Kontaktflächen 1a, 1b ausgebildet. Dabei kann die vorstehend angeführte Leiterbahn die Größenreduktion des Halbleiterchips aufrecht erhalten, weil die Verbindungsleiterbahn 12 unmittelbar unter den Kontaktflächen 1a, 1b ausgebildet ist, ohne um die Kontaktflächen 1a, 1b herumzuführen.
Gemäß Ausführungsbeispiel 5 ist nach vorstehendem die Strukturform des Kontaktflächensteuerabschnitts 11 in einer im Wesentlichen T-förmigen Gestalt ausgebildet, der in der Nähe der zueinander benachbarten Kontaktflächen 1a, 1b senkrecht zu der Verbindungsrichtung zu verschmälern ist, wodurch das Strukturmaß zwischen den Kontaktflächen 1a, 1b verschmälert werden kann, wodurch eine kleinere Fläche des Halbleiterchips entwickelt wird.

Ausführungsbeispiel 6

Fig. 7 zeigt ein Entwurfsdiagramm der Halbleitervorrichtung gemäß einem Ausführungsbeispiel 6 der Erfindung. Unter Bezugnahme auf die Figur bezeichnet das Bezugszeichen 21 eine Kontaktfläche, bei der die vier Ecken einer rechteckigen Struktur abgeschnitten oder abgerundet sind; und das Bezugszeichen 2 bezeichnet einen Kontaktflächensteuerabschnitt, der das Eingangssignal von der Kontaktfläche 21 oder das Ausgangssignal an die Kontaktfläche 21 steuert. Das Bezugszeichen 6 bezeichnet eine interne Zeilenkontaktfläche, bei der der Abstand zwischen deren Kontaktfläche 21 und deren Kontaktflächensteuerabschnitt 2 kurz ist; und das Bezugszeichen 7 bezeichnet eine externe Zeilenkontaktfläche, bei der der Abstand zwischen deren Kontaktfläche 21 und deren Kontaktflächensteuerabschnitt 2 lang ist.
Die Kontaktflächen 21 und die Kontaktflächensteuerabschnitte 2 der internen Zeilenkontaktfläche 6 und der externen Zeilenkontaktfläche 7 sind in derselben Richtung wie die Verbindungsrichtung angeordnet, und eine Vielzahl der internen Zeilenkontaktflächen 6 und eine Vielzahl der externen Zeilenkontaktflächen 7 sind jeweils abwechselnd senkrecht zu der Verbindungsrichtung benachbart angeordnet.
Die Betriebsweise wird nachstehend beschrieben.
Bezugnehmend auf Fig. 7 ist die Kontaktfläche 21 mit dem Kontaktflächensteuerabschnitt 2 versehen. Der Kontaktflächensteuerabschnitt 2 steuert die Eingangs-/Ausgangssignale der Kontaktfläche 21 mittels zweier Energieversorgungen oder verschiebt deren Pegel.
Es gibt eine minimale Größe für die Kontaktfläche 21, weil die Kontaktfläche 21 mit einem Draht verbunden ist. Darüber hinaus gibt es eine minimale Länge für den Abstand zwischen den zueinander benachbarten Kontaktflächen 21, weil die Verschlechterung der elektrischen Eigenschaften der dazu eingegebenen Signale und der davon ausgegebenen Signale vermieden werden muss. Gemäß Fig. 7 sind die internen Zeilenkontaktflächen 6 mit einem kurzen Abstand zwischen der Kontaktfläche 21 und dem Kontaktflächensteuerabschnitt 2 und die externen Zeilenkontaktflächen 7 mit einem langen Abstand zwischen der Kontaktfläche 21 und dem Kontaktflächensteuerabschnitt 2 jeweils abwechselnd senkrecht zu der Verbindungsrichtung angeordnet, und die Kontaktflächen 21 davon sind in versetzter Anordnung angeordnet. Dadurch wird die durch die Kontaktflächen 21 und die Kontaktflächensteuerabschnitte 2 in Anspruch genommene Fläche reduziert, um dem Erfordernis einer steigenden Anzahl von Anschlussstiften auf dem Chip zu begegnen. Die bei einer derartigen Anordnung angeordneten Kontaktflächen 21 werden nachstehend als versetzte Kontaktflächen bezeichnet. Eine Zeilenkontaktfläche mit einem kurzen Abstand zwischen dieser Kontaktfläche 21 und dem Kontaktflächensteuerabschnitt 2 wird als interne Zeilenkontaktfläche 6 bezeichnet, und eine Zeilenkontaktfläche mit einem großen Abstand zwischen dieser Kontaktfläche 21 und dem Kontaktflächensteuerabschnitt 2 wird vorliegend als externe Zeilenkontaktfläche 7 bezeichnet.
Zusätzlich kann gemäß Fig. 7 das Abrunden der vier Ecken der in versetzter Anordnung angeordneten Kontaktflächen 21 die durch die Kontaktflächen 21 und die Kontaktflächensteuerabschnitte 2 in Anspruch genommene Fläche weiter reduzieren, um dadurch die Größe des Halbleiterchips zu reduzieren. Darüber hinaus kann das Ausbilden einer Kontaktfläche 21 mit oktagonaler Form eine radiale Symmetrie an die Kontaktfläche 21 verleihen, um dadurch die elektrischen Eigenschaften der Kontaktfläche 21 zu verbessern.
Da nach vorstehendem gemäß Ausführungsbeispiel 6 die Kontaktfläche 21a der internen Zeilenkontaktfläche 6 und die Kontaktfläche 21b der externen Zeilenkontaktfläche 7 im äußeren Erscheinungsbild in oktagonaler Gestalt radial ausgebildet sind, kann die Anordnungsfläche der Kontaktflächen 21a, 21b und des Kontaktflächensteuerabschnitts 2 in der Verbindungsrichtung reduziert werden, wodurch eine kleinere Fläche des Halbleiterchips bewirkt wird.

Ausführungsbeispiel 7

Fig. 8 zeigt ein Entwurfsdiagramm der Halbleitervorrichtung gemäß einem Ausführungsbeispiel 7 der Erfindung. Unter Bezugnahme auf die Figur bezeichnet das Bezugszeichen 22 eine Kontaktfläche einer externer Zeilenkontaktfläche 7, wobei deren zwei Ecken, die den Kontaktflächen 23 der zu der externen Zeilenkontaktfläche 7 benachbarten internen Zeilenkontaktflächen 6 gegenüberliegen, abgerundet sind, und das Bezugszeichen 23 bezeichnet eine Kontaktfläche der internen Zeilenkontaktfläche 6, bei der deren beiden Ecken, die den Kontaktflächen 22 der zu der internen Zeilenkontaktfläche 6 benachbarten externen Zeilenkontaktflächen 7 gegenüberliegen, abgerundet sind. Mit Ausnahme dieses Merkmals weist die Halbleitervorrichtung dieselbe Konfiguration wie die in Fig. 7 gezeigte Vorrichtung auf.
Nachstehend wird die Betriebsweise beschrieben.
Gemäß Fig. 8 können die Kontaktflächen 22 der externen Zeilenkontaktfläche 7, bei denen deren beiden Ecken, die den Kontaktflächen 23 gegenüberliegen, abgerundet oder abgeschnitten sind, und die Kontaktflächen 23 der internen Zeilenkontaktfläche 6, bei denen deren beiden Ecken, die den Kontaktflächen 22 gegenüberliegen, abgerundet sind, die Entwurfsfläche der Kontaktflächen 22, 23 und der Kontaktflächensteuerabschnitte 2 bezüglich der Verbindungsrichtung reduzieren, wodurch eine kleinere Fläche des Halbleiterchips bewirkt wird.
Da nach vorstehender Beschreibung gemäß dem Ausführungsbeispiel 7 die Kontaktfläche 23 der internen Zeilenkontaktfläche 6 und die Kontaktfläche 22 der externen Zeilenkontaktfläche 7 durch eine Struktur aufgebaut ist, bei der die gegenüberliegenden Ecken abgerundet sind, kann die Anordnungsfläche der Kontaktflächen 22, 23 und des Kontaktflächensteuerabschnitts 2 in der Verbindungsrichtung reduziert werden, wodurch eine kleinere Fläche des Halbleiterchips bewirkt wird.
Nach vorstehender Beschreibung beinhaltet eine Halbleitervorrichtung eine Vielzahl von internen Zeilenkontaktflächen 6 und externen Zeilenkontaktflächen 7, die aus einer Kontaktfläche 1a, 1b und einem Kontaktflächensteuerabschnitt 2 zusammengesetzt sind, der eine Eingangssignal von und ein Ausgangssignal zu der Kontaktfläche steuert. Die Kontaktfläche 1a, 1b und der Kontaktflächensteuerabschnitt 2 der internen Zeilenkontaktfläche 6 sind in einer Umkehranordnungsbeziehung zu der Kontaktfläche 1 und dem Kontaktflächensteuerabschnitt 2 der externen Zeilenkontaktfläche 7 angeordnet. Eine Vielzahl der internen Zeilenkontaktflächen 6, bei denen die Kontaktfläche 1a, 1b und der Kontaktflächensteuerabschnitt 2 in der Verbindungsrichtung angeordnet sind, und eine Vielzahl der externen Zeilenkontaktflächen 7, bei denen die Kontaktfläche 1 und der Kontaktflächensteuerabschnitt 2 in der Verbindungsrichtung angeordnet sind, sind jeweils abwechselnd senkrecht zu der Verbindungsrichtung benachbart angeordnet.

Claims

1. Halbleitervorrichtung mit:
einer Vielzahl von internen Zeilenkontaktflächen (6) und einer Vielzahl von externen Zeilenkontaktflächen (7), die jeweils eine Kontaktfläche (1a, 1b) sowie einen Kontaktflächensteuerabschnitt (2) beinhalten, der ein Eingangssignal von der Kontaktfläche (1a, 1b) und ein Ausgangsignal zu der Kontaktfläche (1a, 1b) steuert,
wobei die Kontaktfläche (1a) und der Kontaktflächensteuerabschnitt (2) innerhalb der internen Zeilenkontaktfläche (6) in einer
Umkehranordnungsbeziehung zu der Kontaktfläche (1b) und dem Kontaktflächensteuerabschnitt (2) innerhalb der externen Zeilenkontaktfläche (6) angeordnet sind,
die Kontaktflächen (1a, 1b) und die Kontaktflächensteuerabschnitte (2) der internen Zeilenkontaktfläche (6) und der externen Zeilenkontaktfläche (7) in derselben Richtung wie die Verbindungsrichtung angeordnet sind, und
eine Vielzahl der internen Zeilenkontaktflächen (6) und eine Vielzahl der externen Zeilenkontaktflächen (7) jeweils abwechselnd senkrecht zu der Verbindungsrichtung benachbart angeordnet sind.

2. Halbleitervorrichtung nach Anspruch 1, wobei der Kontaktflächensteuerabschnitt (2) an dem Teil verschmälert ist, der sich nahe bei der zu dem Kontaktflächensteuerabschnitt (2) senkrecht zu der Verbindungsrichtung benachbarten Kontaktfläche (1a, 1b) befindet, um dadurch eine allgemeine T-Form aufzuweisen.

3. Halbleitervorrichtung nach Anspruch 1, wobei eine Leiterbahn (12), welche den Kontaktflächensteuerabschnitt (2) der internen Zeilenkontaktfläche (6) und das Innere des Halbleiterchips verbindet, unmittelbar unter der Kontaktfläche mittels einer Metallleiterbahn einer Schicht unter der Kontaktfläche (1a, 1b) ausgebildet ist.

4. Halbleitervorrichtung mit:
einer Vielzahl von internen Zeilenkontaktflächen (6) und einer Vielzahl von externen Zeilenkontaktflächen (7), die jeweils eine Kontaktfläche (1a, 1b) und einen Kontaktflächensteuerabschnitt (2) beinhalten, der ein Eingangssignal von der Kontaktfläche (1a, 1b) und ein Ausgangssignal zu der Kontaktfläche (1a, 1b) steuert,
wobei die Kontaktfläche (1a) und der Kontaktflächensteuerabschnitt (2) innerhalb der internen Zeilenkontaktfläche (6) in einer
Umkehranordnungsbeziehung zu der Kontaktfläche (1b) und dem Kontaktflächensteuerabschnitt (2) innerhalb der externen Zeilenkontaktfläche (7) angeordnet sind,
die Kontaktflächen (1a, 1b) und die Kontaktflächensteuerabschnitte (2) der internen Zeilenkontaktfläche (6) und der externen Zeilenkontaktfläche (7) senkrecht zu der Verbindungsrichtung angeordnet sind, und
eine Vielzahl von internen Zeilenkontaktflächen 6) und externen Zeilenkontaktflächen (7), die in Verbindungsrichtung ein Paar ausbilden, senkrecht zu der Verbindungsrichtung angeordnet sind.

5. Halbleitervorrichtung nach Anspruch 4, wobei der Kontaktflächensteuerabschnitt (2) an dem Teil verschmälert ist, der nahe bei der Kontaktfläche (1a, 1b) liegt, die zu dem Kontaktflächensteuerabschnitt (2) innerhalb der ein Paar ausbildenden internen Zeilenkontaktfläche und externen Zeilenkontaktfläche in Verbindungsrichtung benachbart ist, und dadurch eine allgemeine T-Form aufweisen.

6. Halbleitervorrichtung nach Anspruch 4, wobei eine den Kontaktflächensteuerabschnitt (2) der externen Zeilenkontaktfläche (6) und das Innere des Halbleiterchips verbindende Leiterbahn unmittelbar unter der Kontaktfläche (1a, 1b) mittels einer Metallleiterbahn (12) einer Schicht unter der Kontaktfläche (1a, 1b) ausgebildet ist.

7. Halbleitervorrichtung mit:
einer Vielzahl von internen Zeilenkontaktflächen (6) und einer Vielzahl von externen Zeilenkontaktflächen (7), die jeweils eine Kontaktfläche (1a, 1b) mit einer rechteckigen Struktur und einen Kontaktflächensteuerabschnitt (2) aufweisen, der ein Eingangssignal von der Kontaktfläche (1a, 1b) und ein Ausgangssignal zu der Kontaktfläche (1a, 1b) steuert, wobei die internen Zeilenkontaktflächen (6) und die externen Zeilenkontaktflächen (7) in einer versetzten Anordnung näher zu der Chipaußenseite als der Kontaktflächensteuerabschnitt (2) angeordnet sind, wobei zumindest eine Ecke der rechteckigen Struktur bei der Strukturgestalt der Kontaktfläche (1a, 1b) abgerundet ist.

8. Halbleitervorrichtung nach Anspruch 7, wobei die Strukturgestalt der Kontaktfläche (21a, 21b) in oktagonaler Gestalt ausgebildet ist.

9. Halbleitervorrichtung nach Anspruch 7, wobei die gegenüberliegenden Ecken bei den benachbarten Kontaktflächen (22, 23) in einer versetzten Anordnung bei der Strukturgestalt der Kontaktflächen abgeschnitten sind.