DE4132849A1 - Verfahren zur automatischen verdrahtung in einer halbleiterschaltungsanordnung - Google Patents
Verfahren zur automatischen verdrahtung in einer halbleiterschaltungsanordnungInfo
- Publication number
- DE4132849A1 DE4132849A1 DE4132849A DE4132849A DE4132849A1 DE 4132849 A1 DE4132849 A1 DE 4132849A1 DE 4132849 A DE4132849 A DE 4132849A DE 4132849 A DE4132849 A DE 4132849A DE 4132849 A1 DE4132849 A1 DE 4132849A1
- Authority
- DE
- Germany
- Prior art keywords
- wiring
- level
- levels
- lines
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Ver
drahtung in einer integrierten Halbleiterschaltungsanordnung
und ein Verfahren zur computergestützten automatischen
Verdrahtung in einer integrierten Halbleiterschaltungsanord
nung, die vier oder mehr Verdrahtungsebenen von Signallei
tungen besitzt.
Ein herkömmliches Verfahren zur Kanalverdrahtung für
Halbleiterschaltungsanordnungen ist in der Veröffentlichung
"DA Conference", S. 298-302, veröffentlicht 1977, beschrie
ben.
Diese Technik hat zum Ziel, Signalleitungen auf vier Ver
drahtungsebenen zu erzeugen, und umfaßt fünf Verdrahtungs
modi. Das Verdrahtungsverfahren, das auf dieser herkömm
lichen Technik beruht, wird nun mit Bezugnahme auf die
Zeichnungen erklärt werden.
Fig. 8 ist eine Abbildung, die Beispiele zur Verdrahtung
in vier Ebenen mit fünf Verdrahtungsmodi zeigt, die auf
der oben genannten herkömmlichen Technik beruhen. Die
Fig. 9 und 10 sind Abbildungen, die das Anschlußverdrahten
von der ersten zur vierten Verdrahtungsebene veranschaulicht.
Die Fig. 11, 12 und 13 sind Abbildungen, die das Auftre
ten nicht durchführbarer Verdrahtungen aufgrund des her
kömmlichen Verdrahtungsverfahrens veranschaulichen. In
den Fig. 8 bis 13 bedeuten 1 Anschlüsse, 2 Verdrahtung
auf der ersten Ebene, 3 Verdrahtung auf der zweiten Ebene,
4 Verdrahtung auf der dritten Ebene, 5 Verdrahtung auf
der vierten Ebene, 6 Durchgangslöcher, 7 eine Zellenreihe
(row of cells) und 8 Gesamtdurchgangslöcher.
Allgemein hat eine integrierte Halbleiterschaltungsanordnung
einen inneren Aufbau mit multiplen Zellenreihen, wobei
jede dieser ein Schaltungselement als ein logisches Gatter
mit einer Verdrahtungsfläche in Form mehrfacher Verdrahtungs
ebenen darstellt, die zwischen den Zellenreihen so angeordnet
sind, daß die Anschlüsse der Zellen unter Bildung verschie
dener funktioneller Schaltkreise in der Verdrahtungsebene
miteinander verbunden sind. Die Anschlüsse der Zellen
befinden sich gewöhnlich auf der niedrigsten Ebene und
werden zur Zusammenschaltung auf geeignete Verdrahtungsebenen
geführt. Bei der oben genannten herkömmlichen Technik
werden die Anschlüsse in einem der Verdrahtungsmodi, die
in Fig. 8 dargestellt sind, miteinander verbunden.
- a) in Fig. 8 zeigt ein Beispiel des Verdrahtungsmodus I, das zur Verbindung der Anschlüsse 1 benachbarter Zellen reihen 7 verwendet wird. Dabei werden Leitungen von beiden Anschlüssen 1 zur ersten Ebene geführt, die sich ergebenden Leitungen 2 auf der ersten Ebene werden weiter durch die Durchgangslöcher 6 zur zweiten Ebene geführt, und schließlich werden beide Anschlüsse durch eine Leitung 3 auf der zweiten Ebene miteinander verbunden.
- b) und (c) zeigen Beispiele des Verdrahtungsmodus II und des Verdrahtungsmodus III, die zur Verbindung eines Anschlusses 1 einer Zellenreihe 7 mit einem Anschluß einer anderen (nicht gezeigten) Zellenreihe über Zwischenzellen reihen verwendet werden. Z. B. wird eine Leitung von einem Anschluß 1 über eine Leitung 2 auf der ersten Ebene und ein Durchgangsloch 6 zur zweiten Ebene und weiter durch ein Durchgangsloch 6 zur dritten Ebene wie in der Verbindung nach Modus I geführt und schließlich über eine Leitung 4 auf der dritten Ebene mit einem Anschluß einer anderen Zellenreihe verbunden.
- d) und (e) zeigen Verdrahtungsmodus IV und Verdrahtungs modus V, die zur Verbindung von einer Zellenreihe über eine Verdrahtungsfläche zu einer anderen Zellenreihe in einem (nicht gezeigten) anderen Bereich verwendet werden. Bei Verdrahtungsmodus IV wird eine Leitung aus einem anderen Bereich über eine Leitung 4 auf der dritten Ebene zu der Verdrahtungsfläche geführt, und beide Leitungen werden über eine Leitung 3 auf der zweiten Ebene in der Verdrah tungsfläche verbunden. Bei Verdrahtungsmodus V wird eine andere Leitung über eine Leitung 4 auf der dritten Ebene zur Verdrahtungsfläche geführt, und beide Leitungen werden über eine Leitung 5 auf der vierten Ebene in der Verdrah tungsfläche verbunden.
Obwohl die herkömmliche Technik für die Verdrahtung in
vier Ebenen mit fünf Arten von Verdrahtungsmodi anwendbar
ist, verwendet sie aufgrund des Vorliegens von Zellenan
schlüssen auf der niedrigsten Ebene im allgemeinen niedrigere
Ebenen, was zur unzureichenden Ausnutzung der vierten
Ebene führt. In den Beispielen von Fig. 8 kann die vierte
Ebene nur durch Modus-V-Verdrahtung ausgenutzt werden.
Ein weiteres Problem der herkömmlichen Technik, das auf
tritt, weil die Anschlußverdrahtung für die Anschlüsse
1 auf der ersten Ebene durchgeführt wird, ist, daß, wenn
beabsichtigt ist, die Anschlüsse unter Verwendung einer
Leitung 5 auf der vierten Ebene gemäß Verdrahtungsmodus
V zu verbinden, es nötig ist, die Leitung von einem Anschluß
über eine Leitung 3 der zweiten Ebene zur dritten Ebene
zu führen und sie dann über eine Leitung 5 der vierten
Ebene mit einer Leitung 4 der dritten Ebene zu verbinden,
wie es in Fig. 9 gezeigt ist, was zu einer erhöhten
Verdrahtungsdichte auf der zweiten und dritten Ebene führt.
Im oben erwähnten Fall sind die Durchgangslöcher über
drei Ebenen (von der ersten zur zweiten, von dieser zur
dritten, und von letzterer zur vierten Ebene) vom Standpunkt
der strukturellen Qualität und damit der Ausbeute bei
der Herstellung nicht wünschenswert, obwohl es möglich
ist, die Leitungen der ersten Ebene der Anschlüsse 1 zur
Leitung 5 der vierten Ebene durch Gesamtdurchgangslöcher 8,
wie in Fig. 10 gezeigt, zu verbinden. Deswegen werden die
Leitungen im allgemeinen über Zwischenverdrahtungsebenen
sequentiell von der niedrigsten Ebene zu der höchsten
Ebene geführt. Selbst im Fall der Verwendung von
Gesamtdurchgangslöchern können die Durchgangslöcher auf
der zweiten und dritten Ebene die weitere Verdrahtung
behindern und sind deswegen nicht erwünscht.
Ein weiteres Problem der herkömmlichen Technik, das auf
grund der Festlegung des Verdrahtungsweges ohne Berück
sichtigung der Ausnutzungsgrade der einzelnen Verdrah
tungsebenen auftritt, ist, daß, wenn die Anschlüsse B
über eine Leitung 3 der zweiten Ebene miteinander verbunden
werden, es unmöglich wird, die Anschlüsse A, wie in
Fig. 11 gezeigt, miteinander zu verbinden. Die Abbildung
ist eine Aufsicht eines Chips mit einer Verdrahtungsfläche
zwischen Zellen, die das Auftreten von nicht durchgeführ
ter Verdrahtung 11 zeigt, wenn die Anschlußverdrahtung
zu einer höheren Ebene in der Verteilung jeder Verdrah
tungsebene in der x-Richtung nicht in Betracht gezogen
wird.
Im Beispiel von Fig. 11 befinden sich ein Zweiebenenabstand
11 und zwei Vierebenenabstände 10 zwischen Zellenreihen
7, und die Leitung 3 der zweiten Ebene und die Leitung
5 der vierten Ebene in der seitlichen Richtung können
auf den Ebenen dieser Lage gebildet werden. Wenn die
Anschlüsse B über eine Leitung 3 der zweiten Ebene mit
einander verbunden werden, ist keine Verdrahtung auf der
zweiten Ebene mehr möglich, selbst nicht über eine freie
vierte Ebene. Deswegen kann die Leitung von Anschluß A
nicht sequentiell über eine Leitung 3 der zweiten Ebene
und eine Leitung 4 der dritten Ebene zur vierten Ebene
geführt werden, und die Verbindung zwischen den Anschlüssen
A bleibt als nicht durchgeführte Verdrahtung 11, wenn
nicht Gesamtdurchgangslöcher verwendet werden.
Fig. 12 zeigt ein Beispiel des Falls, wo mit der
herkömmlichen Technik die Verdrahtung über eine Zellen
reihe durchgeführt wird. Längsverdrahtungswege in y-Richtung
zur Verbindung der Anschlüsse C sind zu mehr als 100%
der Summe der Ausnutzungsgrade der einzelnen Verdrahtungs
ebenen in der lateralen (x) Richtung vorgesehen, was den
Ausfall der Verbindung zwischen den Anschlüssen A der
selben Zellenreihe als nicht durchgeführte Verdrahtung
11 bewirkt. Im Fall dieses Beispiels treten auf der zweiten
und dritten Ebene Krümmungen der Leitung auf, und der
Ausnutzungsgrad einer Längsleitung wird 100% übersteigen,
wenn die Verdrahtungsebene in der x-Richtung die vierte
Ebene ist und die Verdrahtungsebene in der y-Richtung
die erste Ebene für die Verdrahtung zur Verbindung der
Anschlüsse C ist.
Fig. 13 zeigt ein Beispiel der Verbindung zwischen den
Anschlüssen B und zwischen den Anschlüssen C, basierend
auf der herkömmlichen Technik durch die Zuordnung kurzer
Leitungen in der x-Richtung zur vierten Ebene. Das Führen
vieler kurzer Leitungen zur vierten Ebene bewirkt erhöhte
Ausnutzungsgrade der zweiten und dritten Ebene, was zum
Auftreten nicht durchgeführter Verdrahtung 11 für die
Verbindung zwischen den Anschlüssen A führt.
Wie oben erwähnt, ist die herkömmliche Technik hinsicht
lich der Verdrahtung auf Verdrahtungsebenen in einem Abstand
von drei oder mehr Ebenen von der Ebene der Anschlüsse
(diese Ebenen werden "obere Ebenen" genannt werden) unzu
länglich und erlaubt keine wirkungsvolle Ausnutzung der
oberen Ebenen. Ein weiteres Problem sind die ausgedehnten
Leitungen zu entfernten oberen Ebenen, wenn diese von
der Anschlußebene angesteuert werden.
Die vorliegende Erfindung soll die Mängel des beschrie
benen Standes der Technik vermeiden, und ihre Aufgabe
besteht darin, ein Verfahren zur Verdrahtung in einer
integrierten Halbleitschaltungsanordnung zur Verfügung
zu stellen, das die Minimierung der Länge der Verdrahtungs
wege von der Anschlußebene zu entfernten oberen Ebenen
erlaubt, die Störung der weiteren Verdrahtung durch die
Anschlußverdrahtung verhindert, die Verdrahtung zu oberen
Ebenen erleichtert, eine hochdichte Verdrahtung an oberen
Ebenen ermöglicht und undurchführbare Verdrahtung verhin
dert.
Weiterhin soll mit der vorliegenden Erfindung ein Verfahren
zur Verdrahtung in einer integrierten Halbleiterschaltungs
anordnung zur Verfügung gestellt werden, das geeignet
ist, die Ausnutzungsgrade einzelner Verdrahtungsebenen
100% nicht übersteigen zu lassen, so daß lokale Verdrah
tungsüberfrachtungen auf jeder Verdrahtungsebene nicht
auftreten.
Die Aufgabe wird anspruchsgemäß gelöst. Die Lösung ergibt
sich durch die Zuordnung längerer Leitungen zu von der
Anschlußebene entfernten oberen Ebenen, so daß die oberen
Ebenen erhöhte Ausnutzungsgrade haben, basierend auf einer
kleineren Anzahl Leitungen und darauf, daß die Anzahl
der Verdrahtungen zu den oberen Ebenen minimiert wird.
Die genannten Ziele werden durch Führen von Anschlußleitungen
zu oberen Ebenen entlang den kürzesten festgelegten Ver
drahtungswegen erreicht. Der hier erwähnte festgelegte
Verdrahtungsweg soll eine Programmbibliothek von Ver
drahtungswegen von Anschlüssen jeder Zelle zu oberen
Ebenen vorbereiten und unter Bezugnahme auf die Pro
grammbibliothek beim Führen einer Leitung zu einer obe
ren Ebene unter Verwendung einer Zelle die Leitung ent
lang eines registrierten Verdrahtungsweges führen.
Die genannten Ziele werden durch Festlegen einer Verdrah
tungsebene erreicht, wobei die Ausnutzungsgrade einzelner
Verdrahtungsebenen abgeschätzt werden, um die Ausnutzungs
grade der Verdrahtungsebenen gleich zu halten.
Durch das Zuordnen langer Leitungen zu von der Anschluß
ebene entfernten oberen Ebenen können die oberen Ebenen
durch die Verwendung einer kleineren Anzahl von Leitungen
eine erhöhte Verdrahtungsdichte besitzen, und die oberen
Ebenen können mit einer minimalen Anzahl von Krümmungen
und Gesamtdurchgangslöchern wirksamer ausgenutzt werden.
Deswegen wird es durch das Führen einer Anschlußleitung
zu einer oberen Ebene, wobei die Anschlüsse auf der un
tersten Ebene angeordnet sind, möglich, die Krümmungen
an beiden Enden der Leitung, wie in Fig. 9 gezeigt, und
die Verwendung von Gesamtdurchgangslöchern, wie in Fig.
10 gezeigt ist, zu vermindern.
Im allgemeinen ist die Anzahl von Hauptleitungen in der
seitlichen Richtung umgekehrt proportional der Länge der
Hauptleitungen, wie in Fig. 7A gezeigt ist. Deswegen können,
wenn α% langer Hauptleitungen oberen Ebenen zugeordnet
werden, β% (α < β) der Gesamtverdrahtungslänge in der
seitlichen Richtung den oberen Ebenen, wie in Fig. 7B
gezeigt, zugeordnet werden, so daß diese Ebenen wirksam
ausgenutzt werden können.
Für den Fall, daß eine Leitung zu einer oberen Ebene ge
führt wird, kann die Länge gekrümmter Verdrahtung durch
Verwendung des kürzesten festgelegten Verdrahtungsweges,
der im voraus vorbereitet wurde, minimiert werden.
Ein Vorteil der Verwendung des festgelegten Verdrahtungs
weges ist der, daß die Anschlüsse behandelt werden, als
ob sie auf der höchsten Ebene liegen würden, wenn das
automatische Verdrahtungsprogramm in Betracht gezogen
wird, weil Leitungen von den Anschlüssen zu oberen Ebenen
durch auf der Programmbibliothek beruhende automatische
Entwicklung bereitgestellt werden. Das herkömmliche
automatische Verdrahtungsprogramm wird unverändert benutzt,
um die Verdrahtung der ersten, zweiten und dritten Ebene,
basierend auf der 3-Ebenen-Verdrahtung der zweiten, dritten
und vierten Ebene durchzuführen, wobei ein Teil der
Anschlüsse auf der ersten Ebene verbleibt, und als Ergebnis
kann die Verdrahtung der ersten bis zur vierten Ebene
auf Basis des herkömmlichen Verdrahtungsalgorithmus′
durchgeführt werden.
Ein weiterer Vorteil der Verwendung des festgelegten Ver
drahtungsweges ist, daß die Verdrahtung zu oberen Ebenen
entlang den kürzesten Verdrahtungswegen definiert und
deswegen die Störung anderer Verdrahtungskanäle minimiert
werden können.
Darüber hinaus bedeutet bei der Zuordnung von Verdrahtungs
wegen in der Längsrichtung die Festlegung von Verdrahtungs
ebenen für diese Verdrahtungswege, während die Ausnutzungs
faktoren von einzelnen Verdrahtungsebenen so zugeordnet
werden, daß ihre Ausnutzungsgrade gleich sind, die Festlegung
von Verdrahtungsebenen für Verdrahtungswege in der
seitlichen Richtung, und obere Ebenen können eine erhöhte
Verdrahtungsdichte aufweisen.
Die Erfindung wird anhand von in der Zeichnung veranschau
lichten Beispielen näher erläutert.
Fig. 1 ist ein Flußdiagramm zur Erklärung des Ver
drahtungsverfahrens, das auf einem Ausfüh
rungsbeispiel der Erfindung beruht;
Fig. 2 ist eine Abbildung, die die Beziehung zwi
schen der Verdrahtungsrichtung und der Ver
drahtungsebene erklärt;
Fig. 3 ist eine Abbildung, die das Führen von Lei
tungen zur vierten Ebene entlang festge
legten Verdrahtungswegen erklärt;
Fig. 4, 5 und 6 sind Abbildungen, die Beispiele der Ver
drahtungswege zeigen, die auf dem erfinde
rischen Verfahren beruhen;
Fig. 7A und 7B sind Graphiken, die die Beziehung zwischen
der Länge der Hauptleitungen der seitlichen
Verdrahtung und der Anzahl der Leitungen
und dem Prozentsatz an der Gesamtverdrah
tungslänge zeigen;
Fig. 8 ist eine Abbildung, die die Verdrahtungs
modi der 4-Ebenen-Verdrahtung, basierend
auf der herkömmlichen Technik, zeigt;
Fig. 9 und 10 sind Abbildungen, die das Führen der Lei
tungen auf der ersten Ebene zur vierten
Ebene erklären; und
Fig. 11, 12 und 13 sind Abbildungen, die das Auftreten von
nicht durchführbarer Verdrahtung zeigen,
das sich aus der herkömmlichen Technik
ergibt.
Das Verdrahtungsverfahren für integrierte Halbleiterschal
tungsanordnungen, das auf einem Ausführungsbeispiel der
Erfindung beruht, wird im einzelnen unter Bezugnahme auf
die Abbildungen beschrieben.
Die in den Fig. 3-6 verwendeten Symbole entsprechen denen
in Fig. 8-13.
Zunächst wird die Beziehung zwischen der Verdrahtungs
richtung und der Verdrahtungsebene erklärt. In einer inte
grierten Halbleiterschaltungsanordnung ist die Beziehung
zwischen der Verdrahtungsrichtung und der Verdrahtungsebene
dergestalt, daß die erste und dritte Verdrahtungsebene
in der seitlichen Richtung so gestaltet sind, daß sich
Leitungen auf diesen Ebenen in der Dickenrichtung nicht
überlappen und die zweite und die vierte Verdrahtungsebene
in der Längsrichtung so ausgestaltet sind, daß sich Leitungen
auf diesen Ebenen in der Dickenrichtung nicht überlappen,
wie z. B. in Fig. 2 gezeigt ist.
Demgemäß wird zur Verbindung eines Punktes 901 und eines
Punktes 908 unter Verwendung aller Verdrahtungsebenen,
von der ersten bis zur vierten, der Punkt 901 mit einem
Punkt 902 auf der ersten Ebene, dann über ein Durchgangsloch
mit der zweiten Ebene verbunden, der Punkt 902 wird mit
einem Punkt 903 auf der zweiten Ebene, dann über ein
Durchgangsloch mit der dritten Ebene verbunden, der Punkt
903 wird mit einem Punkt 904 auf der dritten Ebene und
dann über ein Durchgangsloch mit der vierten Ebene verbunden,
der Punkt 904 wird mit einem Punkt 905 auf der vierten
Ebene verbunden, und durch umgekehrtes Einhalten der
Vorgehensweise wird der Punkt 905 zum Punkt 908 geführt.
Aus dem obigen Beispiel ist ersichtlich, daß die direkte
Verdrahtung von der ersten Ebene zur dritten Ebene und
die direkte Verdrahtung von der zweiten Ebene zur vierten
Ebene allgemein nicht möglich sind. Eine Ausnahme besteht
für unregelmäßige Verdrahtungswege, wobei direkte Ver
drahtung zwischen diesen Ebenen möglich ist.
Anschließend wird der Vorgang zur Durchführung des er
finderischen Verfahrens, das für hochdichte Verdrahtung
auf oberen Ebenen ohne Störung anderer Verdrahtungen und
zur Minimierung der Anzahl von Durchgangslöchern geeignet
ist, unter Bezugnahme auf das Flußdiagramm von Fig. 1
erklärt.
- 1) Zu Beginn werden die globalen Verdrahtungswege ohne Berücksichtigung der Verdrahtungsebenen auf dem Makro koordinatensystem festgelegt (Schritt 501).
- 2) Die Leitungen in der x-Richtung werden mit der ab nehmenden Leitungslängenreihenfolge auf dem Makrokoordi natensystem sortiert, und die Leitungen werden mit der abnehmenden Leitungslängenreihenfolge oberen Verdrah tungsebenen so zugeordnet, daß der Ausnutzungsgrad jeder Verdrahtungsebene 100% nicht übersteigt (Schritte 502, 503).
- 3) Nachdem die Verdrahtungsebenen in der x-Richtung fest gelegt sind, werden die Ausnutzungsgrade einzelner Ver drahtungsebenen überprüft, und es wird untersucht, ob der Prozeß der Zuordnung von Verdrahtungsebenen für alle Verdrahtungswege in der x-Richtung abgeschlossen ist (Schritte 504, 505).
- 4) Wenn sich im Schritt 505 erweist, daß der Zuordnungs prozeß nicht abgeschlossen ist, kehrt die Programmabfolge zum Schritt 503 zurück, um den Prozeß zu wiederholen. Wenn sich im Schritt 505 erweist, daß der Zuordnungsprozeß abgeschlossen ist, werden die Lagen der Längsverdrahtungs wege so festgelegt, daß der Ausnutzungsgrad einzelner Verdrahtungsebenen in der x-Richtung 100% nicht über schreitet (Schritt 506).
Der Zuordnungsprozeß von Schritt 503 kann mit für niedrigere
Verdrahtungsebenen zunehmender Länge der Leitungen durch
geführt werden.
Das vorstehende, auf einem Ausführungsbeispiel der
vorliegenden Erfindung beruhende Verfahren legt die
Verdrahtung in einer integrierten Halbleiterschaltungsan
ordnung zur Erzeugung von Verdrahtungsmustern, wie in
den Fig. 4, 5 und 6 gezeigt, fest, wobei nicht durchführbare
Verdrahtungen nicht auftreten.
Fig. 4 entspricht der in Fig. 11 gezeigten, auf der
herkömmlichen Technik beruhenden Verdrahtung, und der
Ausnutzungsgrad der zweiten Ebene für die Verbindung zur
vierten Ebene wird bestimmt sowie die Verdrahtung zwischen
den Anschlüssen B auf der vierten Ebene durchgeführt.
Gemäß diesem Ausführungsbeispiel der Erfindung wird es
möglich, die Anschlüsse A mit einer Leitung 5 der vierten
Ebene zu verbinden, wobei sonst undurchführbare Verdrahtung
auftreten würde.
Fig. 5 entspricht der auf der herkömmlichen Technik ba
sierenden Verdrahtung über eine Zellenreihe, die in Fig.
12 gezeigt ist. Im Beispiel von Fig. 12 werden die vierte
Ebene zur Verdrahtung in der x-Richtung und die erste
Ebene zur Verdrahtung in der y-Richtung verwendet, wobei
Krümmungen auf der zweiten und dritten Ebene erzeugt werden,
was zu nicht durchführbarer Verdrahtung 11 führt. Dagegen
ordnet das erfinderische Verfahren gemäß Fig. 5 eine Leitung
zur Verbindung der Anschlüsse C entlang der y-Richtung
zur dritten Ebene zu, wodurch das Auftreten von nicht
durchführbarer Verdrahtung verhindert wird.
In Fig. 6 ist ein Beispiel zur Verhinderung von nicht
durchführbarer Verdrahtung 11 für die Verbindung der
Anschlüsse A durch Zuordnung kurzer Leitungen in der x-
Richtung, wie in Fig. 13 dargestellt, zur vierten Ebene
für die Verbindung der Anschlüsse B gezeigt. Durch die
Zuordnung von Leitungen für die Verbindung der Anschlüsse
A und C mit abnehmender Leitungslänge in der x-Richtung
zur vierten Ebene kann das Auftreten von nicht durchführbarer
Verdrahtung verhindert werden.
Das vorstehende Ausführungsbeispiel der Erfindung kann
im Einklang mit einer Methode zur Verbindung von Anschlüssen
von Zellenreihen zu oberen Ebenen durch die Verdrahtung
entlang der festgelegten Verdrahtungswege verwendet werden.
Fig. 3 zeigt die Durchführung der Verbindung der Zellenan
schlüsse zur vierten Ebene entlang der festgelegten Ver
drahtungswege, wobei Anschlüsse auf der niedrigsten Ebene
in minimalen Abständen von der ersten Ebene zur vierten
Ebene über Zwischenebenen verdrahtet werden. Diese fest
gelegten Verdrahtungswege für einzelne Zellen einer inte
grierten Halbleiterschaltungsanordnung werden in einer
Programmbibliothek gespeichert, und diese kann während
des Verdrahtungsvorgangs, der auf dem vorstehenden Aus
führungsbeispiel der Erfindung beruht, angesteuert werden.
Obwohl Ausführungsbeispiele der Erfindung für den Fall
von vier Verdrahtungsebenen erklärt worden sind, ist die
Erfindung auch auf Anordnungen mit mehr als vier Verdrah
tungsebenen anwendbar.
Wenn das vorstehende Ausführungsbeispiel der Erfindung
auf die "Master Slice LSI" angewendet wird, wird es möglich,
die Chip-Route zu verkürzen, die Anzahl von nicht durchführ
baren Verdrahtungen zu reduzieren und folglich die Zeit
für das Design der hochdichten (LSI-) Packung zu erniedrigen.
Darüber hinaus kann man so die Chip-Fläche von schon
erhältlichen hochintegrierten Anordnungen und auch ihre
Herstellungskosten verringern.
Gemäß der Erfindung kann, wie oben beschrieben, die Länge
der Zuleitungen von der Anschlußebene zu entfernten oberen
Ebenen minimiert werden, es kann verhindert werden, daß
die Zuleitungsverdrahtung andere Verdrahtungen stört,
die Verdrahtung zu oberen Ebenen wird erleichtert, die
Verdrahtung an oberen Ebenen kann in hoher Dichte durch
geführt werden, und es kann undurchführbare Verdrahtung
verhindert werden.
Claims (6)
1. Verfahren zur Verdrahtung in einer integrierten Halb
leiterschaltungsanordnung mit vier oder mehr Verdrah
tungsebenen, wobei die unterste Ebene eine Anschluß
ebene ist und lange Leitungen oberen Ebenen zugeordnet
werden.
2. Verfahren zur Verdrahtung in einer integrierten Halb
leiterschaltungsanordnung mit vier oder mehr Verdrah
tungsebenen, wobei die unterste Ebene eine Anschluß
ebene ist und in abnehmender Reihenfolge der Leitungs
länge den oberen Ebenen Leitungen zugeordnet werden,
oder in zunehmender Reihenfolge der Leitungslänge den
unteren Ebenen Leitungen zugeordnet werden.
3. Verdrahtungsverfahren nach Anspruch 1 oder 2, wobei
die Anschußleitungen von der Anschlußebene zu oberen
Ebenen entlang vorher festgelegter Verdrahtungswege
verdrahtet werden.
4. Verdrahtungsverfahren nach einem der Ansprüche 1 bis 3,
wobei Leitungen oberen Ebenen so zugeordnet werden,
daß der Leitungsausnutzungsgrad jeder Verdrahtungs
ebene 100% nicht übersteigt.
5. Verdrahtungsverfahren nach einem der Ansprüche 1 bis 4,
wobei eine Verdrahtungsebene für eine Leitung in der
x-Richtung, die mit einer Leitung in der y-Richtung
zu verbinden ist, abhängig von der Position der Leitung
in der y-Richtung festgelegt wird und die Position
der Leitung in der y-Richtung so festgelegt ist, daß
der Ausnutzungsgrad der Leitung in der x-Richtung
100% nicht übersteigt.
6. Verfahren zur Verdrahtung in einer integrierten Halb
leiterschaltungsanordnung mit vier oder mehr Verdrah
tungsebenen, wobei die unterste Ebene eine Anschluß
ebene ist, zu Anfang kurze Verdrahtungswege festgelegt
werden, Leitungen in der x-Richtung in abnehmender
Reihenfolge der Leitungslänge umgeordnet werden, die
Leitungen in x-Richtung oberen Ebenen in zunehmender
Reihenfolge der Leitungslänge zugeordnet werden und,
nachdem alle Leitungen in der x-Richtung so zugeordnet
sind, daß der Ausnutzungsgrad jeder Verdrahtungsebene
100% nicht übersteigt, Wegpositionen für Leitungen
in der y-Richtung so festgelegt werden, daß die Aus
nutzungsgrade aller Verdrahtungsebenen 100% nicht
übersteigen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2263083A JP2938955B2 (ja) | 1990-10-02 | 1990-10-02 | 半導体集積装置の配線方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4132849A1 true DE4132849A1 (de) | 1992-04-09 |
DE4132849C2 DE4132849C2 (de) | 1996-10-17 |
Family
ID=17384598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4132849A Expired - Fee Related DE4132849C2 (de) | 1990-10-02 | 1991-10-02 | Verfahren zur Verdrahtung in einer Halbleiterschaltungsanordnung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5264390A (de) |
JP (1) | JP2938955B2 (de) |
DE (1) | DE4132849C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10104233A1 (de) * | 2001-01-31 | 2002-08-22 | Tech Uni Muenchen Lehrstuhl Fu | Verfahren und Vorrichtung zur Zuordnung von Leitungen auf Verdrahtungsebenen für integrierte Halbleiterschaltungsanordnungen |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3006824B2 (ja) * | 1995-03-31 | 2000-02-07 | 日本電気株式会社 | 配線設計方法および配線設計装置 |
JP3175812B2 (ja) * | 1995-08-04 | 2001-06-11 | 株式会社日立製作所 | 半導体集積回路配線方法 |
JP3285134B2 (ja) * | 1997-03-19 | 2002-05-27 | 富士通株式会社 | 集積回路におけるセル配置方法および装置 |
JP2000216264A (ja) | 1999-01-22 | 2000-08-04 | Mitsubishi Electric Corp | Cmos論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法 |
JP2001015637A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 |
US7283381B2 (en) | 2000-08-17 | 2007-10-16 | David Earl Butz | System and methods for addressing a matrix incorporating virtual columns and addressing layers |
US6462977B2 (en) | 2000-08-17 | 2002-10-08 | David Earl Butz | Data storage device having virtual columns and addressing layers |
DE10151379C1 (de) * | 2001-10-18 | 2003-04-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer integrierten Halbleiterschaltung |
JP2006005018A (ja) * | 2004-06-15 | 2006-01-05 | Fujitsu Ltd | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55115353A (en) * | 1979-02-27 | 1980-09-05 | Fujitsu Ltd | Cell rotatable by 90 |
JPS59198733A (ja) * | 1983-04-26 | 1984-11-10 | Mitsubishi Electric Corp | 半導体集積回路装置 |
EP0154346B1 (de) * | 1984-03-08 | 1991-09-18 | Kabushiki Kaisha Toshiba | Integrierte Halbleiterschaltungsvorrichtung |
JPH0693480B2 (ja) * | 1985-03-29 | 1994-11-16 | 株式会社東芝 | 半導体集積回路装置 |
JP2575760B2 (ja) * | 1987-11-30 | 1997-01-29 | シャープ株式会社 | 集積回路の配線構造 |
JPH02106968A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 半導体集積回路装置及びその形成方法 |
JPH0754532B2 (ja) * | 1989-02-23 | 1995-06-07 | 株式会社日立製作所 | 多層同時配線方法 |
JP2895129B2 (ja) * | 1990-01-22 | 1999-05-24 | 株式会社東芝 | 論理セルの配置処理方法及び論理セルの配置処理装置 |
-
1990
- 1990-10-02 JP JP2263083A patent/JP2938955B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-26 US US07/766,413 patent/US5264390A/en not_active Expired - Lifetime
- 1991-10-02 DE DE4132849A patent/DE4132849C2/de not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
"DA Conference" 1977 S. 298-302 * |
DA Conference, Institute of Electrical and Electonics Engineers, New York und Association for Computing Machinery, New York, S. 298-302, 1977 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10104233A1 (de) * | 2001-01-31 | 2002-08-22 | Tech Uni Muenchen Lehrstuhl Fu | Verfahren und Vorrichtung zur Zuordnung von Leitungen auf Verdrahtungsebenen für integrierte Halbleiterschaltungsanordnungen |
DE10104233B4 (de) * | 2001-01-31 | 2006-08-03 | Technische Universität München Lehrstuhl für integrierte Schaltungen | Verfahren zur Zuordnung von Leitungen auf Verdrahtungsebenen für integrierte Halbleiterschaltungsanordnungen |
Also Published As
Publication number | Publication date |
---|---|
US5264390A (en) | 1993-11-23 |
DE4132849C2 (de) | 1996-10-17 |
JP2938955B2 (ja) | 1999-08-25 |
JPH04142060A (ja) | 1992-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69421658T2 (de) | Auslegungsmethode für mehrlagige gedruckte Schaltung | |
DE3650323T2 (de) | VLSI-Chip und Verfahren zur Herstellung. | |
DE69526006T2 (de) | Anordnung mit einem einzigen Verdrillungsgebiet und Verfahren für gepaarte linienförmige Leiter in integrierten Schaltungen | |
DE3744258A1 (de) | Verfahren zum verdrahten einer integrierten halbleiterschaltung | |
DE102009052546B4 (de) | Halbleiterbauelement mit Bitleitungsstrukturen und Layout-Verfahren | |
DE4128568C2 (de) | Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis | |
DE68927433T2 (de) | Schemagenerator und Verfahren zur Schemaherstellung | |
DE4132849A1 (de) | Verfahren zur automatischen verdrahtung in einer halbleiterschaltungsanordnung | |
DE102005033715A1 (de) | Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren | |
DE102007003682A1 (de) | Verschaltung von Rückseitenkontaktsolarzellen mit Lötstoplack und Metalldrähten | |
DE69034109T2 (de) | Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren | |
DE10126610B4 (de) | Speichermodul und Verfahren zum Testen eines Halbleiterchips | |
DE102016111337B4 (de) | Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung | |
DE69129445T2 (de) | Integrierte halbleiterschaltungsanordnung | |
DE10244232A1 (de) | Integrierte Halbleiterschaltung | |
EP1075027A2 (de) | Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips | |
DE102022118842A1 (de) | Verbindungsstrukturen zur verbesserung der signalintegrität innerhalb gestapelter chips | |
DE68915211T2 (de) | Standardzelle. | |
DE19819252A1 (de) | Halbleiterspeichervorrichtung | |
DE102013203647A1 (de) | Verkabelungsverfahren | |
DE69733859T2 (de) | Layout-Struktur kapazitiver Elemente und deren Verbindungsleitungen auf einem Halbleiter | |
DE3447345C2 (de) | ||
DE2414587A1 (de) | Dekodierschaltungsanordnung | |
DE2722203B2 (de) | ||
DE10300950A1 (de) | Integrierte Halbleiter-Schaltungsvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |