DE3447345C2 - - Google Patents

Info

Publication number
DE3447345C2
DE3447345C2 DE3447345A DE3447345A DE3447345C2 DE 3447345 C2 DE3447345 C2 DE 3447345C2 DE 3447345 A DE3447345 A DE 3447345A DE 3447345 A DE3447345 A DE 3447345A DE 3447345 C2 DE3447345 C2 DE 3447345C2
Authority
DE
Germany
Prior art keywords
connection
chip
pads
edge
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE3447345A
Other languages
English (en)
Other versions
DE3447345A1 (de
Inventor
Takahiko Itami Hyogo Jp Arakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3447345A1 publication Critical patent/DE3447345A1/de
Application granted granted Critical
Publication of DE3447345C2 publication Critical patent/DE3447345C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiterschalt- Kreisanordnung mit den Merkmalen des Oberbegriffs des Anspruchs 1.
Eine derartige Halbleiterschaltkreisanordnung ist aus JP-56-51 851 (A) bekannt. Bei ihr sind die Anschlußflächen auf dem Chip wie auch die Anschlußelemente auf der Chipbefestigungseinrichtung jeweils abwechselnd entlang zweier versetzter Linien angeordnet. Dies erlaubt eine außerordentlich hohe Dichte an Anschlußflächen und Anschlußelementen. Es besteht jedoch eine erhöhte Gefahr von Kurzschlüssen durch losgelöste Drähte.
Außer der eben genannten integrierten Halbleiterschaltkreis­ anordnung mit Anschlußflächen entlang zweier paralleler Linien sind integrierte Halbleiterschaltkreisanordnungen mit An­ schlußflächen entlang einer einzigen Linie bekannt, z. B. aus DE 31 19 239 A1. Bei der Anordnung gemäß der oben genannten Schrift verlaufen die Verbindungsdrähte zu unregelmäßig ange­ ordneten Anschlußelementen auf der Chipbefestigungseinrich­ tung.
Eine andere integrierte Halbleiterschaltkreisanordnung mit einer einzigen Reihe von Anschlußflächen wird nun unter Bezugnahme auf Fig. 1 erläutert. Bei dieser Anordnung bilden auch die Anschlußelemente ein regelmäßiges Muster, indem sie voneinander gleich beabstandet entlang einer einzigen Linie angeordnet sind. In Fig. 1 ist mit 1 ein Halbleiterchip und mit 2 ein Abschnitt zur Aufnahme äußerer Anschlußelemente 4 (Anschlußstifte o. dgl.) bezeichnet. Die äußeren Anschluß­ elemente 4 und Anschlußflächen 3 entlang einer Kante des Chips 1 sind über Verbindungsdrähte 5 miteinander verbunden. Da die Anschlußelemente 4 breiter sind als die Anschlußflä­ chen 3, verlaufen die Verbindungsdrähte 5 nach außen hin immer schräger.
Der Erfindung liegt die Aufgabe zugrunde, eine sehr zuverläs­ sige integrierte Halbleiterschaltkreisanordnung mit hoher Dichte der Anschlußflächen und Anschlußelemente anzugeben.
Die Erfindung ist durch die Merkmale von Anspruch 1 gegeben. Eine vorteilhafte Ausgestaltung ist Gegenstand von Anspruch 2.
Die erfindungsgemäße integrierte Halbleiterschaltkreisanord­ nung stellt eine Kombination der beiden ersten aus dem Stand der Technik bekannten Lösungen dar. Es sind nämlich die Anschluß­ flächen auf einer Linie entlang einem Rand des Halbleiterchips angeordnet, während die Anschlußelemente abwechselnd entlang zweier zueinander paralleler Linien angeordnet sind. Es ist offensichtlich, daß sich damit eine erheblich höhere Packungsdichte der Anschlußelemente und damit auch der Anschlußflächen erzielen läßt als beim Stand der Technik gemäß Fig. 1. Die erzielbare Verpackungsdichte ist zwar nicht so hoch wie bei der eingangs beschriebenen An­ ordnung, jedoch besteht gegenüber dieser Anordnung der Vor­ teil, daß die Gefahr von Kurzschlüssen losgelöster Drähte mit dem Chip erheblich verringert ist. Dies, weil alle An­ schlußflächen dicht entlang einer Kante des Chips verlaufen, während bei der eingangs genannten Anordnung die Hälfte der Drähte bis zu Anschlußflächen führen muß, die etwas weiter im Inneren des Chips liegen. Es ist offensichtlich, daß die Ge­ fahr von Kurzschlüssen durch losgelöste Drähte mit dem Chip um so größer ist, je weiter die Drähte den Chip überdecken.
Die erfindungsgemäße Halbleiterschaltkreisanordnung stellt also eine sehr gute Optimierung zwischen hoher Packungsdichte und sicherer Kontaktierung dar.
Die Erfindung ist anhand von vorteilhaften Ausführungs­ beispielen in den Zeichnungsfiguren näher erläutert. Diese zeigen:
Fig. 1 eine schematische Darstellung einer integrier­ ten Halbleiterschaltkreisanordnung nach dem Stand der Technik,
Fig. 2 eine schematische Darstellung eines ersten Ausführungsbeispieles einer integrierten Halb­ leiterschaltkreisanordnung nach der Erfindung,
Fig. 3 eine schematische Darstellung eines zweiten vorteilhaften Ausführungsbeispieles der Er­ findung.
Im folgenden wird auf Fig. 2 Bezug genommen, die eine mögliche Ausführungsform der vorliegenden Erfindung zeigt.
Das Referenzzeichen 21 bezeichnet einen Halbleiterchip. Die Bezugszeichen 23a-23h bzw. 26a-26h beziehen sich auf Anschlußflächen, die auf einer Linie entlang einer Kante auf der Fläche des Halbleiterchips 21 unter vorgegebenem Abstand zueinander angeordnet sind. Dabei bezeichnen die Bezugszeichen 23a-23h eine erste Gruppe von Anschlußflächen, die durch jede übernächste Anschluß­ fläche gebildet werden, die Bezugszeichen 26a-26h bezeichnen die verbleibenden zweiten Anschlußflächen.
Die Bezugszeichen 24a-24h bezeichnen erste äußere Anschlußelemente, die auf einer ersten Anordnungslinie AL1 parallel zur Kante des Chips 21 unter denselben Abständen wie die ersten Anschlußflächen 23a-23h vorgesehen sind. Die Bezugszeichen 27a-27h beziehen sich auf zweite äußere Anschlußelemente, die auf einer zweiten Anordnungslinie AL 2 parallel zur ersten Linie AL1 angesiedelt sind und deren Zwischenräume denen zwischen den zweiten Anschlußflächen 26a-26h ent­ sprechen. Die Bezugszeichen 22 und 29 bezeichnen einen ersten und einen zweiten Abschnitt zur Aufnahme der ersten und zweiten äußeren Anschlußelemente 24a-24h bzw. 27a-27h, beide vorgesehen in einem Verbund zur Befestigung des Chips 21.
Die Bezugszeichen 25a-25h beziehen sich auf erste Drähte zur Verbindung der ersten Anschlußflächen 23a- 23h und der ersten äußeren Anschlußelemente 24a-24 h. Die Bezugszeichen 28a-28h bezeichnen zweite Drähte zur Verbindung der zweiten Anschlußflächen 26a -26h und der zweiten äußeren Anschlußelemente 27a- 27h.
Die ersten äußeren Anschlußelemente 24a-24h, die zur Verbindung mit den ersten Anschlußflächen 23a-23 h vorgesehen sind, sind unter denselben Abständen angeordnet wie die ersten Anschlußflächen 23a-23h. Die geraden Linien, die die ersten Anschlußflächen 23a- 23h und die ersten äußeren Anschlußelemente 24a-24 h miteinander verbinden, sind zueinander parallel und sie schneiden sich nicht untereinander. Die zweiten äußeren Anschlußelemente 27a-27h, die zur Ver­ bindung mit den zweiten Anschlußflächen 26a-26h vorgesehen sind, sind in den Zwischenräumen zwischen zwei benachbart liegenden Geraden vorgesehen, die die ersten Anschlußflächen 23a-23h und die zugehörigen ersten äußeren Anschlußelemente 24a-24h verbinden. Die geraden Linien, die die zweiten Anschlußflächen 26 a-26h und die zweiten äußeren Anschlußelemente 27a- 27h verbinden, sind zueinander parallel und schnei­ den sich nicht. Demzufolge können die Drähte, die die Anschlußflächen mit den äußeren Anschlußelementen ver­ binden, so verdrahtet werden, daß sie alle parallel zueinander liegen. Deswegen laufen die Drähte nicht über die ihnen benachbart liegenden Anschlußflächen und äußeren Anschlußelemente und ermöglichen es dabei, die Zwischenräume zwischen den Anschlußflächen und zwischen den äußeren Anschlußelementen im Hinblick auf die An­ ordnungen nach dem Stand der Technik zu verkleinern. Dies ermöglicht eine Erhöhung der Anzahl der Signal­ pins.
Bei der vorstehend erläuterten Ausführungsform sind alle Anschlußflächen unter ungefähr gleichen Abständen zueinander angeordnet, jedoch können die Anschluß­ flächen auch mit unterschiedlichen Zwischenräumen zu­ einander vorgesehen sein. Eine diesbezügliche Abände­ rung ist in Fig. 3 als weiteres Ausführungsbeispiel der vorliegenden Erfindung gezeigt. In dieser Zeich­ nungsfigur ist eine Gruppe von Anschlußflächen 33a, 36 a, . . ., 33c, 36d unter gleichbleibenden Zwischenräu­ men auf einer Linie entlang einer Kante des Chips 21 angeordnet, eine weitere Gruppe von Anschlußflächen 33 e, 36d, . . ., 36f, 33 h ist ebenfalls unter gleich­ bleibenden Abständen auf derselben Linie entlang einer Kante des Chips 21 unter Einhaltung eines Abstandes der ersten Gruppe von Anschlußflächen angeordnet; zudem ist eine einzelne Anschlußfläche 59 auf derselben Linie wie die anderen vorgesehen und nimmt eine zentrale, zwi­ schen den beiden vorstehend bezeichneten Gruppen von Anschlußflächen liegende Position ein. Die ersten äuße­ ren Anschlußelemente 34a-34f, die zur Verbindung mit den ersten Anschlußflächen 36a-36f vorgesehen sind, welch letztere als jeweils übernächste auf den beiden Gruppen der Anschlußflächen ausgewählt sind, sind auf einer ersten Anordnungslinie AL1 angeordnet, die zweiten äußeren Anschlußelemente 37a-37h, die zum Anschluß an die verbleibenden zweiten Anschluß­ flächen 33a-33h vorgesehen sind, sind auf einer zweiten Linie AL2 vorgesehen, ein einzelner äußerer Anschlußstift 61, der zur Anschlußfläche 59 gehört, ist auf der ersten Anordnungslinie AL1 in einer mittigen Position zwischen den beiden ersten äußeren Anschluß­ elementen 34c und 34d vorgesehen. Demzufolge können die Drahtabschnitte 38a-38f sowie 35a-35h, die die Anschlußflächen 33a, 36a, . . ., 36f, 36 h und die äußeren Anschlußelemente 34a-34f bzw. 37a-37h verbinden, so verdrahtet werden, daß sie parallel zu­ einander und auch parallel zum Draht 60 liegen, welch letzterer die Anschlußfläche 59 und das äußere An­ schlußelement 61 verbindet.

Claims (2)

1. Integrierte Halbleiterschaltkreisanordnung mit
  • - einem Halbleiterchips (21) mit mehreren Anschlußflächen (23, 26, 33, 36) im Bereich einer Kante des Halbleiterchips,
  • - einer Chipbefestigungseinrichtung (22) mit mehreren An­ schlußelementen (24, 27, 34, 37), die abwechselnd entlang zweier unterschiedlich weit von der genannten Chipkante entfernter, zur Chipkante paralleler Linien angeordnet sind, und
  • - je einem Verbindungsdraht (25, 28, 35, 38) von jeweils einer Anschlußfläche zu jeweils einem Anschlußelement, wo­ bei die Anschlußflächen und die Anschlußelemente so ange­ ordnet sind, daß die Verbindungsdrähte im wesentlichen parallel zueinander verlaufen,
    dadurch gekennzeichnet, daß
  • - die Anschlußflächen (23, 26, 33, 36) alle auf einer Linie entlang der genannten Kante des Halbleiterchips (21) lie­ gen.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anschlußflächen (23a, 26a, 23b, 26b, . . ., 23h, 26h) unter jeweils gleichem gegenseitigem Abstand angeordnet sind.
DE19843447345 1983-12-27 1984-12-24 Integrierte halbleiterschaltkreisanordnung Granted DE3447345A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58246871A JPS60138931A (ja) 1983-12-27 1983-12-27 半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE3447345A1 DE3447345A1 (de) 1985-07-11
DE3447345C2 true DE3447345C2 (de) 1993-04-01

Family

ID=17154967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843447345 Granted DE3447345A1 (de) 1983-12-27 1984-12-24 Integrierte halbleiterschaltkreisanordnung

Country Status (3)

Country Link
JP (1) JPS60138931A (de)
DE (1) DE3447345A1 (de)
FR (1) FR2557366B1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142850U (de) * 1986-03-04 1987-09-09
EP0382445A3 (de) * 1989-02-10 1991-04-17 Honeywell Inc. Anschlussflächenkonfiguration hoher Dichte
FR2647962B1 (fr) * 1989-05-30 1994-04-15 Thomson Composants Milit Spatiau Circuit electronique en boitier avec puce sur zone quadrillee de plots conducteurs
DE19703639A1 (de) * 1997-01-31 1998-08-06 Bosch Gmbh Robert Verfahren zur Herstellung von Bonddrahtverbindungen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5561041A (en) * 1978-10-30 1980-05-08 Mitsubishi Electric Corp Packaging device for semiconductor integrated circuit
JPS55117251A (en) * 1979-02-28 1980-09-09 Fujitsu Ltd Semiconductor device
JPS5651851A (en) * 1979-10-05 1981-05-09 Hitachi Ltd Semiconductor device
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
JPS5779629A (en) * 1980-11-06 1982-05-18 Nec Corp Integrated circuit device
JPS5832440A (ja) * 1981-08-20 1983-02-25 Nec Corp 混成集積回路装置

Also Published As

Publication number Publication date
FR2557366A1 (fr) 1985-06-28
FR2557366B1 (fr) 1988-10-14
JPS60138931A (ja) 1985-07-23
DE3447345A1 (de) 1985-07-11

Similar Documents

Publication Publication Date Title
DE2542518C3 (de)
DE69031184T2 (de) Verfahren zum Herstellen einer Halbleiterbauelement-Packung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE69232012T2 (de) Mehrschichtpackung
DE69222356T2 (de) Mit elektrischen Leitungen versehenes Substrat und dessen Herstellungsverfahren
DE69831629T2 (de) Gitteranordnung der Elektroden auf einer Mehrlagenleiterplatte
DE3781469T2 (de) Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur.
DE2726040C3 (de) Hochfrequenz-Halbleiteranordnung
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE19519796C2 (de) Halbleiterschaltung mit einem Überspannungsschutzkreis
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE102006003377B3 (de) Halbleiterbaustein mit einem integrierten Halbleiterchip und einem Chipgehäuse und elektronisches Bauteil
DE3447345C2 (de)
DE19936862C1 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE4132849A1 (de) Verfahren zur automatischen verdrahtung in einer halbleiterschaltungsanordnung
DE4130569A1 (de) Ic-paketiereinrichtung
DE19732807A1 (de) Integriertes Schaltungsbauelement
EP1231638B1 (de) Stromversorgungsleiter-Struktur in einer integrierten Halbleiterschaltung
DE10235007A1 (de) Halbleitervorrichtung mit einem Halbleiterchip und einem Leitersubstrat, die miteinander über Kontaktierungsflächen und Leiterbahnen verbunden sind, ohne dass die Kontaktierungsflächen kurzgeschlossen sind
EP1398834A2 (de) Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung
EP0070533B1 (de) Substrat für Halbleiterchips
WO2000008687A1 (de) Integrierte schaltung mit durch energieeinwirkung auftrennbaren elektrischen verbindungsstellen
DE8709604U1 (de) Steuerventileinrichtung
EP0783759B1 (de) Mehrlagige elektrische leiterplatte

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8320 Willingness to grant licences declared (paragraph 23)
8331 Complete revocation