DE69232012T2 - Mehrschichtpackung - Google Patents

Mehrschichtpackung

Info

Publication number
DE69232012T2
DE69232012T2 DE69232012T DE69232012T DE69232012T2 DE 69232012 T2 DE69232012 T2 DE 69232012T2 DE 69232012 T DE69232012 T DE 69232012T DE 69232012 T DE69232012 T DE 69232012T DE 69232012 T2 DE69232012 T2 DE 69232012T2
Authority
DE
Germany
Prior art keywords
conductive layer
contact points
package
contact point
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69232012T
Other languages
English (en)
Other versions
DE69232012D1 (de
Inventor
Naohiko Hirano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69232012D1 publication Critical patent/DE69232012D1/de
Publication of DE69232012T2 publication Critical patent/DE69232012T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00Electrical arrangements for controlling or matching impedance
    • H10W44/20Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/451Multilayered leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/464Additional interconnections in combination with leadframes
    • H10W70/467Multilayered additional interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Multischichtpackung, die eine Halbleitervorrichtung und eine viereckige leitende Schicht zum Anlegen einer Vorsorgungsspannung oder einer Massespannung an die Halbleitervorrichtung aufweist.
  • US-A-4 972 253 zeigt eine Multischichtpackung mit einer Halbleitervorrichtung, welche Packung durch einen Chip mit integrierter Schaltung ausgebildet ist, und eine viereckige leitende Schicht zum Zuführen einer Versorgungsspannung oder einer Massespannung. Die viereckige leitende Schicht hat einen viereckigen Bereich, der bei einer zentralen Position der Kontaktschicht ausgebildet ist. Weiterhin zeigt die Kontaktschicht eine Vielzahl von inneren Kontaktpunkten, die in einem einheitlichen gegenseitigen Abstand entlang von Innenseiten der leitenden Schicht angeordnet sind, zum Anschließen entsprechender Bondierungs-Anschlußflecken auf dem Chip an die leitende Schicht und eine Vielzahl von äußeren Kontaktpunkten, die in einem einheitlichen wechselseitigen Abstand entlang von Außenseiten der Kontaktschicht angeordnet sind.
  • Die Fig. 1 und 2 der Zeichnungen zeigen eine weitere herkömmliche Multischichtpackung, und genauer gesagt eine keramische Multischichtpackung, wie beispielsweise eine Stiftgitterfeld-Packung (PGA). Dabei ist eine leitende Schicht (hierin nachfolgend einfach leitende Schicht genannt) zum Zuführen einer Versorgungsspannung VDD oder einer Massespannung VSS zu einer Halbleitervorrichtung (einem IC-Chip) strukturiert, wie es in Fig. 1 gezeigt ist.
  • Das bedeutet, daß in Fig. 1 eine leitende Schicht 11 einen viereckigen schichtenartigen Leiter aufweist. Im zentralen Teil der leitenden Schicht 11 ist ein viereckiges Loch ausgebildet. Im Endteil der Innenseite der leitenden Schicht 11 sind mit einem inneren Leiter zu verbindende Kontaktpunkte 12 ausgebildet. Die Kontaktpunkte 12 sind aufgrund eines Bondierungs-Anschlußfleckens, der im inneren Leiter ausgebildet ist, unregelmäßig angeordnet. Daher ist der Abstand zwischen den Kontaktpunkten 12 unterschiedlich.
  • Im Endteil der Außenseite der leitenden Schicht 11 sind mit einem äußeren Leiter für eine Versorgungsspannungsquelle oder einem Massespannungsstift zu verbindende Kontaktpunkte 13 ausgebildet. Die Kontaktpunkte 13 sind aufgrund des anderen äußeren Leiters für einen Signalstift unregelmäßig angeordnet. Daher ist, gleich den Kontaktpunkten 12, der Abstand zwischen den Kontaktpunkten 13 unterschiedlich.
  • Bei der herkömmlichen keramischen Multischichtpackung sind die Positionen und die Anzahl der Kontaktpunkte 12 und 13 ungeachtet der Form der leitenden Schicht 11 bestimmt. Anders ausgedrückt existiert herkömmlich weder die Regel des Anordnungsverfahrens der Kontaktpunkte 12 und 13, noch die Regel des Einstellverfahrens der Anzahl der Leiter bzw. der Leitungen.
  • In dem Zustand, in welchem keine konstante Regel existiert, muß dann, wenn eine Vielzahl von Ausgangspuffern, die im IC-Chip in der Packung ausgebildet sind, gleichzeitig eingeschaltet wird, während einer kurzen Zeitperiode ein großer Strom zum IC-Chip zugeführt werden, um die Vielzahl der Ausgangspuffer normal zu treiben. In diesem Fall wird bei der herkömmlichen Packung der Strom, der in der leitenden Schicht 11 fließt, ungleichmäßig, und die Versorgungsspannung VDD oder die Massespannung Vss schwankt stark. Diese Schwankung wird das sogenannte Rauschen bei gleichzeitigem Umschalten, wodurch ein fehlerhafter Betrieb eines Eingangspuffers oder derjenige einer Logikschaltung verursacht wird.
  • Fig. 2 zeigt eine Verteilung einer Stromdichte der leitenden Schicht 11 für die Massespannung VSS, und der Strom ist in einem Gebiet D dicht.
  • Zum Eliminieren des obigen Problems ist die vorliegende Erfindung gemacht worden, und es ist eine Aufgabe der vorliegenden Erfindung, eine keramische Multischichtpackung zu schaffen, in welcher eine Verteilung einer Stromdichte einer leitenden Schicht für eine Versorgungsspannung VDD oder eine Massespannung VSS vereinheitlicht wird und ein Leitungswiderstand und eine Leitungsinduktanz reduziert werden und ein Rauschen bei gleichzeitigem Umschalten auch reduziert wird, und eine Verzögerung eines Ausgangssignals in einem Ausgangspuffer reduziert wird.
  • Zum Erreichen der obigen Aufgabe ist gemäß der vorliegenden Erfindung eine Multischichtpackung geschaffen, wie sie im Anspruch 1 spezifiziert ist.
  • Weitere Verbesserungen und bevorzugte Ausführungsbeispiele der vorliegenden Erfindung sind in den Unteransprüchen spezifiziert.
  • Diese Erfindung kann vollständiger aus der folgenden detaillierten Beschreibung in Zusammenhang mit den beigefügten Zeichnungen verstanden werden, wobei:
  • Fig. 1 eine ebene Ansicht einer herkömmlichen leitenden Schicht ist;
  • Fig. 2 eine Ansicht ist, die eine Verteilung einer Stromdichte in der leitenden Schicht der Fig. 1 zeigt;
  • Fig. 3 eine Beziehung zwischen der Anzahl von Leitern und einer Induktanz zeigt;
  • Fig. 4A und 4B ebene Ansichten sind, die die Positionen von Kontaktpunkten zwischen einer leitenden Schicht und einer Leitung einer Multischichtpackung der vorliegenden Erfindung zeigen;
  • Fig. 5 eine Ansicht ist, die eine Verteilung einer Stromdichte in der leitenden Schicht der Fig. 4A zeigt;
  • Fig. 6A bis 16B und Fig. 17 und 18 ebene Ansichten sind, die jeweils die Positionen von Kontaktpunkten zwischen der leitenden Schicht und dem Leiter der Multischichtpackung der vorliegenden Erfindung zeigen;
  • Fig. 19 eine perspektivische Explosionsansicht ist, die eine keramische Multischichtpackung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • Fig. 20 eine Querschnittsansicht der keramischen Multischichtpackung der Fig. 19 ist;
  • Fig. 21 eine ebene Ansicht ist, die eine Multischichtpackung aus Plastik gemäß dem anderen Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • Fig. 22 eine Querschnittsansicht der Multischichtpackung aus Plastik der Fig. 21 ist;
  • Fig. 23 und 24 ebene Ansichten sind, die die Multischichtpackung aus Plastik gemäß dem anderen Ausführungsbeispiel der vorliegenden Erfindung zeigen; und
  • Fig. 25 eine Querschnittsansicht der Multischichtpackung aus Plastik der Fig. 23 und 24 ist.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung wird unter Bezugnahme auf die Zeichnungen erklärt werden.
  • Fig. 19 ist eine perspektivische Explosionsansicht, die eine keramische Multischichtpackung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt. Fig. 20 ist eine Querschnittsansicht der keramischen Multischichtpackung der Fig. 19. Die Packung ist aus sieben Schichten A bis G ausgebildet. Jede Schicht weist plattenartige Keramiksubstrate 1a bis 1g auf, die als Isoliermaterialien dienen, und leitende Schichten 2a bis 2g, die auf den Keramiksubstraten 1a bis 1g ausgebildet sind.
  • Die Oberfläche der Schicht A bildet einen Teil der Oberfläche der Packung. Eine Anzahl von Durchgangslöchern 3 ist im Substrat 1a ausgebildet. Äußere Leitungen 4, wie beispielsweise einen Signalstift, einen Leistungsstift, einen Erdungsstift, sind auf den leitenden Schichten 2a ausgebildet.
  • Die Schichten B und D sind Signalverdrahtungsschichten. Die leitenden Schichten 2b und 2d mit einem vorbestimmten Verdrahtungsmuster sind auf den Substraten 1b und 1d ausgebildet. Die Durchgangslöcher 3 sind in den Substraten 1b und 1d ausgebildet. Die leitenden Schichten 2b und 2d sind in und über den entsprechenden Durchgangslöchern 3 ausgebildet.
  • Die Schicht C ist eine leitende Schicht für eine Massespannung VSS. Die leitende Schicht 2c ist auf dem Substrat 1c ausgebildet. Die leitende Schicht 2c ist viereckig geformt und hat ein viereckiges Loch in ihrem zentralen Teil. Die Durchgangslöcher 3 sind im Substrat 1c ausgebildet und die leitende Schicht 2c ist über den Durchgangslöchern ausgebildet. Ein Kontaktpunkt 12 für eine Kontaktierung mit einer inneren Leitung 5 (einem Bondierungsdraht) ist am Endteil der Innenseite der leitenden Schicht 2c ausgebildet. Ein Kontaktpunkt 13 für eine Kontaktierung mit einer äußeren Leitung 4 (einem Erdungsstift) ist am Endteil der Außenseite der leitenden Schicht 2c ausgebildet. Die Positionen der Kontaktpunkte 12 und 13 werden später erklärt.
  • Die Schicht E ist eine leitende Schicht für eine Versorgungsspannung VDD. Die leitende Schicht 2e ist auf dem Substrat 1e ausgebildet. Die leitende Schicht 2e ist viereckig geformt und hat ein viereckiges Loch in ihrem zentralen Teil. Die Durchgangslöcher 3 sind im Substrat 1e ausgebildet und die leitende Schicht 2e ist an den Durchgangslöchern ausgebildet. Ein Kontaktpunkt für eine Kontaktierung mit einer inneren Leitung ist am Endteil der Innenseite der leitenden Schicht 2e ausgebildet. Ein Kontaktpunkt 13 für eine Kontaktierung mit einer äußeren Leitung ist beim Endteil der Außenseite der leitenden Schicht 2e ausgebildet. Die Positionen der Kontaktpunkte 12 und 13 werden später erklärt.
  • Die Schicht F ist eine leitende Schicht für eine Versorgungsspannung VDD. Die Struktur der Schicht F ist im wesentlichen dieselbe wie die Struktur der Schicht E. Der Unterschied zwischen den Schichten E und F besteht darin, daß die leitende Schicht 2f viereckig geformt ist. Ebenso ist ein IC-Chip 14 am zentralen Teil der leitenden Schicht 2f angebracht.
  • Die Schicht G ist eine leitende Schicht für eine Massespannung VSS. Die Struktur der Schicht G ist im wesentlichen dieselbe wie die Struktur der Schicht C. Der Unterschied zwischen den Schichten G und C besteht darin, daß die leitende Schicht 2g viereckig geformt ist und die Oberfläche des Substrats 1g den Teil der Oberfläche der Packung bildet.
  • Fig. 21 ist eine ebene Ansicht, die eine Multischichtpackung aus Plastik gemäß dem anderen Ausführungsbeispiel der vorliegenden Erfindung zeigt. Fig. 22 ist eine Querschnittsansicht der Multischichtpackung aus Plastik der Fig. 21. Die Packung ist aus zwei Schichten A und B ausgebildet. Die Schicht A ist eine leitende Schicht für eine Versorgungsspannung VDD oder eine Massespannung Vss, und die Schicht B wird hauptsächlich als Signalverdrahtungsschicht verwendet.
  • Die Schicht A weist vier plattenartige leitende Materialien 20 auf. Der IC-Chip 14 ist durch diese leitenden Materialien 20 umgeben. Jedes leitende Material 20 kann voneinander isoliert oder kurzgeschlossen sein. Der Kontaktpunkt 12 für einen Kontakt mit der inneren Leitung 5 (dem Bondierungsdraht) ist am Endteil der IC-Chipseite (der Innenseite) des leitenden Materials 20 ausgebildet. Der Kontaktpunkt 13 für einen Kontakt mit der äußeren Leitung 4 ist am Endteil der Außenseite des leitenden Materials 20 ausgebildet. Die Positionen der Kontaktpunkte 12 und 13 werden später erklärt.
  • Die Fig. 23 und 24 sind ebene Ansichten, die eine Multischichtpackung aus Plastik gemäß dem anderen Ausführungsbeispiel der vorliegenden Erfindung zeigen. Fig. 25 ist eine Querschnittsansicht der Multischichtpackung aus Plastik der Fig. 23 und 24. Die Packung ist aus drei Schichten A, B und C ausgebildet. Die Schicht A ist eine Leitungsschicht für ein Signal oder eine Versorgungsspannung VDD/Massespannung Vss. Die Schichten B und C sind leitende Schichten für eine Versorgungsspannung VDD oder eine Massespannung Vss.
  • Die Schicht B weist ein plattenartiges leitendes Material 20b mit einem viereckigen Loch in seinem zentralen Teil auf. Der IC-Chip 14 ist beim zentralen Teil des Lochs positioniert. Der Kontaktpunkt 12 für einen Kontakt mit der inneren Leitung 5 (dem Bondierungsdraht) ist am Endteil der IC-Chipseite (der Innenseite) des leitenden Materials 20b ausgebildet. Der Kontaktpunkt 13 für einen Kontakt mit der äußeren Leitung 4 ist am Endteil der Außenseite des leitenden Materials 20b ausgebildet. Die Positionen der Kontaktpunkte 12 und 13 werden später erklärt.
  • Die Schicht C weist ein viereckiges plattenartiges leitendes Material 20c auf. Der IC-Chip 14 ist beim zentralen Teil des leitenden Materials 20c positioniert. Der Kontaktpunkt 12 für einen Kontakt mit der inneren Leitung 5 (dem Bondierungsdraht) ist beim Endteil der IC-Chipseite (der Innenseite) des leitenden Materials 20c ausgebildet. Der Kontaktpunkt 13 für einen Kontakt mit der äußeren Leitung 4 ist am Endteil der Außenseite des leitenden Materials 20c ausgebildet. Die Positionen der Kontaktpunkte 12 und 13 werden später erklärt.
  • Das Folgende wird die Positionen der Kontaktpunkte 12 und 13 an der leitenden Schicht für eine Versorgungsspannung VDD oder eine Massespannung VSS der Multischichtpackung aus Keramik erklären, und die Positionen der Kontaktpunkte 12 und 13 an bzw. auf der leitenden Schicht für eine Versorgungsspannung VDD und eine Massespannung VSS der Multischichtpackung aus Plastik.
  • Eine Erhöhung in Bezug auf das Rauschen bei gleichzeitigem Umschalten resultiert aus einer Erhöhung der Induktanz des Leiters für die Versorgungsspannung VDD oder die Massespannung VSS der Multischichtpackung aus Keramik. Wie es in Fig. 1 gezeigt ist, sind gemäß der herkömmlichen Packung der Kontaktpunkt 12 zwischen der leitenden Schicht 11 und der inneren Leitung und der Kontaktpunkt 13 zwischen der leitenden Schicht 11 und der äußeren Leitung jeweils unregelmäßig bestimmt. Deshalb wird die Verteilung einer Stromdichte in der leitenden Schicht 11 ungleichmäßig, und eine Induktanz der leitenden Schicht 11 erhöht sich.
  • Die vorliegende Erfindung stellt eine Multischichtpackung aus Keramik zur Verfügung, bei der eine Verteilung einer Stromdichte in der leitenden Schicht im wesentlichen vereinheitlicht ist. Anders ausgedrückt wird gemäß der vorliegenden Erfindung darauf geachtet, daß ein leitender Widerstand und eine Induktanz minimal werden, wenn eine Verteilung einer Stromdichte in der leitenden Schicht vereinheitlicht wird. Daher wird bei der vorliegenden Erfindung eine Verteilung der Stromdichte in der leitenden Schicht derart eingestellt, daß sie im wesentlichen vereinheitlicht ist, wodurch das Rauschen bei einem gleichzeitigen Umschalten reduziert wird.
  • Zum Entzerren der Verteilung der Stromdichte in der leitenden Schicht muß zuerst eine Beziehung zwischen der Anzahl von Leitungen und einer Induktanz angeschaut werden. Fig. 3 zeigt die Beziehung zwischen der Anzahl von Leitungen und einer Induktanz. Wie es aus Fig. 3 offensichtlich ist, wird eine Induktanz kleiner, wenn sich die Anzahl von Leitungen erhöht (die Abstände zwischen Leitungen verengt werden), und kommt eine Induktanz nahe an einen logischen Wert. Die folgenden Zustände können aus dem analysierten Ergebnis der Verteilung der Stromdichte erhalten werden.
  • A) Erster Zustand
  • "Ein Abstand von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung ist der kürzeste Abstand." Das bedeutet, daß der Abstand von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung derart eingestellt wird, daß er so kurz wie möglich, ist, so daß ein Stromdurchgang kurz gemacht ist. Dieser Zustand wird aus dem Grund abgeleitet, daß ein Leitungswiderstand der leitenden Schicht und eine Eigeninduktanz proportional zum Abstand (Länge des Stromdurchgangs) von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung erhöht werden.
  • B) Zweiter Zustand
  • "Die Anzahl von Kontaktpunkten der inneren Leitung ist gleich derjenigen der Kontaktpunkte der äußeren Leitung, und diese Punkte sind regelmäßig angeordnet."
  • Das bedeutet, daß die Kontaktpunkte der inneren Leitung und diejenigen der äußeren Leitung symmetrisch angeordnet sind. Dieser Zustand wird aus dem Grund abgeleitet, daß das Phänomen der lokalen Konzentration der Stromverteilung und dasjenige der Uneinheitlichkeit der Stromverteilung dadurch erzeugt werden, daß die Kontaktpunkte willkürlich angeordnet sind.
  • C) Dritter Zustand
  • "Der Abstand zwischen benachbarten zwei ersten Kontaktpunkten ist 3/8 oder darunter des kürzesten Abstands von einem ersten Kontaktpunkt zu einem zweiten Kontaktpunkt, wobei jeder erste Kontaktpunkt zwischen der leitenden Schicht und der inneren Leitung ist."
  • Gleichermaßen gilt "der Abstand zwischen benachbarten zwei zweiten Kontaktpunkten ist 3/8 oder darunter des kürzesten Abstands von einem ersten Kontaktpunkt zu einem zweiten Kontaktpunkt, wobei jeder zweite Kontaktpunkt zwischen der leitenden Schicht und der äußeren Leitung ist."
  • Der obige Zustand ist aus dem Grund abgeleitet, daß dann, wenn jede Stromdichte der Ströme, die von benachbarten zwei Kontaktpunkten der inneren Leitung fließen, bei einem Teil die Hälfte wird, wo sich die Ströme kreuzen, die im wesentlichen gleiche Verteilung der Stromdichte in der leitenden Schicht erhalten werden kann.
  • Der Teil, wo die Stromdichte die Hälfte wird, kann durch ein elektrisches Abbildungsverfahren aus der folgenden Gleichung (1) erhalten werden.
  • W = {(4·h&sup6;)1/3 - h²}1/2 0,766·h (3/4)·h (1)
  • wobei W ein Abstand zwischen benachbarten zwei Kontaktpunkten ist, h der kürzeste Abstand von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung ist.
  • Gemäß dem obigen Zustand bzw. der obigen Bedingung wird die Verteilung der Stromdichte beim Zwischenpunkt zwischen dem Kontaktpunkt der inneren Leitung und demjenigen der äußeren Leitung vereinheitlicht.
  • Die obige Bedingung wird aus den Ergebnissen der Messung und der Analyse abgeleitet. Das bedeutet, daß die Verteilung der Stromdichte in der leitenden Schicht vereinheitlicht wird, wenn der Bereich, wo ein Strom einheitlich fließt, sich auf mehr als einen halben Bereich der gesamten leitenden Schicht beläuft.
  • Die Raumposition der Kontaktpunkte zum Erfüllen der obigen Bedingung gemäß dem elektrischen Abbildungsverfahren ist als die folgende Gleichung (2) gezeigt:
  • W ≤ 2·(3/4)·(1/2)·{(1/2) x h}
  • ≤ (3/8)·h (2)
  • wobei W ein Abstand zwischen den benachbarten zwei Kontaktpunkten ist, und h der kürzeste Abstand von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung ist.
  • Gemäß der Multischichtpackung aus Keramik, die wenigstens eine der obigen ersten bis dritten Bedingungen erfüllt, kann die Verteilung der Stromdichte in der leitenden Schicht für die Versorgungsspannung VDD oder die Massespannung Vss vereinheitlicht werden. Dadurch können ein Leitungswiderstand der leitenden Schicht und eine Induktanz reduziert werden und ein Rauschen eines gleichzeitigen Umschaltens kann auch reduziert werden.
  • In dem Fall, in welchem die vorliegende Erfindung auf die Stiftgittergruppen-Packung aus Keramik angewendet wird, kann die Stiftteilung 50 mil (1 mil = 2,54·10&supmin;&sup5; m) oder darunter sein und kann die Anzahl von Stiften 300 oder darüber sein. Darüber hinaus kann in dem Fall, in welchem die vorliegende Erfindung auf die flache Packung aus Keramik angewendet wird, die Leitungsteilung 25 mil oder darunter sein und kann die Anzahl von Leitungen 300 oder darüber sein.
  • Die Fig. 4A und 4B zeigen eine leitende Schicht einer Multischichtpackung aus Keramik gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. In den Fig. 4A und 4B ist das Bezugszeichen 11 eine leitende Schicht, 12 ist ein Kontaktpunkt zwischen der inneren Leitung und der leitenden Schicht; C&sub1; ist ein Abstand zwischen den benachbarten zwei Kontaktpunkten 12 (ohne Eckteile). Das Bezugszeichen 13 ist ein Kontaktpunkt zwischen der äußeren Leitung und der leitenden Schicht und C&sub2; ist ein Abstand zwischen den benachbarten zwei Kontaktpunkten 13 (ohne Eckteile).
  • Die Packung der Fig. 4 ist so strukturiert, daß sie die obigen ersten und dritten Bedingungen erfüllt. Das bedeutet, daß der Abstand C&sub1; zwischen den benachbarten zwei Kontaktpunkten 12 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung ist. Gleichermaßen ist der Abstand C&sub2; zwischen den benachbarten zwei Kontaktpunkten 13 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung.
  • Fig. 5 zeigt die Verteilung der Stromdichte in der leitenden Schicht 11 der Multischichtpackung aus Keramik der Fig. 4A. In Fig. 5 ist D ein Gebiet, in welchem sich der Strom konzentriert. Wie es aus der Zeichnung offensichtlich ist, ist die Verteilung der Stromdichte in der leitenden Schicht 11 verglichen mit dem Stand der Technik mehr vereinheitlicht. Daher können der Leitungswiderstand der leitenden Schicht und eine Induktanz reduziert werden, und ein Rauschen für ein gleichzeitiges Umschalten kann auch reduziert werden.
  • Die Fig. 6A bis 18A und die Fig. 6B bis 18B zeigen die Multischichtpackungen aus Keramik gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung.
  • Gleich der Packung der Fig. 4A und 4B ist die Packung der Fig. 6A und 6B derart strukturiert, daß sie die obige Bedingung erfüllt. Alle Kontaktpunkte 13 sind beispielsweise innerhalb eines zulässigen Bereichs, der für jede Packung bestimmt wird, in den Teilen angeordnet, die näher zu den Kontaktpunkten 12 bei den Teilen sind, die nicht Endteile der leitenden Schicht 11 sind. Gemäß dieser Struktur kann der Abstand C&sub3; zwischen den Kontaktpunkten 13 an den Eckteilen der leitenden Schicht 11 verschmälert werden. Darüber hinaus kann zusätzlich zum selben technischen Vorteil wie bei der Packung der Fig. 4A und 4B der Stromdurchgang verkürzt werden. Dadurch können der Leitungswiderstand der leitenden Schicht und einer Induktanz reduziert werden, und ein Rauschen bei einem gleichzeitigen Umschalten kann auch reduziert werden.
  • Die Packung der Fig. 7A und 7B ist strukturiert, um alle ersten bis dritten Bedingungen zu erfüllen. Spezifischer ist der Abstand C&sub1; zwischen den benachbarten zwei Kontaktpunkten 12 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung. Gleichermaßen ist der Abstand C&sub2; zwischen den benachbarten zwei Kontaktpunkten 13 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung. Die Anzahl von Kontaktpunkten 12 ist gleich derjenigen von Kontaktpunkten 13.
  • Bei dieser Packung bildet ein Kontaktpunkt 12 mit einem Kontaktpunkt 13 ein Paar. Das Paar von Kontaktpunkten 12 und 13 ist derart angeordnet, daß sie mit einem kürzesten Abstand einander gegenüberliegen. Gemäß dieser Struktur wird zusätzlich zum selben technischen Vorteil wie bei der Packung der Fig. 4A und 4B die Potentialverteilung symmetrisch gemacht, so daß eine Uneinheitlichkeit der Verteilung der Stromdichte reduziert werden kann. Dadurch können der Leitungswiderstand der leitenden Schicht und die Induktanz reduziert werden.
  • Gleich der Packung der Fig. 7A und 7B ist die Packung der Fig. 8A und 8B strukturiert, um alle ersten bis dritten Bedingungen zu erfüllen. Die Kontaktpunkte 13 sind beispielsweise innerhalb eines zulässigen Bereichs, der für jede Packung bestimmt wird, in den Teilen angeordnet, die näher zu den Kontaktpunkten 12 bei den Teilen sind, die nicht Endteile der leitenden Schicht 11 sind. Gemäß dieser Struktur kann der Abstand C&sub3; zwischen den Kontaktpunkten 13 an den Eckteilen der leitenden Schicht 11 verschmälert werden. Darüber hinaus kann zusätzlich zum selben Vorteil wie bei der Packung der Fig. 7A und 7B der Stromdurchgang verkürzt werden. Dadurch können der Leitungswiderstand der leitenden Schicht und die Induktanz reduziert werden und ein Rauschen bei einem gleichzeitigen Schalten kann auch reduziert werden.
  • Die Packung der Fig. 9A und 9B ist strukturiert, um die erste und die dritte Bedingung zu erfüllen. Spezifischer ist der Abstand C&sub2; zwischen den benachbarten zwei Kontaktpunkten 13 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung. Gemäß dieser Struktur wird zusätzlich zum selben technischen Vorteil wie bei der Packung der Fig. 4A und 4B das einheitliche Gebiet der Verteilung der Stromdichte vergrößert. Dadurch können der Leitungswiderstand der leitenden Schicht und die Induktanz reduziert werden, und ein Rauschen bei einem gleichzeitigen Schalten kann auch reduziert werden.
  • Gleich der Packung der Fig. 9A und 9B ist die Packung der Fig. 10A und 10B strukturiert, um die erste und die dritte Bedingung zu erfüllen. Die Kontaktpunkte 13 sind beispielsweise innerhalb eines zulässigen Bereichs, der für jede Packung bestimmt wird, in den Teilen angeordnet, die näher zu den Kontaktpunkten 12 bei den Teilen sind, die keine Endteile der leitenden Schicht 11 sind.
  • Die Packung der Fig. 11A und 11B ist strukturiert, um alle ersten bis dritten Bedingungen zu erfüllen. Spezifischer ist der Abstand C&sub1; zwischen den benachbarten zwei Kontaktpunkten 12 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung. Gleichermaßen ist der Abstand C&sub2; zwischen den benachbarten zwei Kontaktpunkten 13 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung. Die Anzahl von Kontaktpunkten 12 ist gleich derjenigen von Kontaktpunkten 13.
  • Gleich der Packung der Fig. 10A und 10B ist die Packung der Fig. 12A und 12B strukturiert, um die ersten bis dritten Bedingungen zu erfüllen. Die Kontaktpunkte 13 sind beispielsweise innerhalb eines zulässigen Bereichs, der für jede Packung bestimmt wird, in den Teilen angeordnet, die näher zu den Kontaktpunkten an den Teilen sind, die keine Endteile der leitenden Schicht 11 sind. Bei den Packungen der Fig. 13A bis 16A und 13B und 16B ist die leitende Schicht 11 aus vier isolierten Teilen ausgebildet. Als Ergebnis kann deshalb, weil ein jeweiliger Teil die anderen Teile nicht beeinflußt, die Einheitlichkeit der Verteilung der Stromdichte eines jeweiligen Teils verbessert werden. Bei der Packung der Fig. 13A ist die leitende Schicht 11 der Fig. 4A aus vier Teilen ausgebildet. Bei der Packung der Fig. 13B ist die leitende Schicht der Fig. 4B aus vier Teilen ausgebildet.
  • Bei der Packung der Fig. 14A ist die leitende Schicht 11 der Fig. 6A aus vier Teilen ausgebildet. Bei der Packung der Fig. 14B ist die leitende Schicht 11 der Fig. 6B aus vier Teilen ausgebildet. Bei der Packung der Fig. 15A ist die leitende Schicht 11 der Fig. 7A aus vier Teilen ausgebildet. Bei der Packung der Fig. 15B ist die leitende Schicht 11 der Fig. 7B aus vier Teilen ausgebildet. Bei der Packung der Fig. 16A ist die leitende Schicht 11 der Fig. 8A aus vier Teilen ausgebildet. Bei der Packung der Fig. 16B ist die leitende Schicht 11 der Fig. 8B aus vier Teilen ausgebildet.
  • Fig. 17 zeigt eine leitende Schicht für eine Versorgungsspannung VDD der flachen Packung aus Keramik, wobei eine Leitungsteilung P&sub1; 25 [mil] ist und die Anzahl von Leitungen 300 oder darüber ist. Der Abstand C&sub1; zwischen den benachbarten zwei Kontaktpunkten 12 ist auf 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung eingestellt. Gleichermaßen ist der Abstand C&sub2; zwischen den benachbarten zwei Kontaktpunkten 13 auf 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung eingestellt. Die Anzahl von Kontaktpunkten 12 ist gleich derjenigen von Kontaktpunkten 13.
  • Fig. 18 zeigt eine leitende Schicht für eine Versorgungsspannung VDD der Stiftgitterfeld-Packung aus Keramik, wobei eine Leitungsteilung P&sub2; 50 [mil] ist und die Anzahl von Stiften 300 oder darüber ist. Der Abstand C&sub1; zwischen den benachbarten zwei Kontaktpunkten 12 ist auf 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung eingestellt. Gleichermaßen ist der Abstand C&sub2; zwischen den benachbarten zwei Kontaktpunkten 13 auf 3/8 oder darunter des kürzesten Abstands h von einem Kontaktpunkt der inneren Leitung zu einem Kontaktpunkt der äußeren Leitung eingestellt. Die Anzahl von Kontaktpunkten 12 ist gleich derjenigen von Kontaktpunkten 13. Die Kontaktpunkte 13 sind bei den Teilen angeordnet, die andere als die Endteile der leitenden Schicht 11 sind, wie beispielsweise ein zentraler Teil der leitenden Schicht.
  • Gemäß den Halbleitervorrichtungen der Fig. 17 und 18 kann deshalb, weil die Potentialverteilung symmetrisch aufgebaut ist, die Verteilung der Stromdichte vereinheitlicht werden, und das Rauschen bei einem gleichzeitigen Schalten der Packung mit einer großen Anzahl von Stiften kann reduziert werden.
  • Bei den obigen Ausführungsbeispielen ist der Abstand C&sub1; zwischen den Kontaktpunkten 12 derart eingestellt, daß er beispielsweise kleiner als 100 [mil] ist, und ist der Abstand C&sub2; zwischen den Kontaktpunkten 13 derart eingestellt, daß er beispielsweise kleiner als 100 [mil] ist. Jeder Kontaktpunkt 12 der inneren Leitung enthält ein Durchgangsloch für eine Verbindung mit einem inneren Bondierungs-Anschlußflecken oder einem Bondierungs-Anschlußflecken und einem Kontaktpunkt zwischen einem Bondierungsdraht oder TAB und der leitenden Schicht. Jeder Kontaktpunkt 13 der äußeren Leitung enthält einen äußeren Stift der Packung, einen Kontaktpunkt zwischen einer äußeren Leitung der Packung und der leitenden Schicht, ein Durchgangsloch für eine Verbindung zum Stift oder zur Leitung.
  • Die leitende Schicht 11 kann aus leitendem Material ausgebildet sein, wie beispielsweise aus Kupfer und Wolfram. In bezug auf die leitende Schicht 11 kann die flache plattenartige, die vermaschte, die geschichtete oder eine dünnschichtige leitende Schicht verwendet werden. In Bezug auf die Form kann eine quadratische oder eine rechteckförmige leitende Schicht in Betracht gezogen werden. Gemäß der Packung der vorliegenden Erfindung kann insbesondere dann, wenn die Frequenz des Ausgangssignals im Ausgangspuffer 50 [MHz] oder darüber (≥) ist, eine Verzögerung des Ausgangssignals verbessert werden.
  • Die Tabelle 1 zeigt den technischen Vorteil der vorliegenden Erfindung. Gemäß der Packung der vorliegenden Erfindung kann verglichen mit der herkömmlichen Packung der Leitungswiderstand und die Induktanz um 20% oder darüber reduziert werden, und ein Rauschen bei einem gleichzeitigen Umschalten kann reduziert werden. In der Tabelle 1 ist die leitende Schicht der Fig. 4 bei der Packung der vorliegenden Erfindung verwendet und ist die leitende Schicht der Fig. 1 bei der herkömmlichen Packung verwendet. Tabelle 1

Claims (7)

1. Eine Multischichtpackung, umfassend:
(a) eine Halbleitervorrichtung (14);
(b) eine viereckige leitende Schicht (11) zum Anlegen einer Versorgungsspannung oder einer Massespannung an die Halbleitervorrichtung, wobei die leitfähige Schicht einen viereckigen Bereich aufweist, der an ihrer zentralen Position ausgebildet ist und innere Seiten der leitfähigen Schicht um die Peripherie des viereckigen Bereichs definiert, und die eine Vielzahl von ersten Kontaktpunkten (12) aufweist, die an den inneren Seiten der leitfähigen Schicht in gleichmäßigem jeweiligen Abstand angeordnet sind, und einer Vielzahl von zweiten Kontaktpunkten (13), die an äußeren Seiten der leitfähigen Schicht in gleichmäßigem jeweiligen Abstand angeordnet sind;
(c) eine Vielzahl von inneren Leitungen (2a, 5), wobei jede mit einem Ende an einem entsprechenden der ersten Kontaktpunkte (12) verbunden ist und mit dem anderen Ende mit der in dem zentralen Abschnitt angeordneten Halbleitervorrichtung (14) verbunden ist; und
(d) eine Vielzahl von äußeren Leitungen (3, 4), jede mit einem Ende mit einem entsprechenden der zweiten Kontaktpunkte (13) verbunden, und wobei das andere Ende geeignet ist, um mit externen Schaltungsvorrichtungen verbunden zu werden;
wobei
(e) die ersten Kontaktpunkte (12) und die zweiten Kontaktpunkte (13) an der leitfähigen Schicht (11) so angeordnet sind, dass sie die folgenden Beziehungen erfüllen:
C&sub1;/h ≤ 3/8 und C&sub2;/h ≤ 3/8,
wobei
C&sub1; ein Abstand zwischen beliebigen benachbarten zwei der ersten Kontaktpunkte (12) ist,
C&sub2; ein Abstand zwischen beliebigen benachbarten zwei der zweiten Kontaktpunkte (13) ist, und
h der kürzeste Abstand ist zwischen einem der ersten Kontaktpunkte (12) und einem der zweiten Kontaktpunkte (13) an entsprechenden gegenüberliegenden inneren und äußeren Seiten.
2. Eine Multischichtpackung nach Anspruch 1, wobei der in dem zentralen Abschnitt der leitfähigen Schicht (11) angeordnete viereckige Bereich durch ein viereckiges in der leitfähigen Schicht bereitgestelltes Loch gebildet wird.
3. Eine Multischichtpackung nach Anspruch 1 oder 2, wobei die entlang den inneren Seiten der leitfähigen Schicht angeordneten ersten Kontaktpunkte (12) linear angeordnet sind.
4. Eine Multischichtpackung nach einem der vorhergehenden Ansprüche, wobei die entlang den äußeren Seiten der leitfähigen Schicht angeordneten zweiten Kontaktpunkte (13) linear angeordnet sind.
5. Eine Multischichtpackung nach einem der vorhergehenden Ansprüche, wobei die Anzahl der ersten Kontaktpunkte (12) gleich der Anzahl der zweiten Kontaktpunkte (13) ist.
6. Eine Multischichtpackung nach einem der vorhergehenden Ansprüche, wobei die leitfähige Schicht (11) vier voneinander isolierte Bereiche aufweist.
7. Eine Multischichtpackung nach einem der vorhergehenden Ansprüche, eine Vielzahl von aneinander laminierte viereckige Substrate umfassend, wobei einer davon die viereckige leitfähige Schicht (11) umfasst.
DE69232012T 1991-06-06 1992-06-05 Mehrschichtpackung Expired - Lifetime DE69232012T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13461391 1991-06-06
JP4139006A JPH05160292A (ja) 1991-06-06 1992-05-29 多層パッケージ

Publications (2)

Publication Number Publication Date
DE69232012D1 DE69232012D1 (de) 2001-09-27
DE69232012T2 true DE69232012T2 (de) 2002-03-14

Family

ID=26468670

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69232012T Expired - Lifetime DE69232012T2 (de) 1991-06-06 1992-06-05 Mehrschichtpackung

Country Status (4)

Country Link
US (1) US5309024A (de)
EP (1) EP0517247B1 (de)
JP (1) JPH05160292A (de)
DE (1) DE69232012T2 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634821A (en) * 1992-12-01 1997-06-03 Crane, Jr.; Stanford W. High-density electrical interconnect system
TW238431B (de) 1992-12-01 1995-01-11 Stanford W Crane Jr
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
JP3287673B2 (ja) * 1993-11-30 2002-06-04 富士通株式会社 半導体装置
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
US6339191B1 (en) 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
EP0973098A1 (de) * 1994-03-11 2000-01-19 The Panda Project Steckverbindersystem von hoher Dichte
US5824950A (en) * 1994-03-11 1998-10-20 The Panda Project Low profile semiconductor die carrier
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
US5543586A (en) * 1994-03-11 1996-08-06 The Panda Project Apparatus having inner layers supporting surface-mount components
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5576931A (en) * 1994-05-03 1996-11-19 The Panda Project Computer with two fans and two air circulation areas
TW276356B (de) * 1994-06-24 1996-05-21 Ibm
US5654204A (en) * 1994-07-20 1997-08-05 Anderson; James C. Die sorter
US5461260A (en) * 1994-08-01 1995-10-24 Motorola Inc. Semiconductor device interconnect layout structure for reducing premature electromigration failure due to high localized current density
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US5483099A (en) * 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
US5892273A (en) * 1994-10-03 1999-04-06 Kabushiki Kaisha Toshiba Semiconductor package integral with semiconductor chip
US5714801A (en) * 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
JP3432963B2 (ja) * 1995-06-15 2003-08-04 沖電気工業株式会社 半導体集積回路
JP2716005B2 (ja) * 1995-07-04 1998-02-18 日本電気株式会社 ワイヤボンド型半導体装置
US5629241A (en) * 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
US5895977A (en) * 1996-08-08 1999-04-20 Intel Corporation Bond pad functional layout on die to improve package manufacturability and assembly
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
KR100237328B1 (ko) * 1997-02-26 2000-01-15 김규현 반도체 패키지의 구조 및 제조방법
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
JPH10303562A (ja) * 1997-04-30 1998-11-13 Toshiba Corp プリント配線板
US6100853A (en) 1997-09-10 2000-08-08 Hughes Electronics Corporation Receiver/transmitter system including a planar waveguide-to-stripline adapter
US6028354A (en) 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6133628A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Metal layer interconnects with improved performance characteristics
US6169664B1 (en) * 1998-01-05 2001-01-02 Texas Instruments Incorporated Selective performance enhancements for interconnect conducting paths
JP3610221B2 (ja) * 1998-01-27 2005-01-12 キヤノン株式会社 多層プリント配線基板
US6078102A (en) * 1998-03-03 2000-06-20 Silicon Bandwidth, Inc. Semiconductor die package for mounting in horizontal and upright configurations
US6141869A (en) * 1998-10-26 2000-11-07 Silicon Bandwidth, Inc. Apparatus for and method of manufacturing a semiconductor die carrier
US6664620B2 (en) 1999-06-29 2003-12-16 Intel Corporation Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
GB2377080B (en) * 2001-09-11 2003-05-07 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
EP1376698A1 (de) * 2002-06-25 2004-01-02 STMicroelectronics S.r.l. Elektrisch lösch- und programmierbare nicht flüchtige Speicherzelle
JP4206885B2 (ja) * 2003-09-26 2009-01-14 ソニー株式会社 半導体装置の製造方法
GB2439861A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Internally overlapped conditioners
US8057240B2 (en) * 2010-03-23 2011-11-15 Tyco Electronics Corporation Circuit board for an electrical connector assembly

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161843A (ja) * 1983-03-07 1984-09-12 Hitachi Ltd 半導体装置
US4705917A (en) * 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
JPS62216240A (ja) * 1986-03-17 1987-09-22 Nec Ic Microcomput Syst Ltd 集積回路パツケ−ジ
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
JPH088321B2 (ja) * 1987-01-19 1996-01-29 住友電気工業株式会社 集積回路パツケ−ジ
US5066831A (en) * 1987-10-23 1991-11-19 Honeywell Inc. Universal semiconductor chip package
US4972253A (en) * 1988-06-27 1990-11-20 Digital Equipment Corporation Programmable ceramic high performance custom package
US4943845A (en) * 1988-08-02 1990-07-24 Northern Telecom Limited Thick film packages with common wafer aperture placement
JPH02239649A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd ピン・グリッド・アレイディバイスとその搭載用基板
JPH02267947A (ja) * 1989-04-07 1990-11-01 Mitsubishi Electric Corp 半導体装置
US4949453A (en) * 1989-06-15 1990-08-21 Cray Research, Inc. Method of making a chip carrier with terminating resistive elements
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package

Also Published As

Publication number Publication date
JPH05160292A (ja) 1993-06-25
EP0517247A2 (de) 1992-12-09
EP0517247B1 (de) 2001-08-22
EP0517247A3 (de) 1994-02-16
US5309024A (en) 1994-05-03
DE69232012D1 (de) 2001-09-27

Similar Documents

Publication Publication Date Title
DE69232012T2 (de) Mehrschichtpackung
DE2542518C3 (de)
DE69431678T2 (de) Verbesserte Mehrschichtverpackung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
EP0002751B1 (de) Schaltkreis zur Einstellung des Widerstandswertes eines Abschlusswiderstandes von Leitverbindungen in Halbleiterstrukturen
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE2920564C2 (de) Leiteranordnung eines elektronischen Leitungsmoduls und Verfahren zur Herstellung eines solchen
DE3686990T2 (de) Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE4444584B4 (de) Halbleiterwafer zum Durchführen eines Burn-In-Tests
AT502128A2 (de) Konfigurierbare integrierte schaltung mit kondensatorgruppe unter verwendung von via- maskenschichten
DE112018001784T5 (de) Stromerfassungswiderstand
EP0022176A1 (de) Modul für Schaltungschips
EP0082216B1 (de) Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
DE3879333T2 (de) Halbleiteranordnung mit mehrschichtleiter.
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE112004002466B4 (de) Vorrichtung und Verfahren zur verbesserten Energieführung
DE10164606A1 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE19936862C1 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE69025973T2 (de) Halbleiteranordnung mit Mehrschichtleiterstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition