DE69025973T2 - Halbleiteranordnung mit Mehrschichtleiterstruktur - Google Patents

Halbleiteranordnung mit Mehrschichtleiterstruktur

Info

Publication number
DE69025973T2
DE69025973T2 DE69025973T DE69025973T DE69025973T2 DE 69025973 T2 DE69025973 T2 DE 69025973T2 DE 69025973 T DE69025973 T DE 69025973T DE 69025973 T DE69025973 T DE 69025973T DE 69025973 T2 DE69025973 T2 DE 69025973T2
Authority
DE
Germany
Prior art keywords
line
circuit
pad
lines
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69025973T
Other languages
English (en)
Other versions
DE69025973D1 (de
Inventor
Kenji Matsuo
Tadashi Nonaka
Ikuo Tsuchiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69025973D1 publication Critical patent/DE69025973D1/de
Publication of DE69025973T2 publication Critical patent/DE69025973T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer Vielschicht- Verdrahtungsstruktur.
  • Fig. 3 ist eine Aufsicht, welche eine Struktur um eine Anschlußfläche (Bondingpad) einer Halbleitervorrichtung herum zeigt, auf welche die vorliegende Erfindung nicht angewendet ist.
  • Diese Halbleitervorrichtung umfaßt eine Anschlußfläche 31, an welche Massepotential angelegt ist, eine erste Leitung 32, die von der Anschlußfläche 31 wegführt und mit einem Masseanschluß eines ersten analogen Schaltkreises 33 verbunden ist, eine zweite Leitung 34, welche von der Anschlußfläche 31 wegführt und mit einem Masseanschluß eines zweiten analogen Schaltkreises 35 verbunden ist, sowie eine dritte Leitung 36, welche von der Anschlußfläche 31 wegführt und mit einem Masseanschluß eines dritten analogen Schaltkreises 37 verbunden ist.
  • Weil in solch einer Halbleitervorrichtung die Leitungen 32, 34 und 36 von der Anschlußfläche 31 abzweigen und jeweils mit den Analogschaltkreisen 33, 35 und 37 verbunden sind, kann eine Impedanz eines gemeinsamen Leitungsabschnittes der Leitungen 32, 34 und 36 unterdrückt werden, wodurch Überlagerungen unter den Schaltkreisen 1 und 3 reduziert werden.
  • Um in der obigen Halbleitervorrichtung die Überlagerungen unter den Schaltkreisen zu reduzieren, um die Impedanz eines gemeinsamen Leitungsabschnittes der Leitungen 32, 34 und 36 zu unterdrücken, zweigen die Leitungen 32, 34 und 36 von der Anschlußfläche 31 zu den analogen Schaltkreisen 33, 35 und 37 ab.
  • Weil in diesem Fall die Fläche des Halbleitersubstrats begrenzt ist, wenn drei Leitungen 32, 34 und 36 zum Verbinden von analogen Schaltkreisen 33, 35 und 37 mit der Anschlußfläche 31 verwendet werden, muß die Breite der Leitungen verringert werden. Als Ergebnis erhöht sich die Impedanz (Gleichstromwiderstand) der Leitung selbst.
  • Aus EP-A-0 103 362 ist eine Halbleitervorrichtung mit einer Stromversorgungsleitung und einer Unterstromversorgungsleitung bekannt. Beide Stromversorgungsleitungen sind mit derselben Spannungsversorgung verbunden, und die Unterstromversorgungsleitung ist oberhalb der Stromversorgungsleitung angeordnet. Im Verlauf dieser Anordnung ist eine Vielzahl von Kürzschlüssen vorgesehen, welche die Unterstromversorgungsleitung mit der Stromversorgungsleitung verbinden. Diese Stromversorgungsleitungsanordnung dient dazu, elektrische Leistung von der Stromquelle an einen einzelnen Pufferschaltkreis zu liefern.
  • Aus EP-A-0 223 699 ist eine filmgebondete Vorrichtung (tape bonded device) bekannt, mit einer ersten Schicht mit elektrisch isolierten, individuellen Signalleitern und einer zweiten Schicht, welche als Masseschicht wirkt. Die individuellen Masseleiter können entweder elektrisch verbunden oder elektrisch isoliert sein, um eine individuelle Verjüngung zur Impedanzanpassung zu erlauben.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vorzusehen, welche in der Lage ist, jede Breite jeder Leitung, die eine Anschlußfläche mit jeweiligen Schaltkreisen verbindet, relativ groß innerhalb der begrenzten Fläche eines Halbleitersubstrats einzustellen, um die Impedanz jeder Leitung zu reduzieren.
  • Um die obige Aufgabe zu lösen, ist gemäß der vorliegenden Erfindung eine Halbleitervorrichtung mit einer Mehrschichtstruktur vorgesehen, mit
  • einer Anschlußfläche, welche mit einem vorbestimmten Potential versorgt werden kann;
  • einer Vielzahl von verschiedenen Schaltkreisen, von denen jeder eine vorbestimmte Funktion hat;
  • einer Vielzahl von überlappenden Leitungen, wobei für wenigstens einen Teil ihrer Längen eine oberhalb der anderen angeordnet ist, um die Anschlußfläche elektrisch mit den Schaltkreisen zu verbinden;
  • worin ein Anschluß jeder der Vielzahl von Leitungen in elektrischem Kontakt an der Anschlußfläche ist, der andere Anschluß jeder der Vielzahl von Leitungen elektrisch mit einem entsprechenden der Vielzahl von Schaltkreisen verbunden ist; und
  • die Vielzahl von überlappende Leitungen voneinander mittels einer isolierenden Zwischenschicht isoliert sind, die zwischen der Anschlußfläche und der Vielzahl von Schaltkreisen gebildet ist.
  • Ferner ist zur Lösung der obigen Aufgabe gemäß der Erfindung eine Halbleitervorrichtung vorgesehen, mit
  • einem ersten Anschlußflächengebiet, welches mit einem ersten Potential versorgt werden kann;
  • einer ersten Leitung, welche von dem ersten Anschlußflächengebiet wegführt und mit einem ersten Schaltkreis verbunden ist;
  • einer zweiten Anschlußfläche, die auf dem ersten Anschlußflächengebiet gebildet ist und mit dem ersten Potential versorgt werden kann; und
  • einer zweiten Leitung, die von dem zweiten Anschlußflächengebiet wegführt und mit einem zweiten Schaltkreis verbunden ist, dadurch gekennzeichnet, daß die erste Leitung die zweite Leitung über ein isolierendes Material überlappt, so daß eine der ersten und zweiten Leitungen für wenigstens einen Teil ihrer Längen oberhalb der anderen angeordnet ist, um eine vielschichtige Leitungsstruktur zu bilden.
  • Gemäß der Halbleitervorrichtung führen jeweils vielschichtige Leitungen von dem Anschlußflächengebiet zu den jeweiligen Schaltkreisen. Aus diesem Grund kann die Breite jeder Leitung, die mit den jeweiligen Schaltkreisen verbunden sind, unabhängig von der Anzahl von Leitungen groß gemacht werden, wodurch die Impedanz jeder Leitung reduziert wird.
  • Diese Erfindung kann vollständiger aus der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Zeichnungen verstanden werden, welche zeigen:
  • Fig. 1A ist eine Teilaufsicht einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 1B ist ein Querschnitt entlang einer Linie A-A* in Fig. 1A;
  • Fig. 2A ist eine Teilaufsicht einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 2B ist ein Querschnitt entlang einer Linie B-B* in Fig. 2A;
  • Fig. 2C ist ein Querschnitt entlang einer Linie C-C* in Fig. 2A;
  • Fig. 3 ist eine Teilaufsicht einer Halbleitervorrichtung ohne vielschichtige Verdrahtungsstruktur;
  • Fig. 4A ist eine Teilaufsicht einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur gemäß noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 4B ist ein Querschnitt entlang einer Linie A-A* in Fig. 4A;
  • Fig. 5 ist eine Teilaufsicht, welche ein Verdrahtungsmuster einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur gemäß der vorliegenden Erfindung zeigt;
  • Fig. 6 ist eine Teilaufsicht, welche ein anderes Verdrahtungsmuster einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur gemäß der vorliegenden Erfindung zeigt;
  • Fig. 7 ist eine Teilaufsicht, welche noch ein anderes Verdrahtungsmuster einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur gemäß der vorliegenden Erfindung zeigt;
  • Fig. 8 zeigt eine partielle Modifikation der vielschichtigen Verdrahtungsstruktur in Fig. 2A; und
  • Fig. 9 zeigt eine andere partielle Modifikation der vielschichtigen Verdrahtungsstruktur in Fig. 2A.
  • Eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird im folgenden unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • Fig. 1A ist eine Aufsicht, welche eine Struktur eines peripheren Abschnittes eines Bondingpads (Anschlußfläche) einer Halbleitervorrichtung gemäß dem ersten
  • Ausführungsbeispiel der vorliegenden Erfindung zeigt, und Fig. 1B ist ein Querschnitt entlang einer Linie A-A* in Fig. 1A.
  • Diese Halbleitervorrichtung umfaßt eine Anschlußfläche 11, welche auf Massepotential liegt und mittels einer dreischichtigen Struktur von Verdrahtungsschichten gebildet ist, eine obere Aluminiumleitung 12, welche mit einem Massepotential eines ersten analogen Schaltkreises 13 verbunden ist, eine mittlere Aluminiumleitung 14, die mit einem Masseanschluß eines zweiten analogen Schaltkreises 15 verbunden ist, und eine untere Aluminiumleitung 16, die mit einem Masseanschluß eines dritten analogen Schaltkreises 17 verbunden ist. Schichten 12, 14 und 16 sind voneinander mittels isolierender Zwischenschichten, beispielsweise aus SiO&sub2;, isoliert. Die Leitungen 12, 14 und 16 können aus Polysilizium oder Diffusionsschichten hergestellt sein, wenn ein an diese Leitungen gelieferter Strom klein ist.
  • In dieser Halbleitervorrichtung führen Leitungen 12, 14 und 16 in drei Schichten jeweils von der Anschlußfläche 11 mit dreischichtiger Struktur zu Analogschaltkreisen 13, 15 und 17. In dieser Anordnung muß die jeweilige Breite der Leitungen 12, 14 und 16 nicht dünn sein und kann innerhalb der Fläche des Substrats beliebig eingestellt sein. Weil ein gemeinsamer Schaltkreis der drei Leitungen 12, 14 und 16 nur die Anschlußfläche 11 ist, kann deshalb seine Impedanz gering gehalten werden. Zur selben Zeit kann die jeweilige Impedanz der Leitungen 12, 14 und 16 reduziert werden, weil die jeweilige Breite der Leitungen 12, 14 und 16 vergrößert werden kann.
  • Ein Analogschaltkreis der vorliegenden Erfindung schließt einen Schaltkreis mit einem digitalen Schaltkreisabschnitt, wie etwa einen D/A-Wandler ein. In diesem Ausführungsbeispiel in Fig. 1 sind sämtliche Leitungen 12, 14 und 16 jeweils mit Analogschaltkreisen verbunden, jedoch können einige der Leitungen mit digitalen Schaltkreisen verbunden sein. Weil jedoch in dem analogen Schaltkreis linear veränderliche Werte verarbeitet werden, neigt der analoge Schaltkreis dazu, von Veränderungen in einem Massepotential und in einem Stromversorgungspotential beeinflußt zu werden, die durch eine gemeinsame Impedanz dieser Leitungen verursacht werden. Aus diesem Grund ist der Effekt (der Effekt zum Reduzieren gegenseitiger Überlagerungen, die durch eine gemeinsame Impedanz von Leitungen verursacht werden) stärker zu bevorzugen, wenn die vielschichtige Struktur in Fig. 1 in einem Analogschaltkreis verwendet wird, als wenn sie in einem digitalen Schaltkreis verwendet wird. Zusätzlich sind in der vorliegenden Erfindung die Leitungen 12, 14 und 16 mit den Masseanschlüssen von Schaltkreisen verbunden. Jedoch kann selbst, wenn eine vielschichtige Verdrahtungsstruktur mit derselben Struktur wie die obigen Leitungen mit einem Stromversorgungsanschluß verbunden wird, derselbe Effekt erhalten werden.
  • Fig. 2A ist eine Aufsicht, welche eine Struktur um eine Anschlußfläche einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung herum zeigt, und Fig. 28 und 2C sind Querschnitte entlang der Linien B-B* bzw. C-C* in Fig. 2A.
  • Die Halbleitervorrichtung umfaßt eine Anschlußfläche 21, welche auf Massepotential liegt und mittels einer dreischichtigen Verdrahtungsstruktur gebildet ist, eine Leitung 25, welche mittels einer ersten Verdrahtungsschicht gebildet ist, eine mittels einer zweiten Verdrahtungsschicht gebildete Leitung 26, eine mittels einer dritten Verdrahtungsschicht gebildete Leitung 27, eine Anschlußfläche 22, welche auf einem Stromversorgungspotential liegt und mittels einer dreischichtigen Verdrahtungsstruktur gebildet ist, eine mittels einer ersten Verdrahtungsschicht gebildete Leitung 28, mittels einer zweiten Verdrahtungsschicht gebildete Leitungen 29, 29* und mittels einer dritten Verdrahtungsschicht gebildete Leitungen 27* und 27*. Die Leitungen 25, 26, 27, 27*, 27**, 28, 29 und 29*, welche als Stromversorgungsleitungen und Masseleitungen dienen, sind separat mit einem peripheren Schaltkreis (wie etwa einem Ausgangspuffer) 23 und einem internen Schaltkreis (wie etwa einem Logikgatter oder einem Speicher) 24 verbunden.
  • Von den als Masseleitungen dienenden Leitungen 25, 26 und 27 ist die Leitung 25 der ersten Schicht mit einem Masseanschluß eines internen Schaltkreises 24 verbunden, und die Leitungen 26 und 27 der zweiten und dritten Schichten sind über ein Kontaktloch 30 miteinander und mit einem Masseanschluß eines peripheren Schaltkreises 23 verbunden. Von den Leitungen 28, 29, 29*, 27* und 27** sind die Leitungen 28, 29* und 27** der ersten, zweiten und dritten Schichten miteinander durch Kontaktlöcher 30** und 30*** verbunden, sowie mit einem Stromversorgungsanschluß des internen Schaltkreises 24. Leitungen 29 und 27* der zweiten und dritten Schichten sind miteinander durch ein Kontaktioch 3Q* und mit einem Stromversorgungsanschluß eines peripheren Schaltkreises 23 verbunden.
  • Gemäß der obigen Halbleitervorrichtung kann derselbe Impedanzreduktionseffekt wie in dem Ausführungsbeispiel der
  • Fig. 1 erhalten werden. Zusätzlich kann eine Vielzahl von vielschichtigen Leitungen in einem Abschnitt, welcher breite Leitungen erfordert, verwendet werden, wodurch irgendeine Größe einer Leitung frei gewählt wird.
  • Gemäß der wie oben beschriebenen, vorliegenden Erfindung ist eine Halbleitervorrichtung vorgesehen, worin eine vielschichtige Anschlußfläche gebildet ist, Leitungen jeweils von diesen Schichten zu Schaltkreisen führen, und die Breiten der Leitungen frei vergrößert werden können, um Impedanzen der Leitungen zu reduzieren.
  • Fig. 4A ist eine partielle Aufsicht einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur, und Fig. 4B ist ein Querschnitt entlang einer Leitung A-A* in Fig. 4A.
  • In dem Ausführungsbeispiel in Fig. 1A sind drei Masseleitungen 12, 14 und 16 elektrisch mit einer Anschlußfläche 11 verbunden. Im Gegensatz dazu sind gemäß dem Ausführungsbeispiel der Fig. 4A zwei Masseleitungen 12 und 16 elektrisch mit einer Anschlußfläche 11A verbunden, und eine zwischen den Leitungen 12 und 16 jeweils mit demselben Potential (Massepotential) angeordnete Leitung 14A ist elektrisch mit einer anderen Anschlußfläche 11B verbunden.
  • Wenn in Fig. 4A die Leitung 14A eine Masseleitung eines Schaltkreises zum Verstärken eines kleinen analogen Signals in einem zweiten Schaltkreis 15 ist, werden die Leitungen 12 und 16, von denen jede Massepotential führt, zwischen welchen die Leitung 14A angeordnet ist, als elektrostatische Abschirmung bezüglich der Leitung 14A verwendet. Wenn die Leitung 14A eine Stromversorgungsleitung eines breiten Schaltkreises 15 ist, werden Kapazitäten zwischen den Leitungen 14A und 12 und zwischen den Leitungen 14A und 16 als Bypass-Kondensatoren verwendet, die parallel zur Stromversorgungsleitung des zweiten Schaltkreises 15 geschaltet sind.
  • Fig. 5 ist eine partielle Aufsicht, welche ein Leitungsmuster einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur gemäß der vorliegenden Erfindung zeigt. In diesem Ausführungsbeispiel liegt eine Signalleitung (eine oder mehrere Signalleitungen) 18 zum Verbinden eines zweiten Schaltkreises 15 mit einem vierten Schaltkreis 19 zwischen Masseleitungen 12 und 16 von ersten und dritten Schaltkreisen 13 und 17. Leitungen 12 und 16 sind elektrisch mit einer Anschlußfläche 11c verbunden und haben dasselbe Potential (Massepotential), und die Signalleitung 18 wird elektrostatisch von den Leitungen 12 und 16 abgeschirmt.
  • Fig. 6 ist eine partielle Aufsicht, welche ein anderes Leitungsmuster einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur gemäß der vorliegenden Erfindung zeigt.
  • Um eine Signalinterferenz bei einem kleinen Signalpegel, die durch eine Masseleitungsimpedanz bewirkt wird, zu verhindern, sind Masseleitungen für analoge Signale von R, G und B D/A- Wandlern 13, 15 und 17 voneinander mit einer vielschichtigen Verdrahtungsstruktur isoliert und an der Position einer Anschlußfläche 11d kombiniert.
  • Weil die Masseleitung 62 für ein digitales Signal der D/A- Wandler 13, 15 und 17 nur hochpegelige Signale unabhängig von dem niederpegeligen Signal überträgt, kann eine Signalinterferenz vernachlässigt werden. Deshalb kann anstelle einer vielschichtigen Verdrahtungsstruktur eine einfache einschichtige Leitung 62 praktisch als Masseleitung 62 für ein Digitalsignal verwendet werden. Eine Spezial- Anschlußfläche kann an dieser Masseleitung 62 für ein Digitalsignal vorgesehen sein. Wenn jedoch die Spezial- Anschlußfläche nicht an der Masseleitung 62 vorgesehen sind, weil die Größe des IC-Pellet begrenzt ist, kann die Masseleitung 62 für ein Digitalsignal mit einer Anschlußfläche 11D für ein Analogsignal verbunden sein, wie in Fig. 6 gezeigt ist.
  • Die Masse des digitalen RGB-Schaltkreises 63 zum Verarbeiten nur von einem Digitalsignal ist mit Leitung 62 verbunden, und die Masse eines analogen RGB-Schaltkreises 63 zum Verarbeiten nur von einem Analogsignal ist mit einer Anschlußfläche 11D über eine vielschichtige Leitung 60 verbunden.
  • Fig. 7 zeigt eine Modifikation der Fig. 6. In diesem Fall wird eine vielschichtige Verdrahtungsstruktur für analoge Masseleitungen 12 und 14 von DACs (Digital/Analog-Wandlern) 13 und 15 verwendet, und eine einzelne Verdrahtungsstruktur wird für die digitale Masseleitung 62 der DACs 13 und 15 und von digitalen Filtern 73 und 75 verwendet. Zwei Typen von Anschlußflächen 11E und 11F werden jeweils für analoge bzw. digitale Signale verwendet.
  • Fig. 8 ist eine Ansicht, welche eine partielle Modifikation der vielschichtigen Verdrahtungsstruktur in Fig. 2A zeigt.
  • In Fig. 8 ist eine obere Aluminiumleitung 27 elektrisch über Durchkontaktierungen 30A und 30B mit einer mittleren Aluminiumleitung 26 verbunden, welche sich parallel zur Leitung 27 darunter erstreckt, und die mittlere Aluminiumleitung 26 ist elektrisch über Durchkontaktierungen 30C und 30D mit einer unteren Aluminiumleitung 25 verbunden, welche sich rechtwinklig zur Leitung 26 darunter erstreckt.
  • Gemäß dem charakteristischen Merkmal dieses Ausführungsbeispiels in Fig. 8 ist eine longitudinale Länge L der Durchkontaktierungen 30A und 30B größer als die Breite W davon. Die Länge L ist größer, um eine elektrische Kontaktfläche zwischen den Masseleitungen 26 und 27 zu vergrößern, und um Kontaktwiderstände der zwischen den Masseleitungen 26 und 27 angeordneten Durchkontaktierungen 30A und 30B zu reduzieren. Die Breite W ist klein, um eine Konzentration einer Stromdichte zu vermeiden, die durch partielles Verringern des tatsächlichen Querschnittes der Masseleitungen 27 aufgrund der Bildung von Durchkontaktierungen 30A und 30B bewirkt wird.
  • Wenn die Breite W der Durchkontaktierungen 30A und 30B in einer Richtung der Breite W der Leitung 27 groß ist, ist die Querschnittsfläche der Leitung 27 an jedem Abschnitt der Durchkontaktierungen kleiner als an anderen Abschnitten, wodurch ein elektrischer Widerstand an den Durchkontaktierungsabschnitten vergrößert wird. Dann wird die meiste Joule'sche Wärme, die durch einen großen, an die Leitung 27 gelegten Versorgungsstrom erzeugt wird, an dem Durchkontaktierungsabschnitt der Leitung 27 mit kleinem Querschnitt konzentriert, und die Halbleitervorrichtung kann durch lokal erzeugte Joule'sche Wärme zerstört werden. Jedoch tritt dieses Problem in der Struktur der Fig. 8 kaum auf.
  • Weil in dem Ausführungsbeispiel der Fig. 8 zweistöckige Masseleitungen 26 und 27 verlaufen, wird ein Verhältnis der Leitungsfläche zu einer Gesamtfläche des IC-Substrats auf einen Betrag entsprechend einer Leitung reduziert.
  • Fig. 9 zeigt eine andere partielle Modifikation der vielschichtigen Verdrahtungsstruktur in Fig. 2A.
  • In Fig. 9 ist eine oberschichtige Aluminiumleitung 27 elektrisch über Durchkontaktierungen 30A und 30B mit einer mitteischichtigen Aluminiumleitung 26 verbunden, welche sich rechtwinklig zu einer Leitung 27 darunter erstreckt. Die Querschnittsfläche der Leitung 27 wird durch Durchkontaktierungen 30A und 30B verringert, jedoch wird dadurch die Querschnittsfläche der Leitung 26 nicht verringert. (Durch Kontaktierungen 30A und 30B kontaktieren die Oberfläche der Leitung 26 oder sind leicht in die Leitung 26 eingebettet.)
  • Weil in dem Ausführungsbeispiel der Fig. 9 zweistöckige Masseleitungen 26 und 27 verlaufen, wird ein Verhältnis einer Leitungsfläche zur Gesamtfläche des IC-Substrats auf einen Betrag entsprechend einer Leitung reduziert.
  • Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und begrenzen nicht den Umfang.

Claims (12)

1. Halbleitervorrichtung mit einer Mehrschichtstruktur, mit
einer Anschlußfläche (11), an welche ein vorbestimmtes Potential angelegt werden kann;
einer Vielzahl von verschiedenen Schaltkreisen (13, 15, 17), von denen jeder eine vorbestimmte Funktion hat;
einer Vielzahl von überlappenden Leitungen (12, 14, 16), wobei für wenigstens einen Teil ihrer Längen eine oberhalb der anderen angeordnet ist, um die Anschlußfläche (11) elektrisch mit den Schaltkreisen (13, 15, 17) zu verbinden;
worin ein Anschluß einer jeden der Vielzahl von Leitungen (12, 14, 16) in elektrischem Kontakt an der Anschlußfläche (11) ist, der andere Anschluß einer jeden der Vielzahl von Leitungen (12, 14, 16) elektrisch mit einem entsprechenden der Vielzahl von Schaltkreisen (13, 15, 17) verbunden ist; und
die Vielzahl von überlappenden Leitungen (12, 14, 16) voneinander mittels einer isolierenden Zwischenschicht isoliert sind, die zwischen der Anschlußfläche (11) und der Vielzahl von Schaltkreisen (13, 15, 17) gebildet ist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens eine der Vielzahl von Leitungen (12, 14, 16) parallel über eine andere der Leitungen der Halbleitervorrichtung gelegt ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß wenigstens eine der Vielzahl von Leitungen (25, 26, 27) eine andere der Leitungen auf der Halbleitervorrichtung kreuzt.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vielzahl von Schaltkreisen (13, 15, 17) einen ersten analogen Schaltkreis 13 und einen zweiten analogen Schaltkreis (15) einschließen;
die Vielzahl von Leitungen (12, 14, 16) eine erste Leitung (12) zum Verbinden eines Masseschaltkreises des ersten analogen Schaltkreises (13) mit der Anschlußfläche (11) und eine zweite Leitung (14) zum Verbinden eines Masseschaltkreises des zweiten analogen Schaltkreises (15) mit der Anschlußfläche (11) einschließen; und die isolierende Zwischenschicht zwischen der ersten Leitung (12) und der zweiten Leitung (14) angeordnet ist, welche unter der ersten Leitung (12) an einer Position mit Ausnahme der Anschlußfläche (11) angeordnet ist.
5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vielzahl von Schaltkreisen (13, 15, 17) einen ersten analogen Schaltkreis (13) einschließen; einen zweiten analogen Schaltkreis (15) und einen dritten analogen Schaltkreis (17);
die Vielzahl von Leitungen (12, 14, 16) eine erste Leitung (12) zum Verbinden eines Masseschaltkreises des ersten analogen Schaltkreises (13) mit der Anschlußfläche (11) einschließen; eine zweite Leitung (14) zum Verbinden eines Masseschaltkreises des zweiten analogen Schaltkreises (15) mit der Anschlußfläche (11), und eine dritte Leitung (16) zum Verbinden eines Masseschaltkreises des dritten analogen Schaltkreises (17) mit der Anschlußfläche (11); und
die isolierende Zwischenschicht zwischen der ersten Leitung (12) und der zweiten Leitung (14) angeordnet ist, die unter der ersten Leitung (12) angeordnet ist, und zwischen der zweiten Leitung (14) und der dritten Leitung (16), die unter der zweiten Leitung (14) an Positionen mit Ausnahme der ersten Anschlußfläche (11A) und der zweiten Anschlußfläche (11B) angeordnet ist.
6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vielzahl von Schaltkreisen (13, 15, 17) einen ersten Schaltkreis (13) einschließen, einen zweiten Schaltkreis (15) und einen dritten Schaltkreis (17);
die Vielzahl von Leitungen (12, 14, 16) eine erste Leitung (12) zum Verbinden des ersten Schaltkreises (13) mit der Anschlußfläche (11A) einschließen, eine zweite Leitung (14A) zum Verbinden des zweiten Schaltkreises (15) mit einer zweiten Anschlußfläche (11B), und eine dritte Leitung (16) zum Verbinden der dritten Leitung (16) zum Verbinden des dritten Schaltkreises (17) mit der Anschlußfläche (11A); und
die isolierende Zwischenschicht zwischen der ersten Leitung (12) und der zweiten Leitung (14A) angeordnet ist, die unter der ersten Leitung (12) angeordnet ist, und zwischen der zweiten Leitung (14A) und der dritten Leitung (16), die unter der zweiten Leitung (14A) angeordnet ist, an Positionen mit Ausnahme der Anschlußfläche (11A) und der zweiten Anschlußfläche (11B), so daß die zweite Leitung (14A) zwischen den ersten und dritten Leitungen (12, 16) über die isolierende Zwischenschicht angeordnet ist.
7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vielzahl von Schaltkreisen (13, 15, 17, 19) einen ersten Schaltkreis (13) einschließen, einen zweiten Schaltkreis (15), einen dritten Schaltkreis (17) und einen vierten Schaltkreis (19);
die Vielzahl von Leitungen (12, 148, 16, 18) eine erste Leitung (12) zum Verbinden eines Masseschaltkreises des ersten Schaltkreises (13) mit der Anschlußfläche (11C) einschließen, eine zweite Leitung (18) zum Verbinden eines Signalschaltkreises des zweiten Schaltkreises (15) mit einem Signalschaltkreis des vierten Schaltkreises (19), und eine dritte Leitung (16) zum Verbinden eines Masseschaltkreises des dritten Schaltkreises (17) mit der Anschlußfläche (11C);
die isolierende Zwischenschicht zwischen der ersten Leitung (12) und der zweiten Leitung (18) angeordnet ist, die unter der ersten Leitung (12) angeordnet ist, und zwischen der zweiten Leitung (18) und der dritten Leitung (16), die unter der zweiten Leitung (18) angeordnet ist, an Positionen mit Ausnahme der Anschlußfläche (11C) ; und
die zweite Leitung (18) zwischen den ersten und dritten Leitungen (12, 16) über die isolierende Zwischenschicht angeordnet ist, wodurch die zweite Leitung (18) elektrostatisch von den ersten und zweiten Leitungen (12, 16) abgeschirmt wird, die jeweils Massepotential haben.
8. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vielzahl von Schaltkreisen (13, 15, 17) einen ersten D/A-Wandler (13), einen zweiten D/A-Wandler (15) und einen dritten D/A-Wandler (17) einschließen;
die Vielzahl von Leitungen (14, 16) eine erste Leitung (12) zum Verbinden eines analogen Signalmasseschaltkreises des ersten D/A-Wandlers (13) mit der Anschlußfläche (11D) einschließen, eine zweite Leitung (14) zum Verbinden eines analogen Signalmasseschaltkreises des zweiten D/A-Wandlers (15) mit der Anschlußfläche (11D), und eine dritte Leitung (16) zum Verbinden eines analogen Signalmasseschaltkreises des dritten D/A-Wandlers (17) mit der Anschlußfläche (11D); und
die isolierende Zwischenschicht zwischen der ersten Leitung (12) und der zweiten Leitung (14) angeordnet ist, die unter der ersten Leitung (12) angeordnet ist, und zwischen der zweiten Leitung (14) und der dritten Leitung (16), die unter der zweiten Leitung (14) angeordnet ist, an Positionen mit Ausnahme der Anschlußfläche (11D).
9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Vielzahl von Leitungen (12, 14, 16, 62) ferner eine vierte Leitung (62) einschließen, welche von den ersten bis dritten Leitungen (12, 14, 16) unabhängig ist, um jeden digitalen Signalmasseschaltkreis der ersten bis dritten D/A- Wandler (13, 15, 17) der Anschlußfläche (11D) zu verbinden.
10. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vielzahl von Schaltkreisen (13, 15) einen ersten D/A-Wandler (13) und einen zweiten D/A- Wandler (15) einschließen;
die Vielzahl von Leitungen (12, 14, 62) eine erste Leitung (12) zum Verbinden eines analogen Signalmasseschaltkreises des ersten D/A-Wandlers (13) mit der Anschlußfläche (11D) einschließen, eine zweite Leitung (14) zum Verbinden eines analogen Signalmasseschaltkreises des zweiten D/A-Wandlers (15) mit der Anschlußfläche (11E), und eine dritte Leitung (62) zum Verbinden von digitalen Signalmasseschaltkreisen der ersten und zweiten D/A- Wandler (13, 15) mit einer zweiten Anschlußfläche (11F), wobei die dritte Leitung (62) unabhängig von den ersten und zweiten Leitungen (12, 14) ist; und
die isolierende Zwischenschicht zwischen der ersten Leitung (12) und der zweiten Leitung (14) angeordnet ist, die unter der ersten Leitung (12) an einer Position mit Ausnahme der Anschlußfläche (ile) angeordnet ist.
11. Halbleitervorrichtung, mit
einem ersten Anschlußflächengebiet, welches mit einem ersten Potential versorgt werden kann;
einer ersten Leitung (12), welche von dem ersten Anschlußflächengebiet wegführt und mit einem ersten Schaltkreis (13) verbunden ist;
einer zweiten Anschlußfläche, welche auf dem ersten Anschlußflächengebiet gebildet ist und mit dem ersten Potential versorgt werden kann; und
einer zweiten Leitung (14), welche von dem zweiten Anschlußflächengebiet wegführt und mit einem zweiten Schaltkreis (15) verbunden ist,
dadurch gekennzeichnet, daß die erste Leitung (12) die zweite Leitung (14) über ein isolierendes Material überlappt, so daß eine der ersten und zweiten Leitungen für wenigstens einen Teil ihrer Längen oberhalb der anderen angeordnet ist, um eine vielschichtige Leitungsstruktur zu bilden.
12. Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß wenigstens einer der ersten und zweiten Schaltkreise einen analogen Schaltkreis einschließt.
DE69025973T 1989-04-26 1990-04-20 Halbleiteranordnung mit Mehrschichtleiterstruktur Expired - Fee Related DE69025973T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1104608A JPH0750708B2 (ja) 1989-04-26 1989-04-26 半導体装置

Publications (2)

Publication Number Publication Date
DE69025973D1 DE69025973D1 (de) 1996-04-25
DE69025973T2 true DE69025973T2 (de) 1996-11-14

Family

ID=14385142

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69025973T Expired - Fee Related DE69025973T2 (de) 1989-04-26 1990-04-20 Halbleiteranordnung mit Mehrschichtleiterstruktur

Country Status (5)

Country Link
US (1) US5063433A (de)
EP (1) EP0394878B1 (de)
JP (1) JPH0750708B2 (de)
KR (1) KR930009022B1 (de)
DE (1) DE69025973T2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125210T2 (de) * 1990-05-31 1997-08-07 Canon Kk Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsstruktur hoher Dichte
JP2788783B2 (ja) * 1990-08-29 1998-08-20 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JP2838933B2 (ja) * 1991-01-22 1998-12-16 日本電気株式会社 樹脂封止型半導体集積回路
JP3432963B2 (ja) * 1995-06-15 2003-08-04 沖電気工業株式会社 半導体集積回路
JP2006521722A (ja) * 2003-01-28 2006-09-21 トムソン ライセンシング ロバスト・モードでのスタガキャスト
KR101475314B1 (ko) * 2009-03-30 2014-12-23 엘지디스플레이 주식회사 엘이디 백라이트 유닛 및 이를 이용한 액정표시장치모듈
GB2611444A (en) * 2018-09-10 2023-04-05 Pragmatic Printing Ltd Electronic circuit and method of manufacture
GB2604728B (en) * 2018-09-10 2023-07-19 Pragmatic Printing Ltd Electronic circuit and method of manufacture

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58157151A (ja) * 1982-03-15 1983-09-19 Mitsubishi Electric Corp 半導体集積回路装置
JPS594050A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPS5984542A (ja) * 1982-11-08 1984-05-16 Nec Corp 高周波半導体集積回路
US4833521A (en) * 1983-12-13 1989-05-23 Fairchild Camera & Instrument Corp. Means for reducing signal propagation losses in very large scale integrated circuits
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
JPS60206161A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 半導体集積回路
JPS6146050A (ja) * 1984-08-10 1986-03-06 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US4924293A (en) * 1985-05-24 1990-05-08 Hitachi, Ltd. Semiconductor integrated circuit device
US4674808A (en) * 1985-11-12 1987-06-23 Fairchild Semiconductor Corporation Signal ground planes for tape bonded devices
US4825280A (en) * 1986-10-01 1989-04-25 Texas Instruments Incorporated Electrostatic discharge protection for semiconductor devices
JPH06101532B2 (ja) * 1986-10-29 1994-12-12 三菱電機株式会社 半導体集積回路装置
JPH01225137A (ja) * 1988-03-04 1989-09-08 Toshiba Corp 半導体集積回路装置
JPH0286131A (ja) * 1988-09-22 1990-03-27 Seiko Epson Corp 半導体集積装置

Also Published As

Publication number Publication date
JPH02284448A (ja) 1990-11-21
KR930009022B1 (ko) 1993-09-18
US5063433A (en) 1991-11-05
DE69025973D1 (de) 1996-04-25
EP0394878A2 (de) 1990-10-31
KR900017164A (ko) 1990-11-15
JPH0750708B2 (ja) 1995-05-31
EP0394878B1 (de) 1996-03-20
EP0394878A3 (de) 1991-05-15

Similar Documents

Publication Publication Date Title
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE2826847C2 (de) Hochintegrierte Halbleiterschaltungsanordnung
DE2542518C3 (de)
DE69016462T2 (de) Elektronisches system mit änderungsfähigkeit durch direktes schreiben.
DE68916784T2 (de) Integrierte Schaltungspackung.
DE19520700B4 (de) Halbleiterbausteinanordnung
EP0002751B1 (de) Schaltkreis zur Einstellung des Widerstandswertes eines Abschlusswiderstandes von Leitverbindungen in Halbleiterstrukturen
DE3145039A1 (de) Integrierte halbleiterschaltung
DE3879333T2 (de) Halbleiteranordnung mit mehrschichtleiter.
DE3423211C2 (de) Halbleiterbauteil
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE10019838A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE19512799C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112021002909T5 (de) Halbleiterbauteil
DE69025973T2 (de) Halbleiteranordnung mit Mehrschichtleiterstruktur
DE3309223C3 (de) Integrierte Halbleiterschaltung
DE102019117376B4 (de) Schirmung in einem Einheitskondensatorarray
DE1764567A1 (de) Integrierte Schaltung mit Auflagen auf unbenutztem,aktiven Flaechenschaltelementen
DE10164606A1 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE2514012C2 (de) Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen
DE69013646T2 (de) Integrierte Halbleiterschaltungsvorrichtung mit Kontaktierungsflächen am Rande des Halbleiterchips.
DE3787137T2 (de) Halbleiteranordnung.
DE4244083C2 (de) Halbleitervorrichtung
DE3856168T2 (de) Halbleiterchippackung
DE4006282C2 (de) Leiterbahnaufbau zum Abgleichen der Impedanz einer Signalübertragungsleitung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee