JPS6146050A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6146050A
JPS6146050A JP59167509A JP16750984A JPS6146050A JP S6146050 A JPS6146050 A JP S6146050A JP 59167509 A JP59167509 A JP 59167509A JP 16750984 A JP16750984 A JP 16750984A JP S6146050 A JPS6146050 A JP S6146050A
Authority
JP
Japan
Prior art keywords
wiring
power supply
circuit
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59167509A
Other languages
English (en)
Other versions
JPH0576783B2 (ja
Inventor
Hisashi Nagamine
久之 長峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP59167509A priority Critical patent/JPS6146050A/ja
Publication of JPS6146050A publication Critical patent/JPS6146050A/ja
Publication of JPH0576783B2 publication Critical patent/JPH0576783B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体集積回路装置の回路能力向上に関する
ものである。
（従来の技術） 一般に、半導体集積回路装置においてその入力特性を向
上する為には、回路に供給する電源の浮き及び落ちを極
力少なくする必要がわる。このため浮き及び落ちを抑え
るために電源線の幅をできるだけ広げた半導体集積回路
装置が考えられ使用されてきた。しかし電源の浮き及び
落ちを抑えたものの、半導体集積回路装置の面積を必要
以上大きくしてしまうという欠点があった。
（発明が解決しようとする問題点） 本発明の目的は電源の浮き及び落ちを抑え、しかも面積
の小さい半導体集積回路装置を提供することである。
（問題点を解決するための手段） 本発明によれば電源線を０．ａの層で重ねて配線するこ
とを特徴とする半導体集積回路装置を得る。
（実施例） 以下に図面を参照して本発明をより詳細に説明する。
従来は第３図に示すように電源パット１から広い配線３
を用いて回路２に電源電圧を供給していた。第１図は第
３図の人からＢの点線で示した部分の断面図で、基板３
１の上に絶縁層３２に囲まれた導電層３３がある。
かかる構成では導電層３３の厚さには限界があるため幅
をかなり広くしないと配線インピーダンスによりて第３
図の回路２に鍼音が加わり出力の歪みが大きくなってい
た。
本発明の一実施例による第１図によれば電源パット１１
から回路１２への配線を配置１３とその上の同一成分か
らなる同じ幅の配ｍ１４の二つの層の配線で形成してい
る。第２図は第１図のＡからＢ′　の点巌で示した部分
の断面図で基板４１の上に絶’ｅＲｊ４４２ｆ、はさみ
第一導電層４３と第二導電層４４がるる。
このように回路に供給する電源に２つの同一成分からな
る導電層４３．４４を用いれば、第２図の回路１１で消
費される電流による配線インピーダンスからの影−ｆＪ
を十分抑えるだけの配線断面積にすることができるので
回路の能力を向上させ、規格に対して十分余裕を持たせ
ることができる。また従来の電源電圧を供給する配線３
（または導電層３３）の断面積を細い幅で実現できるの
で従来の半導体集積回路装置に比べるとチップサイズを
小さくすることができる。
以上本発明の技術分野について回路能力の向上につき述
べて来たが、複数の同成分の層をＩＫねて配線の断面積
を項すことにより配線寿命を伸すこともできる。
又本発明がバイポーラその他の集積回路装置に適用出来
る事は申す迄もない。
（発明の効果） このように本発明によれば、チップチップを大きくする
ことなく電源の浮きや落ちを防ぐことができる。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体集積回路装置の
電源配線を示すブロック図、第２図は第１図Ａ−Ｂ断面
ての断面図である。第３図は従来の電源配線を示すブロ
ック図であるっ第１図は第３図Ａ’−Ｂ’断面図である
。 １．１１・・・・・・電源パッド、２．１２・・・・・
・回路、３゜１３．１４・・・・・・回路に配線されて
いる電源、腺、３１゜４１・・・・・・基板、３２．４
２・・・・・・絶縁層、３３・・・・・・導電層、４３
・・・・・・第一導電層、４４・・・・・・第二等電層
。 李　ｌ　図 草　３　図 茶４　図

Claims (1)

    【特許請求の範囲】
  1. 電源線が第１の導電体および第２の導電体で構成されて
    おり該第１および第２の導電体が重畳して配置されかつ
    該第１および第２の導電体がすくなくとも１ケ所で互い
    に導通されてなることを特徴とする半導体集積回路装置
    。
JP59167509A 1984-08-10 1984-08-10 半導体集積回路装置 Granted JPS6146050A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59167509A JPS6146050A (ja) 1984-08-10 1984-08-10 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59167509A JPS6146050A (ja) 1984-08-10 1984-08-10 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS6146050A true JPS6146050A (ja) 1986-03-06
JPH0576783B2 JPH0576783B2 (ja) 1993-10-25

Family

ID=15850996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59167509A Granted JPS6146050A (ja) 1984-08-10 1984-08-10 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS6146050A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178323U (ja) * 1987-05-12 1988-11-18
EP0378809A2 (en) * 1988-12-16 1990-07-25 Kabushiki Kaisha Toshiba Semiconductor device having a multilayer interconnection structure
EP0394878A2 (en) * 1989-04-26 1990-10-31 Kabushiki Kaisha Toshiba Semiconductor device having multi-layered wiring structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5732654A (en) * 1980-08-07 1982-02-22 Nec Corp Semiconductor integrated circuit device
JPS58196034A (ja) * 1982-05-11 1983-11-15 Toshiba Corp 表示装置用駆動回路基板
JPS5966150A (ja) * 1982-10-08 1984-04-14 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5732654A (en) * 1980-08-07 1982-02-22 Nec Corp Semiconductor integrated circuit device
JPS58196034A (ja) * 1982-05-11 1983-11-15 Toshiba Corp 表示装置用駆動回路基板
JPS5966150A (ja) * 1982-10-08 1984-04-14 Toshiba Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178323U (ja) * 1987-05-12 1988-11-18
JPH0530358Y2 (ja) * 1987-05-12 1993-08-03
EP0378809A2 (en) * 1988-12-16 1990-07-25 Kabushiki Kaisha Toshiba Semiconductor device having a multilayer interconnection structure
US5148263A (en) * 1988-12-16 1992-09-15 Kabushiki Kaisha Toshiba Semiconductor device having a multi-layer interconnect structure
EP0394878A2 (en) * 1989-04-26 1990-10-31 Kabushiki Kaisha Toshiba Semiconductor device having multi-layered wiring structure
US5063433A (en) * 1989-04-26 1991-11-05 Kabushiki Kaisha Toshiba Semiconductor device having multi-layered wiring structure

Also Published As

Publication number Publication date
JPH0576783B2 (ja) 1993-10-25

Similar Documents

Publication Publication Date Title
JPH065847A (ja) 半導体パワーモジュール
JPH05160292A (ja) 多層パッケージ
KR910019209A (ko) 반도체 집적회로 장치
JPS6146050A (ja) 半導体集積回路装置
KR930009022B1 (ko) 반도체장치
US5748550A (en) Multiple power line arrangement for a semiconductor memory device
JP2771233B2 (ja) 半導体集積回路装置
JPS5810369Y2 (ja) 多層配線基板
JP2551499B2 (ja) 半導体集積回路装置
JPH06268012A (ja) 半導体集積回路装置
JPS63143843A (ja) 半導体集積回路電源配線装置
JPH09223758A (ja) 半導体装置
JPS6113647A (ja) 半導体集積回路
JPH08124928A (ja) 半導体集積回路
JPH02132835A (ja) 半導体集積回路装置
JPS5824957B2 (ja) ハンドウタイシユセキカイロヨウタソウハイセンキバン
JPS63304645A (ja) 半導体集積回路
JPH0480534B2 (ja)
JPS61109301A (ja) マイクロ波集積回路
JPS60211864A (ja) 半導体装置の入力回路
JPS6288339A (ja) ポリイミド膜多層記線
JPS59228732A (ja) マスタスライス型半導体装置
JPS60121760A (ja) 相補型半導体集積回路装置
JPS63273335A (ja) 半導体集積回路装置
JPH0982885A (ja) 半導体装置