JPH0982885A

JPH0982885A - 半導体装置

Info

Publication number: JPH0982885A
Application number: JP23523095A
Authority: JP
Inventors: Yasuyuki Nakamura; 泰之中村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-09-13
Filing date: 1995-09-13
Publication date: 1997-03-28

Abstract

(57)【要約】【課題】チップ内部にシステムグランドを設けること
ができ、ピン数の削減とチップ性能の向上が実現できる
半導体装置を得る。【解決手段】信号線用パッド部１にコンデンサを形成
させるように絶縁層を介して他の導電層を設け、この導
電層とグランド用パッド４とを接続したレイアウトとし
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
をシリコン基板上に実現するレイアウトに関するもので
ある。

【０００２】

【従来の技術】図７・図８・図９・図１０に、従来例を
示す。図７は従来例１を、図８は従来例２を示すもので
あり、図９・図１０は従来例３を示すものである。

【０００３】従来例１を示す図７において、１は信号線
用パッド部であり、図の場合、第２アルミ層で構成され
ている。２はグランド用パッド部であり、第２アルミ層
で構成されている。３は信号線用パッド部で、第１アル
ミ層で構成されている。４はグランド用パッド部で第１
アルミ層で構成されている。５はスルーホールで、各パ
ッド部において第１アルミ層と第２アルミ層とを接続す
るものである。６は信号配線で、第２アルミ層で構成さ
れている。７はグランド配線で、第２アルミ層で構成さ
れている。

【０００４】従来例２を示す図８において、１は信号線
用パッド部であり、図の場合、第２アルミ層で構成され
ている。２はグランド用パッド部であり、第２アルミ層
で構成されている。３は信号線用パッド部で、第１アル
ミ層で構成されている。４はグランド用パッド部で、第
１アルミ層で構成されている。５はスルーホールで、各
パッド部において第１アルミ層と第２アルミ層とを接続
するものである。８は信号配線で、第１アルミ層で構成
されている。９はグランド配線で、第１アルミ層で構成
されている。

【０００５】従来例３を示す図９において、１０はトラ
ンジスタのゲート、１１はドレイン端子、１２はソース
端子、１３はＮ＋ソースドレイン領域、１４はＰ＋ソー
スドレイン領域、１５はＰウエル、１６はコンタクト、
１７はゲートコンタクト、１８はスルーホール、１９は
基板電位供給端子である。図１０は、従来例３を示す図
９の断面図である。

【０００６】

【発明が解決しようとする課題】従来のものでは、この
ようにレイアウトされていたため、信号がある一定値に
バイアスされる必要がある場合、安定性を高めるために
レギュレーション用コンデンサ等の外付け部品を、チッ
プ外部で、信号ピンとグランド間に挿入する必要があ
る。つまり、このレギュレーション用コンデンサ等の外
付け部品を着けるためにのみ、ピンを設ける必要が生じ
る。

【０００７】通常、チップのパッドからボードのグラン
ドまでの間には、ワイヤ、パッケージのリード等のイン
ダクタ成分が付加される。インダクタ成分は信号が一定
である場合（電流変化がない場合）、電気的に問題とな
らないが、ごく微少な電流変化でもあると、そのノード
がゆらいでしまう。これが、高速かつ高精度な信号を取
り扱う場合など、非常に大きな問題になる。つまり、従
来の場合ボード上にチップのシステムグランドが構築さ
れ、チップ内部では各ノードがゆらいでしまい、性能劣
化の原因となってしまう。

【０００８】この発明は、上記のような問題点を解決す
るためになされたものであり、チップ内部にシステムグ
ランドを設けることができ、チップ性能の向上を図るこ
とができるレイアウト手法に関するものである。

【０００９】第１の発明は、チップ内部でチップのグラ
ンドにレギュレーション用のコンデンサを実現すること
によってチップ内部にシステムグランドを設けることが
でき、性能向上を簡潔な構成で的確に達成できるレイア
ウトを持つ半導体装置を得ようとするものである。

【００１０】第２の発明は、チップ内部でチップのグラ
ンドにレギュレーション用のコンデンサを実現すること
によってチップ内部にシステムグランドを設けることが
でき、性能向上を簡潔な構成でより的確に達成できるレ
イアウトを持つ半導体装置を得ようとするものである。

【００１１】第３の発明は、チップ内部でチップのグラ
ンドにレギュレーション用のコンデンサを実現すること
によってチップ内部にシステムグランドを設けることが
でき、性能向上を簡潔な構成で一層的確に達成できるレ
イアウトを持つ半導体装置を得ようとするものである。

【００１２】第４の発明は、チップ内部でチップのグラ
ンドにレギュレーション用のコンデンサを実現すること
によってチップ内部にシステムグランドを設けることが
でき、性能向上を簡潔な構成で更に的確に達成できるレ
イアウトを持つ半導体装置を得ようとするものである。

【００１３】第５の発明は、チップ内部でチップのグラ
ンドにレギュレーション用のコンデンサを実現すること
によってチップ内部にシステムグランドを設けることが
でき、性能向上を簡潔な構成でなおさら的確に達成でき
るレイアウトを持つ半導体装置を得ようとするものであ
る。

【００１４】第６の発明は、チップ内部でチップのグラ
ンドにレギュレーション用のコンデンサを実現すること
によってチップ内部にシステムグランドを設けることが
でき、性能向上を簡潔な構成でより一層的確に達成でき
るレイアウトを持つ半導体装置を得ようとするものであ
る。

【００１５】第７の発明は、チップ内部でチップのグラ
ンドにレギュレーション用のコンデンサを実現すること
によってチップ内部にシステムグランドを設けることが
でき、性能向上を簡潔な構成でなお一層的確に達成でき
るレイアウトを持つ半導体装置を得ようとするものであ
る。

【００１６】

【課題を解決するための手段】第１の発明においては、
信号線と、信号線電位に応じた電位を有する第１の電位
部分と、基板電位に応じた電位を有する第２の電位部分
とを基板と一体に備えたものにおいて、前記第１の電位
部分と前記第２の電位部分とを絶縁層を介し互いに対向
して配設し、前記第１の電位部分と前記第２の電位部分
と前記絶縁層とによってコンデンサを形成するようにし
たレイアウトを有する。

【００１７】第２の発明においては、信号線と、この信
号線を接続するための信号線用パッド部と、基板電位に
応じた電位を有する基板電位部分とを基板と一体に備え
たものにおいて、前記信号線用パッド部と前記基板電位
部分とを絶縁層を介し互いに対向して配設し、前記信号
線用パッド部と前記基板電位部分と前記絶縁層とによっ
てコンデンサを形成するようにしたレイアウトを有す
る。

【００１８】第３の発明においては、信号線を接続する
ための信号線用パッド部と、グランド接続のためのグラ
ンド用パッド部とを基板と一体に備えたものにおいて、
信号線用パッド部に絶縁層を介してグランド用パッド部
と同電位のウエル領域を設け、前記信号線用パッド部と
前記ウエル領域と前記絶縁層とによってコンデンサを形
成させるようにしたレイアウトを有する。

【００１９】第４の発明においては、信号線を接続する
ための信号線用パッド部を基板と一体に備えたものにお
いて、信号線用パッド部にコンデンサを形成させるよう
に絶縁層を介して他の導電層を設け、この導電層と基板
電位部分とを接続したレイアウトを有する。

【００２０】第５の発明においては、信号線を接続する
ための信号線用パッド部を基板と一体に備えたものにお
いて、信号線用パッド部にコンデンサを形成させるよう
に絶縁層を介して基板電位接続端子を設けたレイアウト
を有する。

【００２１】第６の発明においては、トランジスタのゲ
ート電極に電位を与えるゲート電極用信号線と、基板電
位に応じた電位を有する基板電位部分とを基板と一体に
備えたものにおいて、前記ゲート電極用信号線と前記基
板電位部分とを絶縁層を介し互いに対向して配設し、前
記ゲート電極用信号線と前記基板電位部分と前記絶縁層
とによってコンデンサを形成するようにしたレイアウト
を有する。

【００２２】第７の発明においては、トランジスタのゲ
ート電極に電位を与えるゲート電極用信号線を基板と一
体に備えたものにおいて、この信号線に対向して絶縁層
を介し基板電位供給端子を設け、前記信号線と前記基板
電位供給端子と前記絶縁層とによってコンデンサを形成
させるようにしたレイアウトを有する。

【００２３】この発明では、次のような作用を奏する。
信号線用パッド部とグランド用パッド部と同電位のウエ
ル領域を絶縁層を介して重ねることで、コンデンサを形
成し、そのポイントをチップのシステムグランドとす
る。

【００２４】信号線用パッドに絶縁層を介して導電層を
設け、この導電層を基板電位部分に接続することで、コ
ンデンサを形成しそのポイントをチップのシステムグラ
ンドとする。

【００２５】信号線とトランジスタの基板供給端子とを
絶縁層を介して重ねることで、コンデンサを形成しその
ポイントをチップのシステムグランドとする。

【００２６】

【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。実施の形態１．図１および図２は、この発明の実施の形
態１を示すものである。図１において、１は信号線用パ
ッド部であり、図では、第１アルミ層で構成されてい
る。４はグランド用パッド部であって、第１アルミ層で
構成されている。６は信号配線であり、第１アルミ層で
構成されている。２１はフィールド、２３はコンタク
ト、２４はＮウェル領域、ＧＷはグランド線である。

【００２７】また、図２は、図１の断面構造を示したも
のである。図２において、１は信号線用パッド部、４は
グランド用パッド部、２４はＮウェル領域、ＩＬは絶縁
層（酸化膜）である。

【００２８】図１および図２において、信号線用パッド
１とグランド用パッド４とは、図に示す通り、グランド
用パッド４と同電位のＮウエル領域２４を含む基板と一
体に設けられている。信号線用パッド１には、信号線６
を介して信号が印加され、グランド用パッド４は、グラ
ンド線ＧＷを介してグランド電位部分に接続されてい
る。信号線用パッド１とＮウエル領域２４とで、絶縁層
ＩＬを介してコンデンサを構成する。

【００２９】実施の形態２．図３および図４は、この発
明の実施の形態２を示すものである。図３において、１
は信号線用パッドであり、図では第２アルミ層で構成さ
れている。２０はＰウエル領域、２１はフィールドであ
る。２２は基板電位接続端子であり、第１アルミ層で構
成されている。２３は基板に基板電位接続端子２２を電
気的に接続するためのコンタクトである。６は信号配線
であり、第２アルミ層で構成されている。

【００３０】また、図４は、図３の断面構造を示したも
のである。図４において、１は信号線用パッド部、４は
グランド用パッド部、２０はＰウェル領域、ＩＬは絶縁
層（酸化膜）である。

【００３１】図３および図４において、信号線用パッド
１とグランド用パッド４とは、図に示す通り、グランド
用パッド４と同電位のＰウエル領域２４を含む基板と一
体に設けられている。信号線用パッド１には、信号線６
を介して信号が印加され、グランド用パッド４は、グラ
ンド電位部分に接続されている。信号線用パッド１とグ
ランド用パッド４とで、絶縁層ＩＬを介してコンデンサ
を構成する。

【００３２】実施の形態３．図５および図６は、この発
明の実施の形態３を示すものである。図５において、６
は信号配線であり、図５では第２アルミ層で構成されて
いる。１０はトランジスタのゲート端子、１１はトラン
ジスタのドレイン端子、１２はトランジスタのソース端
子、１３はＮ＋ソースドレイン領域、１４はＰ＋ソース
ドレイン領域、１５はＰウエル領域である。１６はコン
タクト、１７はゲート端子１０と第１アルミ層を接続す
るためのゲートコンタクト、１８はゲートに接続された
第１アルミ層を第２アルミ層に接続するためのスルーホ
ール、１９はトランジスタの基板電位供給端子である。

【００３３】また、図６は、図５の断面構造を示したも
のである。図６において、１０はゲート端子、１１はド
レイン端子、１２はソース端子、１５はＰウエル領域で
ある。１９は基板電位供給端子、ＩＬは絶縁層（酸化
膜）である。

【００３４】図５および図６において、信号線用６と基
板電位供給端子１９とは、図に示す通り、Ｐウエル領域
１５を含む基板と一体に設けられている。信号線６は、
スルーホール１８およびゲートコンタクト１７を介して
ゲート１１に接続され、基板電位供給端子１９は、Ｐウ
エル領域１５のＰ＋ソースドレインに接続されている。
ＬＰは、第１アルミ層における基板電位供給端子１９と
第２アルミ層における信号線６との重なり部分である。
信号線６と基板電位供給端子１９とは、相互に重なり合
う前記重なり部分ＬＰにおいて、絶縁層ＩＬを介してコ
ンデンサを構成する。

【００３５】以上、これらの実施の形態においては、第
１アルミ層および第２アルミ層によりパッド部を形成す
る場合で説明したが、材質の異なるものを用いても同様
の効果が得られる。

【００３６】また、実施の形態３においては、Ｐチャネ
ルトランジスタを形成する場合で説明したが、Ｎチャネ
ルトランジスタの場合でも同じレイアウト手法を用いる
ことで同様の効果が得られることは言うまでもない。

【００３７】以上のように、この発明によるレイアウト
手法を用いることで、チップ内部においてチップのグラ
ンドにレギュレーション用のコンデンサを実現すること
ができる。これにより、チップのシステムグランドをチ
ップ内部に設けることができ、チップ性能の向上を図る
ことができる。

【００３８】また、従来、このレギュレーション用コン
デンサをボード上で付加するためにのみ、ピンを出して
いたものを省略することが可能となり、ピン数の削減を
図ることができる。

【００３９】そして、トランジスタのレイアウトにおい
ても、この発明によるレイアウト手法を用いることで、
一定値にバイアスすべきノードの純度向上を図ることが
できる。

【図面の簡単な説明】

【図１】この発明の実施の形態１による半導体装置の
レイアウト例を示す図である。

【図２】この発明の実施の形態１による半導体装置の
レイアウト例の断面図である。

【図３】この発明の実施の形態２による半導体装置の
レイアウト例を示す図である。

【図４】この発明の実施の形態２による半導体装置の
レイアウト例の断面図である。

【図５】この発明の実施の形態３による半導体装置の
レイアウト例を示す図である。

【図６】この発明の実施の形態３による半導体装置の
レイアウト例の断面図である。

【図７】従来例１を示す図である。

【図８】従来例２を示す図である。

【図９】従来例３を示す図である。

【図１０】従来例３の断面図である。

【符号の説明】１信号線用パッド部（第２アルミ層）、２グランド
用パッド部（第２アルミ層）、３信号線用パッド部
（第１アルミ層）、４グランド用パッド部（第１アル
ミ層）、５スルーホール、６信号線（第２アルミ
層）、７グランド線（第２アルミ層）、８信号線
（第１アルミ層）、９グランド線（第１アルミ層）、
１０トランジスタのゲート端子、１１トランジスタ
のドレイン端子、１２トランジスタのソース端子、１
３Ｎ＋ソースドレイン領域、１４Ｐ＋ソースドレイ
ン領域、１５Ｐウエル領域、１６コンタクト、１７
ゲートコンタクト、１８スルーホール、１９基板
電位供給端子、２０Ｐウェル領域、２１フィール
ド、２２基板電位接続端子、２３コンタクト、２４
Ｎウェル領域。

Claims

【特許請求の範囲】

【請求項１】信号線と、信号線電位に応じた電位を有
する第１の電位部分と、基板電位に応じた電位を有する
第２の電位部分とを基板と一体に備えたものにおいて、
前記第１の電位部分と前記第２の電位部分とを絶縁層を
介し互いに対向して配設し、前記第１の電位部分と前記
第２の電位部分と前記絶縁層とによってコンデンサを形
成するようにしたレイアウトを有することを特徴とする
半導体装置。
【請求項２】信号線と、この信号線を接続するための
信号線用パッド部と、基板電位に応じた電位を有する基
板電位部分とを基板と一体に備えたものにおいて、前記
信号線用パッド部と前記基板電位部分とを絶縁層を介し
互いに対向して配設し、前記信号線用パッド部と前記基
板電位部分と前記絶縁層とによってコンデンサを形成す
るようにしたレイアウトを有することを特徴とする半導
体装置。
【請求項３】信号線を接続するための信号線用パッド
部と、グランド接続のためのグランド用パッド部とを基
板と一体に備えたものにおいて、信号線用パッド部に絶
縁層を介してグランド用パッド部と同電位のウエル領域
を設け、前記信号線用パッド部と前記ウエル領域と前記
絶縁層とによってコンデンサを形成させるようにしたレ
イアウトを有することを特徴とする半導体装置。
【請求項４】信号線を接続するための信号線用パッド
部を基板と一体に備えたものにおいて、信号線用パッド
部にコンデンサを形成させるように絶縁層を介して他の
導電層を設け、この導電層と基板電位部分とを接続した
レイアウトを有することを特徴とする半導体装置。
【請求項５】信号線を接続するための信号線用パッド
部を基板と一体に備えたものにおいて、信号線用パッド
部にコンデンサを形成させるように絶縁層を介して基板
電位接続端子を設けたレイアウトを有することを特徴と
する半導体装置。
【請求項６】トランジスタのゲート電極に電位を与え
るゲート電極用信号線と、基板電位に応じた電位を有す
る基板電位部分とを基板と一体に備えたものにおいて、
前記ゲート電極用信号線と前記基板電位部分とを絶縁層
を介し互いに対向して配設し、前記ゲート電極用信号線
と前記基板電位部分と前記絶縁層とによってコンデンサ
を形成するようにしたレイアウトを有することを特徴と
する半導体装置。
【請求項７】トランジスタのゲート電極に電位を与え
るゲート電極用信号線を基板と一体に備えたものにおい
て、この信号線に対向して絶縁層を介し基板電位供給端
子を設け、前記信号線と前記基板電位供給端子と前記絶
縁層とによってコンデンサを形成させるようにしたレイ
アウトを有することを特徴とする半導体装置。