JPS59161843A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59161843A
JPS59161843A JP58035835A JP3583583A JPS59161843A JP S59161843 A JPS59161843 A JP S59161843A JP 58035835 A JP58035835 A JP 58035835A JP 3583583 A JP3583583 A JP 3583583A JP S59161843 A JPS59161843 A JP S59161843A
Authority
JP
Japan
Prior art keywords
conductive film
pellet
base
package
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58035835A
Other languages
English (en)
Inventor
Makio Uchida
内田　万亀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58035835A priority Critical patent/JPS59161843A/ja
Publication of JPS59161843A publication Critical patent/JPS59161843A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し技術分野］ 本発明は半導体装置、特に、多ピン型パッケージを有す
る半導体装置に適用して有効な技術に関する。
［背景技術］ 一般に、半導体集積回路装置の高集積化に伴い、半導体
集積回路装置の入出力端子数も増加の一途をたどってい
る。したがって半導体ペレットを収納するパッケージの
端子数も増加しており、パンケージ内のメタライズパタ
ーンはより微細かつ高密度になって来ている。一方、パ
ンケージ内のメタライズパターンの微細化、高密度化に
よりメタライズパターン相互の誘導性のノイズ（相互イ
ンダクタンス）の問題が無視できないほど大きくなって
きた。このノイズにより半導体集積回路装置に誤動作が
生じる可能性が出てきたが、現状のパッケージ構造では
ノイズを軽減する方策は得られていない。
ところで、パンケージの誘導性のノイズは、パンケージ
内のメタライズ配線パターンの高密度化によるパターン
同志の接近により、隣接メタライズ配線パターンからの
電気力の影響を受けて生じるものである。このノイズを
減少させるには、集積回路ではなくてパンケージ自体で
行うのが望ましいがパンケーン自体の構造を変える方式
はパッケージ価格を大幅に上昇させるため好ましくない
。
［発明の目的］ 本発明の目的は、高密度の多ピン型構造であってもパッ
ケージのメタライズパターンの相互間に発生する誘導性
のノイズを低減することのできる半導体装置を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、パッケージのキャンプの裏面に導電膜を被着
したことにより、この導電膜でメタライズパターン上の
電位の急激な変動に起因する電磁誘導を吸収し、誘導性
のノイズを低減させることができる。
［実施例］ 第１図は本発明による半導体装置の一実施例を示す分解
斜視図、第２図はその一部の拡大部分断面図である。
本実施例における半導体装置は多ピンのプラグイン型パ
ッケージ構造よりなり、セラミックよりなるパッケージ
のベース１には多数のピン２が設げられている。また、
ベース１の上面の中央部には、半導体ペレット３が取り
付けられ、該ペレット３のポンディングバンドは、その
周囲に形成されたメタライズ領域の所定のメタライズパ
ターン５とワイヤ４により電気的に接続されているが、
この接続状態の詳細は省略されている。
一方、セラミックよりなるパッケージのキャンプ６の裏
面のほぼ中央部には、キャンプ６をベース１上に封止し
た場合にペレット３を収容するキャビティー７が設けら
れている。また、このキャビティー７の周囲におけるキ
ャップ６の裏面には、該キャビティー７およびキャンプ
６０周縁を除いて導電膜８が被着されている。この導電
膜８はたとえばアルミニウムまたはタングステン等の金
属の蒸着膜として形成するか、あるいはタングステン等
のメタライズパターンもしくは導電性ガラス等で形成す
ることができる。
さらに、前記ヘース１とキャンプ６とを気密封止するた
め、ベース１とキャンプ６との間には低融点ガラス９が
設けられる。この低融点ガラス９のほぼ中央部には、ペ
レット３およびワイヤ４のポンディング領域よりやや広
い面積の開口１０が形成されるようになっている。また
、低融点ガラス９はベース１上のメタライズパターン５
がキャンプ６の導電膜８と直接接触するのを防止するた
め、該導電膜８の面積より大きくし、該導電膜８を全体
的に覆うようになっている。
この導電膜８は、メタライズパターンの電位の変化によ
って隣接するメタライズパターン間に生ずる誘導性のノ
イズ（誘導電位）を吸収するために、一定の電位に固定
される。
本実施例においては、第２図に示すように、導電膜８は
、半導体装置の基準電位である接地電位（ＧＮＤ）を供
給する接地ピン１１と接触し電気的に導通しており、接
地電位とされている。このために、接地ビン１１は他の
ピンよりも長く形成される。また、接触を確実にするた
めに、低融点ガラス９の開口１０の周縁の一部はＧＮＤ
ピン１１と対応する位置のみが切欠部１２として切除さ
れた構成となっている。
導電膜８の電位は、接地電位に限らず固定された電位で
あればよい。
したがって、導電膜８に接触するピン１１の電位は、そ
の半導体装置の電源電位であってもよい。
したがって、本実施例の半導体装置においては、ペレッ
ト３または外部からの信号の印加によってベース１の信
号用のメタライズパターン５のいずれかの電位が急激に
変動して、隣接するメタライズパターンに電磁誘導によ
る誘導電位すなわちノイズが発生し得る状態になったと
しても、キャンプ６の裏面側（内側）に導電膜８が設け
られ、この導電膜８がＧＮＤピン１１、または電源ピン
１３と電気的に導通しているので、メタライズパターン
５における電位の急激な変動に起因する電磁誘導の影響
は導電膜８により吸収され、隣接するメタライズパター
ンにおける誘導電位（ノイズ）は著しく低減できる。
特に、本実施例では、導電膜８がキャンプ６の裏面に設
けられているので、導電膜をベースに設ける場合のよう
にベースの信号用メタライズパターンとの絶縁が困難か
つ複雑となることがな（、導電膜８とメタライズパター
ン５との絶縁はキャツブ６とベース１の接着材である低
融点ガラス９により容易かつ簡単に行うことができ、パ
ッケージの構造が簡単となり、コスト的にも有利である
。
［効果］ （１）０本発明によれば、パッケージのキャップの裏面
側に導電膜を被着してその導電膜を接地電位または電源
電位に接続したことにより、何らかの原因でベース側の
メタライズパターンの電位が急激に変動して隣接するメ
タライズパターンに電磁誘導による誘導電位すなわちノ
イズが発生し得る状態になったとしても、この電磁誘導
による電磁誘導エネルギーは導電膜により吸収され、ノ
イズを著しく低減できる。
（２）０本発明では、キャップの裏面側に導電膜が被着
されているので、この導電膜とベースのメタライズパタ
ーンとの絶縁はキャンプとベースの接着材により容易に
確保でき、パッケージの構造も簡単で、コスト面でも有
利である。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、導電膜はアルミニウムやタングステン等の蒸
着以外に、タングステンのメタライズ等で形成すること
ができる。
また、導電膜と接地ピンまたは電源ピンとの電気的導通
のためには、キャンプとベースの接着材の該当部分のみ
を導電材料にすること、たとえば接着材が低融点ガラス
の時には該当部分のみに導電物質を混入して導電ガラス
とすること等も可能である。
［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるペレット受入れ用の
キャビティ付きのキャンプを有する半導体装置に適用し
た場合について説明したが、それに限定されるものでは
なく、たとえば、キャビティのないキャップを有するも
の等、封止用にキャンプを使用するものであれば様々な
形式の半導体装置に通用できる。
【図面の簡単な説明】
第１図は本発明による半導体装置の一実施例を示す分解
斜視図、 第２図はその一部の拡大断面図である。 １・・・ベース、２・・・ピン、３・・・ペレット、４
・・・ワイヤ、５・・・メタライズパターン、６・・・
キャップ、７・・・キャビティ、８・・・導電膜、９・
・・低融点ガラス（接着材）、１０・・・開口、１１・
・・接地（ＧＮＤ）ピン、１２・・・切欠部、１３・・
・電源ピン、１４・・・切欠部。

Claims (1)

  1. 【特許請求の範囲】 １、パッケージのキャンプの裏面側に導電膜を被着し、
    この導電膜を接地電位または電源に接続したことを特徴
    ″とする半導体装置。 ２、導電膜が金属蒸着膜よりなることを特徴とする特許
    請求の範囲第１項記載の半導体装置。
JP58035835A 1983-03-07 1983-03-07 半導体装置 Pending JPS59161843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58035835A JPS59161843A (ja) 1983-03-07 1983-03-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58035835A JPS59161843A (ja) 1983-03-07 1983-03-07 半導体装置

Publications (1)

Publication Number Publication Date
JPS59161843A true JPS59161843A (ja) 1984-09-12

Family

ID=12453026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58035835A Pending JPS59161843A (ja) 1983-03-07 1983-03-07 半導体装置

Country Status (1)

Country Link
JP (1) JPS59161843A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02128458A (ja) * 1988-11-07 1990-05-16 Fujitsu Ltd 集積回路パッケージ
EP0412528A2 (en) * 1989-08-11 1991-02-13 Fujitsu Limited Electronic circuit package and production thereof
US5309024A (en) * 1991-06-06 1994-05-03 Kabushiki Kaisha Toshiba Multilayer package
US5324985A (en) * 1991-05-13 1994-06-28 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device
US5631807A (en) * 1995-01-20 1997-05-20 Minnesota Mining And Manufacturing Company Electronic circuit structure with aperture suspended component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02128458A (ja) * 1988-11-07 1990-05-16 Fujitsu Ltd 集積回路パッケージ
EP0412528A2 (en) * 1989-08-11 1991-02-13 Fujitsu Limited Electronic circuit package and production thereof
US5324985A (en) * 1991-05-13 1994-06-28 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device
US5309024A (en) * 1991-06-06 1994-05-03 Kabushiki Kaisha Toshiba Multilayer package
US5631807A (en) * 1995-01-20 1997-05-20 Minnesota Mining And Manufacturing Company Electronic circuit structure with aperture suspended component
US5689600A (en) * 1995-01-20 1997-11-18 Minnesota Mining And Manufacturing Company Electronic circuit structure

Similar Documents

Publication Publication Date Title
US4891687A (en) Multi-layer molded plastic IC package
US5486720A (en) EMF shielding of an integrated circuit package
US5679975A (en) Conductive encapsulating shield for an integrated circuit
US6703698B2 (en) Semiconductor package with enhanced electrical and thermal performance and method for fabricating the same
JP3051011B2 (ja) パワ−モジュ−ル
US6093960A (en) Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
KR940007649B1 (ko) 반도체 패키지
KR100218588B1 (ko) 산화 니켈 배리어를 갖는 rf 트랜지스터 패키지
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
US20060091517A1 (en) Stacked semiconductor multi-chip package
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US5371321A (en) Package structure and method for reducing bond wire inductance
KR930002810B1 (ko) 반도체장치
JPH11312776A (ja) 集積回路パッケージ
JPS59161843A (ja) 半導体装置
US20030151123A1 (en) Semiconductor die package having two die paddles
JPS622628A (ja) 半導体装置
US7119420B2 (en) Chip packaging structure adapted to reduce electromagnetic interference
JP2001053222A (ja) 半導体装置
JP2867710B2 (ja) プラスチック・ピン・グリッド・アレイ
JPH1197820A (ja) 電磁シールド用導体パターンが形成された回路基板
JPH06112361A (ja) 混成集積回路
JP2800737B2 (ja) 半導体装置
JP2993480B2 (ja) 半導体装置