JPS62216240A - 集積回路パツケ−ジ - Google Patents

集積回路パツケ−ジ

Info

Publication number
JPS62216240A
JPS62216240A JP61059983A JP5998386A JPS62216240A JP S62216240 A JPS62216240 A JP S62216240A JP 61059983 A JP61059983 A JP 61059983A JP 5998386 A JP5998386 A JP 5998386A JP S62216240 A JPS62216240 A JP S62216240A
Authority
JP
Japan
Prior art keywords
chip
integrated circuit
pads
external terminal
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61059983A
Other languages
English (en)
Inventor
Masami Hayakawa
早川　正美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP61059983A priority Critical patent/JPS62216240A/ja
Publication of JPS62216240A publication Critical patent/JPS62216240A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路パッケージに関し、特に集積回路チッ
プ（以下チップと称す）上の端子（以下パッドと称す）
とポンディノブするための集積回路パッケージの内部端
子（以下リードと称す）の配置及び配線に関する。
〔従来の技術〕
従来の集積回路パッケージでは、外部端子とボンディン
グのためのリード及びチップ上のパッドは１通常一対一
に対応しておシ、外部端子の並びが、そのままチップ上
のパッドの並びになっていたＯ 〔発明が解決しようとする問題点〕 上述した従来の集積回路パッケージでは、外部端子から
の信号および電源は、集積回路パッケージのリードを通
シ、リードにボンディングされたチップ上のパッドに供
給され、このパッドからチップ内の層配線に供給される
ようになっているので、同一信号または電源をチップ上
の各辺の複数箇所のパッドに供給したい場合には、集積
回路パッケージに同一信号名を持つ複数の外部端子とリ
ードが必要であシ、且つ集積回路パッケージの外で接続
しなければならないという欠点がある。
〔問題点を解決するための手段〕
本発明の集積回路パッケージは、チップのマスク設計や
特性に影響を与える配線のチップ上での布線を改善する
ために、集積回路パッケージの外部端子の並びに制限さ
れることなく、外部端子とチップ内の任意の複数箇所の
パッドとを接続できるように、外部端子に対応するリン
グ状のリードを有している。
本発明の集積回路バブケージは、集積回路チップ上の端
子を外部端子に接続するための内部端子の少くとも１つ
が集積回路チップ搭載部をリング状に囲んで設けられて
いることを特徴とする。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例で、集積回路パッケージ１に
搭載したチップ２のマワント部分の拡大図である。集積
回路パッケージ１は、第２図で示すような外部端子数が
３２個の単一電源用の集積回路パッケージであり、チッ
プ２は電源ｖＣＣとＧＮＤとのそれぞれに複数個のパッ
ドを有している。この集積回路パッケージ１は、積層構
造にすることにより、１６番目の外部端子に対応する■
■リードと、３２番目の外部端子に対応する■ＣＣリー
ドとを第１図に示すような２本のリング状リード７．８
とし、他の外部端子に対応するリード４はそれぞれのパ
ッドと対応するように配置している。
この２本のリング状リードは積層構造の層を増やすこと
により２本以上の場合でも実現できることは言うまでも
ない。
第３図に本発明の実施例を示す。第３図は、集積回路パ
ッケージを積層構造にすることなく１本のリング状リー
ド７と、それを囲むようにした一部が切れたリング状リ
ード８とを設けたものであシ、それぞれ、１６番目の外
部端子と３２番目の外部端子とに対応している。
〔発明の効果〕
以上説明したように本発明は集積回路パッケージ内に外
部端子に対応したリング状リードを設けることにより、
チップの任意のパッドへボンディングすることができる
。したがって、外部端子を手ツブ外で１つに接続する必
要がなく、このことは、集積回路のマスク設計において
は、ある機能ブロック単位にパッドを分離できるため、
ビルディングブロック方式の設計には都合が良い。
また電源、ＧＮＤのリードに本発明を用いることにより
、ノイズ対策の上からも、ノイズ発生源と他の回路を分
離することが容易であり、さらに電圧レベルの変動もチ
ップ内で均一にしかも低くおさえることができる。加え
てチップが大規模になシ消費電力が増大しても、従来の
ように全電流を流せるような幅の太い金属層配線を布設
する必要もないといった多くの効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の集積回路パッケージに搭載
したチップのマクント部分の拡大図、第２図は第１図の
集積回路パッケージの外部端子の並びを示す平面図、第
３図は本発明の他の実施例の集積回路パッケージに搭載
したチップのマクント部分の拡大図である。 １・・・・・・集積回路パッケージ、２・・・・・・チ
ップ、３・・・・・・外部端子％４・・・・・・リード
％５・・・・・・パッド、６・・・・・・ボンディング
ワイヤー　、７，８・・・・・・リング状リード。 代理人　弁理士　　内　原　　　晋、へ第１図 ８　リ〕ジ”収り−ド

Claims (1)

    【特許請求の範囲】
  1. 集積回路チップ上の端子を外部端子に接続するための内
    部端子の少くとも１つが集積回路チップ搭載部をリング
    状に囲んで設けられていることを特徴とする集積回路パ
    ッケージ。
JP61059983A 1986-03-17 1986-03-17 集積回路パツケ−ジ Pending JPS62216240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61059983A JPS62216240A (ja) 1986-03-17 1986-03-17 集積回路パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61059983A JPS62216240A (ja) 1986-03-17 1986-03-17 集積回路パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS62216240A true JPS62216240A (ja) 1987-09-22

Family

ID=13128914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61059983A Pending JPS62216240A (ja) 1986-03-17 1986-03-17 集積回路パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS62216240A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106436A (ja) * 1987-10-19 1989-04-24 Shinko Electric Ind Co Ltd 半導体装置
JPH02128438A (ja) * 1988-11-08 1990-05-16 Mitsubishi Electric Corp 半導体集積回路
JPH05167000A (ja) * 1991-12-18 1993-07-02 Kawasaki Steel Corp 半導体装置用パッケージのリード配線
EP0517247A3 (ja) * 1991-06-06 1994-02-16 Toshiba Kk
WO1994025979A1 (en) * 1993-04-30 1994-11-10 Lsi Logic Corporation Integrated circuit with lead frame package having internal power and ground busses

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106436A (ja) * 1987-10-19 1989-04-24 Shinko Electric Ind Co Ltd 半導体装置
JPH02128438A (ja) * 1988-11-08 1990-05-16 Mitsubishi Electric Corp 半導体集積回路
EP0517247A3 (ja) * 1991-06-06 1994-02-16 Toshiba Kk
JPH05167000A (ja) * 1991-12-18 1993-07-02 Kawasaki Steel Corp 半導体装置用パッケージのリード配線
WO1994025979A1 (en) * 1993-04-30 1994-11-10 Lsi Logic Corporation Integrated circuit with lead frame package having internal power and ground busses
US6114749A (en) * 1993-04-30 2000-09-05 Lsi Loigc Corporation Integrated circuit with lead frame package having internal power and ground busses

Similar Documents

Publication Publication Date Title
US6242814B1 (en) Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
US6291881B1 (en) Dual silicon chip package
JPH04307943A (ja) 半導体装置
US5650660A (en) Circuit pattern for a ball grid array integrated circuit package
JP2001156251A (ja) 半導体装置
JPH11297872A (ja) 半導体装置
JPS62216240A (ja) 集積回路パツケ−ジ
JPH11168150A (ja) 半導体集積回路装置
US5126828A (en) Wafer scale integration device
JPS6020524A (ja) 半導体集積回路装置
WO1999013509A1 (en) Semiconductor device
JPS625649A (ja) 集積回路パツケ−ジ
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JPH0629395A (ja) 半導体集積回路装置
JP3308047B2 (ja) 半導体装置
JP2000022079A (ja) 半導体集積回路
JPS6027160A (ja) 半導体装置
JPS617657A (ja) マルチチツプパツケ−ジ
JPS6240752A (ja) 半導体装置
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JPH11307684A (ja) 半導体パッケージ
JP2778357B2 (ja) マルチチップモジュール
CN116093066A (zh) 电子封装结构及其芯片
JPH06326235A (ja) 半導体装置
JPS60154644A (ja) 半導体装置