JPH06326235A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06326235A JPH06326235A JP5108649A JP10864993A JPH06326235A JP H06326235 A JPH06326235 A JP H06326235A JP 5108649 A JP5108649 A JP 5108649A JP 10864993 A JP10864993 A JP 10864993A JP H06326235 A JPH06326235 A JP H06326235A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- semiconductor device
- inner leads
- pellet
- relay substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ボンディングの際、半導体ペレット２の電極と
中継基板３間の金属リード線４による配線数を減らし、
ワイヤーコスト，製造工期の低減を図る。 【構成】インナーリード６上に中継基板３を貼りつけ、
インナーリード６については、半導体ペレット２と金属
リード線４により接続し、インナーリード７について
は、インナーリード６に貼りつけられる中継基板３で金
属リード線４を中継するようにして、接続する。
中継基板３間の金属リード線４による配線数を減らし、
ワイヤーコスト，製造工期の低減を図る。 【構成】インナーリード６上に中継基板３を貼りつけ、
インナーリード６については、半導体ペレット２と金属
リード線４により接続し、インナーリード７について
は、インナーリード６に貼りつけられる中継基板３で金
属リード線４を中継するようにして、接続する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体ペレットのボンディングパッドとインナーリード
との間の結線構造に関する。
半導体ペレットのボンディングパッドとインナーリード
との間の結線構造に関する。
【０００２】
【従来の技術】従来の半導体装置の左半分の上面図、断
面図を示す図４の（Ａ）、（Ｂ）を参照すると、アイラ
ンド１上に半導体ペレット２及び中継基板３を貼りつ
け、アイランド１上の周囲に多数のインナーリード５を
配置する構造とし、このアイランド１上に貼りつけられ
た半導体ペレット２上のボンディングパッドと、同じく
アイランド１上に貼りつけられた中継基板３の内側先端
部とを金属リード線４で結線し、更に中継基板３の外側
先端部とインナーリード５の先端部とを金属リード線４
で結線する。
面図を示す図４の（Ａ）、（Ｂ）を参照すると、アイラ
ンド１上に半導体ペレット２及び中継基板３を貼りつ
け、アイランド１上の周囲に多数のインナーリード５を
配置する構造とし、このアイランド１上に貼りつけられ
た半導体ペレット２上のボンディングパッドと、同じく
アイランド１上に貼りつけられた中継基板３の内側先端
部とを金属リード線４で結線し、更に中継基板３の外側
先端部とインナーリード５の先端部とを金属リード線４
で結線する。
【０００３】尚、図４の（Ａ），（Ｂ）の上面図、断面
図は、いずれも左半分が示され、右半分は示されていな
いが、この右半分は中心線１５を軸とした線対称になっ
ている。
図は、いずれも左半分が示され、右半分は示されていな
いが、この右半分は中心線１５を軸とした線対称になっ
ている。
【０００４】
【発明が解決しようとする課題】このような従来の半導
体装置では、ボンディングの際、半導体ペレット２の電
極と中継基板３間、中継基板３とインナーリード５間の
２箇所において金属リード線４による配線が必要であ
り、ワイヤーコストとボンディング時間がともにかかる
という欠点があった。
体装置では、ボンディングの際、半導体ペレット２の電
極と中継基板３間、中継基板３とインナーリード５間の
２箇所において金属リード線４による配線が必要であ
り、ワイヤーコストとボンディング時間がともにかかる
という欠点があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置の構
成は、半導体ペレットを載置したアイランドの外側に第
１のインナーリードと第２のインナーリードとを交互に
配列し、前記第１のインナーリードに共通の中継基板を
固着し、第１の金属細線は前記ペレット上のパッドと前
記第１のインナーリードの先端とを電気的に接続し、第
２の金属細線は前記ペレット上のパッドと前記第２のイ
ンナーリードとを前記中継基板を介して電気的に接続し
ていることを特徴とする。
成は、半導体ペレットを載置したアイランドの外側に第
１のインナーリードと第２のインナーリードとを交互に
配列し、前記第１のインナーリードに共通の中継基板を
固着し、第１の金属細線は前記ペレット上のパッドと前
記第１のインナーリードの先端とを電気的に接続し、第
２の金属細線は前記ペレット上のパッドと前記第２のイ
ンナーリードとを前記中継基板を介して電気的に接続し
ていることを特徴とする。
【０００６】
【実施例】本発明の第１の実施例の半導体装置の左半分
を示す上面図の図１の（Ａ）、その断面図の（Ｂ）にお
いて、この実施例は、アイランド１に近い配列の第１の
インナーリード６と、アイランド１に遠い配列の第２の
インナーリード７とがあり、第１のインナーリード６は
中継基板３で固着されており、位置ズレが防止されてい
る。第２のインナーリード７は、第１のインナーリード
６の間に配列される。
を示す上面図の図１の（Ａ）、その断面図の（Ｂ）にお
いて、この実施例は、アイランド１に近い配列の第１の
インナーリード６と、アイランド１に遠い配列の第２の
インナーリード７とがあり、第１のインナーリード６は
中継基板３で固着されており、位置ズレが防止されてい
る。第２のインナーリード７は、第１のインナーリード
６の間に配列される。
【０００７】第１のインナーリード６上に中継基板３を
貼りつけ、この中継基板３の貼りつけられる第１のイン
ナーリード６については、アイランド１上に搭載された
半導体ペレット２と直接金属リード線４により接続し、
第２のインナーリード７については、第１のインナーリ
ード６に貼りつけられる中継基板３上で金属リード線４
を中継するようにして、接続する。
貼りつけ、この中継基板３の貼りつけられる第１のイン
ナーリード６については、アイランド１上に搭載された
半導体ペレット２と直接金属リード線４により接続し、
第２のインナーリード７については、第１のインナーリ
ード６に貼りつけられる中継基板３上で金属リード線４
を中継するようにして、接続する。
【０００８】中継基板３は絶縁性材であり、その上面に
はリード幅の導体が多数形成されており、リード線４
は、この導体の部分にボンディングされる。尚、図１の
場合も図４と同様に、中心線１５に関して線対称となっ
ている。
はリード幅の導体が多数形成されており、リード線４
は、この導体の部分にボンディングされる。尚、図１の
場合も図４と同様に、中心線１５に関して線対称となっ
ている。
【０００９】本発明の第２の実施例の図２の（Ａ）の上
面図、（Ｂ）の断面図を参照すると、この実施例は、中
継基板３の幅が図１の場合よりも広く、第２のインナー
リード７の先端はこの基板３に固着されていること以外
は、図１の実施例と共通するため、詳述しない。この実
施例は、すべてのインナーリード６，７が、中継基板３
に固着されている。
面図、（Ｂ）の断面図を参照すると、この実施例は、中
継基板３の幅が図１の場合よりも広く、第２のインナー
リード７の先端はこの基板３に固着されていること以外
は、図１の実施例と共通するため、詳述しない。この実
施例は、すべてのインナーリード６，７が、中継基板３
に固着されている。
【００１０】本発明の第３の実施例の図３の（Ａ）の上
面図、（Ｂ）の断面図を参照すると、この実施例は、ア
イランド１の四すみをそれぞれ支える吊りピン８と第１
のインナーリード６とに、中継基板３が固着されてお
り、より機械的強度を持たせ、変形を防止している。そ
の他の部分は図１と共通するので、詳述しない。
面図、（Ｂ）の断面図を参照すると、この実施例は、ア
イランド１の四すみをそれぞれ支える吊りピン８と第１
のインナーリード６とに、中継基板３が固着されてお
り、より機械的強度を持たせ、変形を防止している。そ
の他の部分は図１と共通するので、詳述しない。
【００１１】
【発明の効果】以上説明したように、本発明は、半導体
ペレットの各電極とインナーリードとを金属リード線に
よって結線する際、インナーリード上に貼られた中継基
板を利用して、電極とインナーリード間の接続の一部
を、中継するようにしたので、金属リード線のコストお
よび製造工期の低減が図れるという効果がある。
ペレットの各電極とインナーリードとを金属リード線に
よって結線する際、インナーリード上に貼られた中継基
板を利用して、電極とインナーリード間の接続の一部
を、中継するようにしたので、金属リード線のコストお
よび製造工期の低減が図れるという効果がある。
【図１】（Ａ），（Ｂ）は本発明の第１の実施例の部分
上面図、断面図である。
上面図、断面図である。
【図２】（Ａ），（Ｂ）は本発明の第２の実施例の部分
上面図、断面図である。
上面図、断面図である。
【図３】（Ａ），（Ｂ）は本発明の第３の実施例の部分
上面図、断面図である。
上面図、断面図である。
【図４】（Ａ），（Ｂ）は従来の半導体装置の部分上面
図、断面図である。
図、断面図である。
１ アイランド ２ 半導体ペレット ３ 中継基板 ４ 金属リード線 ５ インナーリード ６ 第１のインナーリード ７ 第２のインナーリード ８ 吊りピン
Claims (3)
- 【請求項１】 半導体ペレットを載置したアイランドの
外側に第１のインナーリードと第２のインナーリードと
を交互に配列し、前記第１のインナーリードに共通の中
継基板を固着し、第１の金属細線は前記ペレット上のパ
ッドと前記第１のインナーリードの先端とを電気的に接
続し、第２の金属細線は前記ペレット上のパッドと前記
第２のインナーリードとを前記中継基板を介して電気的
に接続していることを特徴とする半導体装置。 - 【請求項２】 前記中継基板は、前記第２のインナーリ
ードにも固着している請求項１記載の半導体装置。 - 【請求項３】 前記中継基板は、前記アイランドを支え
る吊りピンにも固着している請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5108649A JPH06326235A (ja) | 1993-05-11 | 1993-05-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5108649A JPH06326235A (ja) | 1993-05-11 | 1993-05-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326235A true JPH06326235A (ja) | 1994-11-25 |
Family
ID=14490166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5108649A Pending JPH06326235A (ja) | 1993-05-11 | 1993-05-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326235A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100437227C (zh) * | 2004-03-16 | 2008-11-26 | 统宝光电股份有限公司 | 显示面板、接合垫与其制造方法以及接合垫阵列 |
| US8304870B2 (en) | 2010-03-10 | 2012-11-06 | Renesas Electronics Corporation | Electronic device, relay member, and mounting substrate, and method for manufacturing the electronic device |
-
1993
- 1993-05-11 JP JP5108649A patent/JPH06326235A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100437227C (zh) * | 2004-03-16 | 2008-11-26 | 统宝光电股份有限公司 | 显示面板、接合垫与其制造方法以及接合垫阵列 |
| US8304870B2 (en) | 2010-03-10 | 2012-11-06 | Renesas Electronics Corporation | Electronic device, relay member, and mounting substrate, and method for manufacturing the electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715147A (en) | Semiconductor device having an interconnecting circuit board | |
| JPH04324662A (ja) | 半導体パッケージ | |
| JPH04307943A (ja) | 半導体装置 | |
| JP3851845B2 (ja) | 半導体装置 | |
| JPS622628A (ja) | 半導体装置 | |
| JPH06326235A (ja) | 半導体装置 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JP2629853B2 (ja) | 半導体装置 | |
| JPH0778926A (ja) | 樹脂封止型半導体装置 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JPS62216240A (ja) | 集積回路パツケ−ジ | |
| JPS60101938A (ja) | 半導体装置 | |
| JPS6141246Y2 (ja) | ||
| JPH0666351B2 (ja) | 半導体集積回路 | |
| JPH02216839A (ja) | 半導体装置 | |
| JPS63283053A (ja) | 半導体装置のリ−ドフレ−ム | |
| WO1997027627A1 (en) | Lead frame with circular lead tip layout and improved assembly | |
| JP2501382B2 (ja) | 半導体装置の組立方法 | |
| JP2562773Y2 (ja) | 半導体集積回路素子 | |
| JP3643476B2 (ja) | 半導体装置およびその製造方法 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JP2507855B2 (ja) | 半導体装置 | |
| JP2575904B2 (ja) | 半導体装置 | |
| JPH0513658A (ja) | 半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990316 |