JP2501382B2 - 半導体装置の組立方法 - Google Patents
半導体装置の組立方法Info
- Publication number
- JP2501382B2 JP2501382B2 JP3321979A JP32197991A JP2501382B2 JP 2501382 B2 JP2501382 B2 JP 2501382B2 JP 3321979 A JP3321979 A JP 3321979A JP 32197991 A JP32197991 A JP 32197991A JP 2501382 B2 JP2501382 B2 JP 2501382B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wire
- gnd
- pads
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【技術分野】本発明は、半導体装置、特に大電流を流す
必要のあるパワーＩＣ、各種の駆動回路を構成した半導
体集積回路が搭載される半導体チップのパッドとリード
とをワイヤーで電気的に接続する半導体装置に適用して
有効な技術に関する。 【０００２】 【背景技術】半導体集積回路に用いられるリードフレー
ムには各種の形状のものがあるが、その一例が特開昭５
５−１０７２５０公報に示されている。 【０００３】ところで、通常はＩＣチップに設けられた
パッドと各インナーリードとは個別にワイヤーボンディ
ングされるのであるが、例えばシリアル−パラレル変換
ドライバー回路、或いはパワー回路等を内蔵した半導体
集積回路では電源用、ＧＮＤ用に複数の外部接続端子を
使用しているものがある。これは、電源回路、ひいては
アースラインに大電流が流れるためであり、抵抗を低減
させるために上記方法が採用されている。 【０００４】たとえば本発明者らは、３２ビットの感熱
ヘッドドライバーを開発しているが、その半導体チップ
のボンディングパッド構成は、出力パッドに１個の割合
でＧＮＤパッドが設けられている。すなわち、５６ピン
のパッケージにおいてＧＮＤピンは大多数をしめてしま
う。このことは、ビット容量が大きくなればそれだけＧ
ＮＤピンも多数になり、パッケージ本体も大きくなるこ
とを意味している。 【０００５】しかし、パッケージの技術的動向として
は、小型化が実装密度を向上させるうえで有利である。
さらに、小型のパッケージで大容量の半導体装置を実現
するのが、コストの低減につながる。 【０００６】本発明は上記にかんがみてなされたもので
ある。 【０００７】 【発明の目的】本発明の目的は、半導体集積回路におけ
る同一の用途にもちいられる外部接続端子の数を削減
し、信号の入出力ピンが多ピンにできるとともに、電
源、ＧＮＤ等共通の電流経路の抵抗を低減できる半導体
装置を提供することにある。 【０００８】また、本発明の他の目的は、前記目的の電
流経路の抵抗の低減化が自由に行える半導体装置を提供
することにある。 【０００９】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。 【００１０】 【発明の概要】本願において開示される発明の概要を簡
単に述ベれば、下記の通りである。 【００１１】半導体装置の組立方法において、搭載され
る半導体チップの辺に沿って一方の自由端が複数配列さ
れ封止体内に封止される複数のインナーリード部と、こ
のインナーリードと一体となり封止体外に導出する複数
のアウターリード部と、それらインナーリード部とアウ
ターリード部とを支持する矩形枠状の支持部材とに加え
て、前記支持部材の一辺から延在する所望複数のインナ
ーリード部の両端に位置するインナーリード部に夫々隣
接して延在する部分及び、前記支持部材の他辺から延在
する部分を、前記搭載される半導体チップの辺に沿って
延在する部分によって夫々接続して構成された他のイン
ナーリード部が一体となったリードフレームを用意する
工程と、前記半導体チップをリードフレームに取り付け
る工程と、前記囲まれた所望複数のインナーリード部と
前記複数個のパッドのうち所望の複数パッドとをワイヤ
による電気的接続及び前記他のインナーリード部と所望
の複数パッドとを前記ワイヤよりも短くされたワイヤに
よる電気的接続をなす工程と、前記半導体チップ、ワイ
ヤ、インナーリード部とを樹脂封止する工程とを有す
る。前記他のインナーリード部はアースライン、電源等
の共通の目的で使用されるリードである。 【００１２】この構成により、前記共通の目的で使用さ
れるリード（以下、第２リードという）を１本配置する
ことによって、それに対応する複数のパッド（以下、第
２パッドという）を接続できるので、第２リードの本数
を削減し、この削減された分、他の目的として使用され
るリード（以下、第１リードという）の本数を増加でき
るとともに、この第１リードと対応する半導体チップの
パッド（以下、第１パッドという）の一端の夫々を接続
するワイヤー長に比べて、第２パッド、第２リードつま
り共通の目的で使用されるリードの夫々を接続するワイ
ヤー長を短くできるので、このワイヤー長を短縮した
分、第２パッド、ワイヤー及び第２リードを含む電流経
路の抵抗を低減できる。 【００１３】また、前記複数個の第２パッドの配列方向
と第２リードの延在方向とが一致し、前記複数個の第２
パッドのうちの所定の第２パッドから第２リードのいず
れかの領域までワイヤーを自由に引き出し接続できるの
で、第２パッド、第２リードの夫々が最短の長さのワイ
ヤーで自由に接続できる。 【００１４】 【実施例】以下、本発明を適用したリードフレームの一
実施例を第１図を参照して説明する。 【００１５】本実施例の特徴は、半導体集積回路におけ
るＧＮＤ用の外部接続端子を削減し信号入出力ピンを増
やしたことにある。また、本実施例の特徴は、ＧＮＤ等
の大電流が流れる電流経路の抵抗を低減し、かつこの電
流経路の抵抗の低減化が自由に行えることにある。 【００１６】第１図に示すように、リードフレーム１０
０は４４ピンの場合について示してある。同フレーム１
００においてＧＮＤ用のインナーリード２３，２９，３
９は、斜線で示すように一体に結合されて、これが前記
第２リードに相当する。そして、第２パッドであるＩＣ
チップ５１のＧＮＤ用パッドから９本もの接続がなされ
ているにも関わらず、パッケージ（図示せず）外に設け
られる端子（アウターリード）は僅か３個でよいことに
なる。 【００１７】すなわち、本来、ＧＮＤ用のインナーリー
ドとして使用される、インナーリード２５，２７，３
１，３３，３５，３７が全て不要になり、その分インナ
ーリード間が空くことになる。したがって、実際には、
上記インナーリード２５〜３７を第１リードとして他の
目的たとえば、前記第１パッドとなる信号の入出力パッ
ドと接続して信号の入出力ピンに使用できる。これによ
りＩＣチップの集積度が上がり１個のＩＣチップに３２
ビット以上の容量が必要となっても、このリードフレー
ム１００を使用することが可能になる。 【００１８】上記リードフレーム１００は、平面形状が
方形状のＩＣチップ５１の一辺に対向する１つのダム５
４に、このダム５４の延在方向と交差する方向に延在す
る複数本のインナーリード２８〜３９が、所定間隔で一
体に成型される。つまり、複数本のインナーリード２８
〜３９はＩＣチップ５１の一辺と交差する方向に延在す
る。この複数本のインナーリード２８〜３９のうち、配
列初段側にＧＮＤ用のインナーリード２９、配列終段側
にＧＮＤ用のインナーリード３９の夫々が配置される。
このＧＮＤ用のインナーリード（第１リード）２９、３
９の夫々の間に配列されるインナーリード（第２リー
ド）３０〜３８のＩＣチップ５１のパッドに接続される
領域の一端側に沿ってかつ所定間隔離隔し、回路構成上
共通の目的つまりＧＮＤ用に使用されるインナーリード
（第１リード）が延在し、このインナーリードの一端側
は配列初段側のＧＮＤ用のインナーリード２９に、他端
側は配列終段側のＧＮＤ用のインナーリード３９に夫々
一体に成型される。結果的に、共通の目的で使用される
インナーリードはＩＣチップ５１の一辺に沿って配列さ
れる複数個のパッドと複数本のインナーリード３０〜３
８との間に配置されることになる。ＩＣチップ５１はそ
の一辺に沿って複数個の入出力信号用パッド及び複数個
のＧＮＤ用パッドが配列される。 【００１９】また、インナーリード２３から３９までの
間隔を均等にし、特にＧＮＤ用のインナーリード２３、
２９及び３９の斜線部分のリード幅寸法を他のインナー
リード３０等のリード幅寸法に比べて拡げて、電気抵抗
を小さくし、更に大電流を流し得るようにしてもよい。
また、このように、ＧＮＤ用のインナーリード２３、２
９及び３９のリード幅寸法を拡げた場合、熱抵抗を小さ
くできるので、ＩＣチップ５１から発生する熱を効率良
く外部に放出できる。 【００２０】また、前述のＧＮＤ用のインナーリード２
３、２９、３９の夫々に一体に成型された共通の目的で
使用されるインナーリードはＩＣチップ５１の複数個の
パッドと入出力信号用のインナーリード２４〜２８及び
３０〜３８との間において延在するので、この共通の目
的で使用されるインナーリードとＩＣチップ５１のＧＮ
Ｄ用パッドとの間を接続する金ワイヤーの長さは、入出
力信号用インナーリード２４等と信号入出力用パッドと
の間を接続する金ワイヤーの長さに比べて短くなる。つ
まり、ＧＮＤ用パッド、金ワイヤー及び共通の目的で使
用されるインナーリードを含む電流経路の抵抗を低減で
きる。しかも、ＧＮＤ用パッドに接続される金ワイヤー
は、共通の目的で使用されるインナーリードのいずれの
領域においても接続できるので、最短の長さで自由に接
続できる。この結果、金ワイヤーの使用量も低減でき、
又コストの低減も可能となる。 【００２１】さらに、前記共通の目的で使用されるイン
ナーリードは、一端側がＧＮＤ用のインナーリード２９
に一体に成型され、他端側がＧＮＤ用のインナーリード
３９に一体に成型され、予じめＩＣチップ５１のＧＮＤ
用パッドとの間が最短距離になる位置に固定的に設定さ
れる。この場合、ＧＮＤ用のインナーリード２９、３９
の夫々の間に配列される信号入出力用インナーリード３
０等は、本数の増加がなされると、配列方向に隣接する
インナーリード間例えば３０と３１との間の離隔寸法を
確保する必要性から、金ワイヤーが接続される領域がＩ
Ｃチップ５１のパッドから離れる方向に移動し、結果的
にリード長が短くなる。これは、信号入出力用インナー
リード３０等とＩＣチップ５１のパッドとの間を接続す
る金ワイヤー長が長くなることを意味する。しかし、こ
のように、信号入出力用インナーリード３０等の長さが
変化した場合においても、共通の目的で使用されるイン
ナーリードとＩＣチップ５１のＧＮＤ用パッドとの間
は、予じめ最短距離に設定されるので、常時、金ワイヤ
ーの長さを短くできる。特に、共通の目的で使用される
インナーリードの配置は、ＩＣチップ５１の四辺の各辺
に沿って夫々複数本のインナーリードが配列される場合
に有効である。 【００２２】なお、タブ５２、タブ吊りリード５３ａ、
５３ｂ、ダム５４の夫々については当業者間において知
られたものである。 【００２３】第２図は、第１図のリードフレーム１００
を用いたＩＣパッケージの形態を示す。同図に示される
如く、ＧＮＤピンは２３，２９，３９の３本しかないた
め、他のピンは電源用，信号入力，信号出力に有効に使
用できる。 【００２４】図示はしないが、電源用ピンが多数有る場
合にも本発明は有効である。 【００２５】 【効果】（１）半導体チップの複数個の信号用パッド及
び電源用パッドのうち、複数個の電源用パッドに対して
それらに共通の目的に使用される電源用リードを１本だ
け配置すればよいので、電源用リードの本数を削減し、
この削減された分、信号用リードの本数を増加できると
ともに、前記半導体チップの信号用パッド、信号用リー
ドの夫々を接続するワイヤー長に比べて、電源用パッ
ド、電源用リードつまり共通の目的で使用されるリード
の夫々を接続するワイヤー長を短くできるので、このワ
イヤー長を短縮した分、電源用パッド、ワイヤー及び電
源用リードを含む電流経路の抵抗を低減できる。 【００２６】（２）また、前記複数個の電源用パッドの
配列方向と共通の目的で使用される電源用リードの延在
方向とが一致し、前記複数個の電源用パッドのうちの所
定の電源用パッドから電源用リードのいずれかの領域ま
でワイヤーを自由に引き出し接続できるので、電源用パ
ッド、電源用リードの夫々が最短の長さのワイヤーで自
由に接続できる。 【００２７】以上に本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。 【００２８】例えば、上記実施例では、ＧＮＤピンにつ
いて本発明が適用されているが、電源回路に適用しても
よい。また、上記実施例ではＧＮＤピンを３本とした
が、ワイヤーボンディングが良好に行なえるようにイン
ナーリード３４，４４をも同一のＧＮＤ用インナーリー
ドとして形成してもよい。 【００２９】 【利用分野】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるリー
ドフレームに適用した場合について説明したが、それに
限定されるものではなく、モータ駆動回路，電力増幅回
路等を内蔵するアナログ用ＩＣにも利用することができ
る。
必要のあるパワーＩＣ、各種の駆動回路を構成した半導
体集積回路が搭載される半導体チップのパッドとリード
とをワイヤーで電気的に接続する半導体装置に適用して
有効な技術に関する。 【０００２】 【背景技術】半導体集積回路に用いられるリードフレー
ムには各種の形状のものがあるが、その一例が特開昭５
５−１０７２５０公報に示されている。 【０００３】ところで、通常はＩＣチップに設けられた
パッドと各インナーリードとは個別にワイヤーボンディ
ングされるのであるが、例えばシリアル−パラレル変換
ドライバー回路、或いはパワー回路等を内蔵した半導体
集積回路では電源用、ＧＮＤ用に複数の外部接続端子を
使用しているものがある。これは、電源回路、ひいては
アースラインに大電流が流れるためであり、抵抗を低減
させるために上記方法が採用されている。 【０００４】たとえば本発明者らは、３２ビットの感熱
ヘッドドライバーを開発しているが、その半導体チップ
のボンディングパッド構成は、出力パッドに１個の割合
でＧＮＤパッドが設けられている。すなわち、５６ピン
のパッケージにおいてＧＮＤピンは大多数をしめてしま
う。このことは、ビット容量が大きくなればそれだけＧ
ＮＤピンも多数になり、パッケージ本体も大きくなるこ
とを意味している。 【０００５】しかし、パッケージの技術的動向として
は、小型化が実装密度を向上させるうえで有利である。
さらに、小型のパッケージで大容量の半導体装置を実現
するのが、コストの低減につながる。 【０００６】本発明は上記にかんがみてなされたもので
ある。 【０００７】 【発明の目的】本発明の目的は、半導体集積回路におけ
る同一の用途にもちいられる外部接続端子の数を削減
し、信号の入出力ピンが多ピンにできるとともに、電
源、ＧＮＤ等共通の電流経路の抵抗を低減できる半導体
装置を提供することにある。 【０００８】また、本発明の他の目的は、前記目的の電
流経路の抵抗の低減化が自由に行える半導体装置を提供
することにある。 【０００９】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。 【００１０】 【発明の概要】本願において開示される発明の概要を簡
単に述ベれば、下記の通りである。 【００１１】半導体装置の組立方法において、搭載され
る半導体チップの辺に沿って一方の自由端が複数配列さ
れ封止体内に封止される複数のインナーリード部と、こ
のインナーリードと一体となり封止体外に導出する複数
のアウターリード部と、それらインナーリード部とアウ
ターリード部とを支持する矩形枠状の支持部材とに加え
て、前記支持部材の一辺から延在する所望複数のインナ
ーリード部の両端に位置するインナーリード部に夫々隣
接して延在する部分及び、前記支持部材の他辺から延在
する部分を、前記搭載される半導体チップの辺に沿って
延在する部分によって夫々接続して構成された他のイン
ナーリード部が一体となったリードフレームを用意する
工程と、前記半導体チップをリードフレームに取り付け
る工程と、前記囲まれた所望複数のインナーリード部と
前記複数個のパッドのうち所望の複数パッドとをワイヤ
による電気的接続及び前記他のインナーリード部と所望
の複数パッドとを前記ワイヤよりも短くされたワイヤに
よる電気的接続をなす工程と、前記半導体チップ、ワイ
ヤ、インナーリード部とを樹脂封止する工程とを有す
る。前記他のインナーリード部はアースライン、電源等
の共通の目的で使用されるリードである。 【００１２】この構成により、前記共通の目的で使用さ
れるリード（以下、第２リードという）を１本配置する
ことによって、それに対応する複数のパッド（以下、第
２パッドという）を接続できるので、第２リードの本数
を削減し、この削減された分、他の目的として使用され
るリード（以下、第１リードという）の本数を増加でき
るとともに、この第１リードと対応する半導体チップの
パッド（以下、第１パッドという）の一端の夫々を接続
するワイヤー長に比べて、第２パッド、第２リードつま
り共通の目的で使用されるリードの夫々を接続するワイ
ヤー長を短くできるので、このワイヤー長を短縮した
分、第２パッド、ワイヤー及び第２リードを含む電流経
路の抵抗を低減できる。 【００１３】また、前記複数個の第２パッドの配列方向
と第２リードの延在方向とが一致し、前記複数個の第２
パッドのうちの所定の第２パッドから第２リードのいず
れかの領域までワイヤーを自由に引き出し接続できるの
で、第２パッド、第２リードの夫々が最短の長さのワイ
ヤーで自由に接続できる。 【００１４】 【実施例】以下、本発明を適用したリードフレームの一
実施例を第１図を参照して説明する。 【００１５】本実施例の特徴は、半導体集積回路におけ
るＧＮＤ用の外部接続端子を削減し信号入出力ピンを増
やしたことにある。また、本実施例の特徴は、ＧＮＤ等
の大電流が流れる電流経路の抵抗を低減し、かつこの電
流経路の抵抗の低減化が自由に行えることにある。 【００１６】第１図に示すように、リードフレーム１０
０は４４ピンの場合について示してある。同フレーム１
００においてＧＮＤ用のインナーリード２３，２９，３
９は、斜線で示すように一体に結合されて、これが前記
第２リードに相当する。そして、第２パッドであるＩＣ
チップ５１のＧＮＤ用パッドから９本もの接続がなされ
ているにも関わらず、パッケージ（図示せず）外に設け
られる端子（アウターリード）は僅か３個でよいことに
なる。 【００１７】すなわち、本来、ＧＮＤ用のインナーリー
ドとして使用される、インナーリード２５，２７，３
１，３３，３５，３７が全て不要になり、その分インナ
ーリード間が空くことになる。したがって、実際には、
上記インナーリード２５〜３７を第１リードとして他の
目的たとえば、前記第１パッドとなる信号の入出力パッ
ドと接続して信号の入出力ピンに使用できる。これによ
りＩＣチップの集積度が上がり１個のＩＣチップに３２
ビット以上の容量が必要となっても、このリードフレー
ム１００を使用することが可能になる。 【００１８】上記リードフレーム１００は、平面形状が
方形状のＩＣチップ５１の一辺に対向する１つのダム５
４に、このダム５４の延在方向と交差する方向に延在す
る複数本のインナーリード２８〜３９が、所定間隔で一
体に成型される。つまり、複数本のインナーリード２８
〜３９はＩＣチップ５１の一辺と交差する方向に延在す
る。この複数本のインナーリード２８〜３９のうち、配
列初段側にＧＮＤ用のインナーリード２９、配列終段側
にＧＮＤ用のインナーリード３９の夫々が配置される。
このＧＮＤ用のインナーリード（第１リード）２９、３
９の夫々の間に配列されるインナーリード（第２リー
ド）３０〜３８のＩＣチップ５１のパッドに接続される
領域の一端側に沿ってかつ所定間隔離隔し、回路構成上
共通の目的つまりＧＮＤ用に使用されるインナーリード
（第１リード）が延在し、このインナーリードの一端側
は配列初段側のＧＮＤ用のインナーリード２９に、他端
側は配列終段側のＧＮＤ用のインナーリード３９に夫々
一体に成型される。結果的に、共通の目的で使用される
インナーリードはＩＣチップ５１の一辺に沿って配列さ
れる複数個のパッドと複数本のインナーリード３０〜３
８との間に配置されることになる。ＩＣチップ５１はそ
の一辺に沿って複数個の入出力信号用パッド及び複数個
のＧＮＤ用パッドが配列される。 【００１９】また、インナーリード２３から３９までの
間隔を均等にし、特にＧＮＤ用のインナーリード２３、
２９及び３９の斜線部分のリード幅寸法を他のインナー
リード３０等のリード幅寸法に比べて拡げて、電気抵抗
を小さくし、更に大電流を流し得るようにしてもよい。
また、このように、ＧＮＤ用のインナーリード２３、２
９及び３９のリード幅寸法を拡げた場合、熱抵抗を小さ
くできるので、ＩＣチップ５１から発生する熱を効率良
く外部に放出できる。 【００２０】また、前述のＧＮＤ用のインナーリード２
３、２９、３９の夫々に一体に成型された共通の目的で
使用されるインナーリードはＩＣチップ５１の複数個の
パッドと入出力信号用のインナーリード２４〜２８及び
３０〜３８との間において延在するので、この共通の目
的で使用されるインナーリードとＩＣチップ５１のＧＮ
Ｄ用パッドとの間を接続する金ワイヤーの長さは、入出
力信号用インナーリード２４等と信号入出力用パッドと
の間を接続する金ワイヤーの長さに比べて短くなる。つ
まり、ＧＮＤ用パッド、金ワイヤー及び共通の目的で使
用されるインナーリードを含む電流経路の抵抗を低減で
きる。しかも、ＧＮＤ用パッドに接続される金ワイヤー
は、共通の目的で使用されるインナーリードのいずれの
領域においても接続できるので、最短の長さで自由に接
続できる。この結果、金ワイヤーの使用量も低減でき、
又コストの低減も可能となる。 【００２１】さらに、前記共通の目的で使用されるイン
ナーリードは、一端側がＧＮＤ用のインナーリード２９
に一体に成型され、他端側がＧＮＤ用のインナーリード
３９に一体に成型され、予じめＩＣチップ５１のＧＮＤ
用パッドとの間が最短距離になる位置に固定的に設定さ
れる。この場合、ＧＮＤ用のインナーリード２９、３９
の夫々の間に配列される信号入出力用インナーリード３
０等は、本数の増加がなされると、配列方向に隣接する
インナーリード間例えば３０と３１との間の離隔寸法を
確保する必要性から、金ワイヤーが接続される領域がＩ
Ｃチップ５１のパッドから離れる方向に移動し、結果的
にリード長が短くなる。これは、信号入出力用インナー
リード３０等とＩＣチップ５１のパッドとの間を接続す
る金ワイヤー長が長くなることを意味する。しかし、こ
のように、信号入出力用インナーリード３０等の長さが
変化した場合においても、共通の目的で使用されるイン
ナーリードとＩＣチップ５１のＧＮＤ用パッドとの間
は、予じめ最短距離に設定されるので、常時、金ワイヤ
ーの長さを短くできる。特に、共通の目的で使用される
インナーリードの配置は、ＩＣチップ５１の四辺の各辺
に沿って夫々複数本のインナーリードが配列される場合
に有効である。 【００２２】なお、タブ５２、タブ吊りリード５３ａ、
５３ｂ、ダム５４の夫々については当業者間において知
られたものである。 【００２３】第２図は、第１図のリードフレーム１００
を用いたＩＣパッケージの形態を示す。同図に示される
如く、ＧＮＤピンは２３，２９，３９の３本しかないた
め、他のピンは電源用，信号入力，信号出力に有効に使
用できる。 【００２４】図示はしないが、電源用ピンが多数有る場
合にも本発明は有効である。 【００２５】 【効果】（１）半導体チップの複数個の信号用パッド及
び電源用パッドのうち、複数個の電源用パッドに対して
それらに共通の目的に使用される電源用リードを１本だ
け配置すればよいので、電源用リードの本数を削減し、
この削減された分、信号用リードの本数を増加できると
ともに、前記半導体チップの信号用パッド、信号用リー
ドの夫々を接続するワイヤー長に比べて、電源用パッ
ド、電源用リードつまり共通の目的で使用されるリード
の夫々を接続するワイヤー長を短くできるので、このワ
イヤー長を短縮した分、電源用パッド、ワイヤー及び電
源用リードを含む電流経路の抵抗を低減できる。 【００２６】（２）また、前記複数個の電源用パッドの
配列方向と共通の目的で使用される電源用リードの延在
方向とが一致し、前記複数個の電源用パッドのうちの所
定の電源用パッドから電源用リードのいずれかの領域ま
でワイヤーを自由に引き出し接続できるので、電源用パ
ッド、電源用リードの夫々が最短の長さのワイヤーで自
由に接続できる。 【００２７】以上に本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。 【００２８】例えば、上記実施例では、ＧＮＤピンにつ
いて本発明が適用されているが、電源回路に適用しても
よい。また、上記実施例ではＧＮＤピンを３本とした
が、ワイヤーボンディングが良好に行なえるようにイン
ナーリード３４，４４をも同一のＧＮＤ用インナーリー
ドとして形成してもよい。 【００２９】 【利用分野】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるリー
ドフレームに適用した場合について説明したが、それに
限定されるものではなく、モータ駆動回路，電力増幅回
路等を内蔵するアナログ用ＩＣにも利用することができ
る。
【図面の簡単な説明】
【図１】 第１図は本発明を適用したリードフレームの
一実施例を示す平面図である。 【図２】 第２図は本発明のリードフレームを使用した
ＩＣパッケージの斜視図である。 【符号の説明】 １〜４４…インナーリード、５１…ＩＣチップ、５２…
タブ、５３ａ、５３ｂ…タブ吊りリード、５４…ダム、
１００…リードフレーム。
一実施例を示す平面図である。 【図２】 第２図は本発明のリードフレームを使用した
ＩＣパッケージの斜視図である。 【符号の説明】 １〜４４…インナーリード、５１…ＩＣチップ、５２…
タブ、５３ａ、５３ｂ…タブ吊りリード、５４…ダム、
１００…リードフレーム。
Claims (1)
- (57)【特許請求の範囲】 １．搭載される半導体チップの辺に沿って一方の自由端
が複数配列され封止体内に封止される複数のインナーリ
ード部と、 このインナーリードと一体となり封止体外に導出する複
数のアウターリード部と、それらインナーリード部とア
ウターリード部とを支持する矩形枠状の支持部材とに加
えて、 前記支持部材の一辺から延在する所望複数のインナーリ
ード部の両端に位置するインナーリード部に夫々隣接し
て延在する部分及び、前記支持部材の他辺から延在する
部分を、前記搭載される半導体チップの辺に沿って延在
する部分によって夫々接続して前記所望複数のインナー
リード部を囲むように構成された他のインナーリード部
が一体となったリードフレームを用意する工程と、 前記半導体チップをリードフレームに取り付ける工程
と、 前記囲まれた所望複数のインナーリード部と前記半導体
チップに設けられた複数個のパッドのうち一の所望の複
数パッドとをワイヤによる電気的接続をなし前記他のイ
ンナーリード部と他の所望の複数パッドとを前記ワイヤ
よりも短くされたワイヤによる電気的接続をなす工程
と、 前記半導体チップ、ワイヤ、インナーリード部とを樹脂
封止する工程とを有することを特徴とする半導体装置の
組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321979A JP2501382B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321979A JP2501382B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置の組立方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270818A Division JPH061801B2 (ja) | 1984-12-24 | 1984-12-24 | リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536890A JPH0536890A (ja) | 1993-02-12 |
| JP2501382B2 true JP2501382B2 (ja) | 1996-05-29 |
Family
ID=18138566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321979A Expired - Lifetime JP2501382B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2501382B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113241337A (zh) * | 2020-12-28 | 2021-08-10 | 深圳市信展通电子有限公司 | 新型dfn支架引线结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011462B2 (ja) * | 1977-01-31 | 1985-03-26 | 日本電気株式会社 | 半導体装置 |
-
1991
- 1991-12-05 JP JP3321979A patent/JP2501382B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0536890A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6576987B2 (en) | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die | |
| JP2992814B2 (ja) | 半導体パッケージ | |
| KR970006529B1 (ko) | 반도체 장치 | |
| JP3154579B2 (ja) | 半導体素子搭載用のリードフレーム | |
| JP2560974B2 (ja) | 半導体装置 | |
| US6329710B1 (en) | Integrated circuit package electrical enhancement | |
| US5309019A (en) | Low inductance lead frame for a semiconductor package | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JP2856642B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007180077A (ja) | 半導体装置 | |
| JP2501382B2 (ja) | 半導体装置の組立方法 | |
| JPH0521691A (ja) | 半導体装置及びその組立方法 | |
| JP2614681B2 (ja) | 半導体装置 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| JPS6141246Y2 (ja) | ||
| JP2507855B2 (ja) | 半導体装置 | |
| JPH1174302A (ja) | 樹脂封止型半導体装置 | |
| JPH06326235A (ja) | 半導体装置 | |
| JPS593960A (ja) | 半導体装置 | |
| JPH08306858A (ja) | 混成集積回路装置 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JPH04372161A (ja) | 半導体装置 | |
| JPH0922978A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JPH09107047A (ja) | 半導体装置およびその製造方法ならびに電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |