JP3643476B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3643476B2 JP3643476B2 JP05022898A JP5022898A JP3643476B2 JP 3643476 B2 JP3643476 B2 JP 3643476B2 JP 05022898 A JP05022898 A JP 05022898A JP 5022898 A JP5022898 A JP 5022898A JP 3643476 B2 JP3643476 B2 JP 3643476B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- height
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、２つの半導体素子を金属突起電極で接合し、さらに別基板に金属配線を用いて搭載する高密度実装構造の半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体素子の三次元化構造は、高密度かつ高性能を実現できる構造として広く検討されて、特に異種機能半導体素子や、異種材料半導体素子を用いた三次元化構造への展開も期待されている。
以下に従来の金属突起電極を用いた半導体装置とその製造方法について説明する。図５は従来の金属突起電極を用いた半導体装置の断面図を示すものである。図５において、１１，１２は半導体素子、３３は金属突起電極、１４は支持基板、１５は金属細線、１６は電極、１７は内部電極、１８は外部電極、１９は電極、２０は樹脂である。
【０００３】
従来の金属突起電極を用いた半導体装置では、金属突起電極３３により接合された半導体素子１１と別の半導体素子１２と、さらに半導体素子１１と半導体素子１２が搭載される半導体基板１４、それらを電気的に結線するための金属細線１５より構成されている。
次にこの半導体装置の製造方法について図６を用いて説明する。
【０００４】
最初に一方の半導体素子１１の電極１６上に金属突起電極３３を形成し、もう一方の半導体素子１２上に設計された内部電極１７と接合される。その際、半導体素子１１と半導体素子１２の間に樹脂２０を充填させ、上方より圧接用ツール３１を用いて接合を行う。その後、金属突起電極３３を介在して接合された２枚の半導体素子１１と半導体素子１２は、サイズの大きい半導体素子１２を下方にして支持基板１４へ搭載され、前記サイズの大きい半導体素子１２の外部電極１８と支持電極１４の電極１９とを金属細線１５で結線する。このような半導体装置は最後に樹脂等の材料によりモールドされ各種パッケージの形態をとり最終製品となる。
【０００５】
【発明が解決しようとする課題】
複数の半導体素子を貼り合わせる場合、従来の方式では、一般的に半導体素子が搭載される基板への結線に必要な外部電極は下方の半導体素子の周辺部に配置設計され、これらの外部電極を覆わないようなチップサイズ、形状の半導体素子を上方の半導体素子として選択してきた。
【０００６】
このように上記従来の構成では、上方の半導体素子は下方の半導体素子の外部電極を覆わないサイズ、形状を必要とし、貼り合わせが可能な半導体素子の組み合わせに制約が生じる欠点を有していた。
例えば、マイコンチップとメモリーチップを貼り合わせる場合で説明する。一般的に各々のチップ形状は、マイコンチップが正方形、メモリーチップは長方形をとることが多い。このようなマイコンチップを下方に、メモリーチップを上方に位置させ、これら２枚の半導体素子を高さ約１００μｍの金属突起電極で接合する場合、各々チップのサイズ、及び形状が著しく異なることから、下方のマイコンチップの外周に配置された外部電極を上方のマイコンチップが部分的に覆う箇所が発生する。その箇所はその後、下方のマイコンチップの外部電極と、接合された半導体素子を搭載する支持基板の電極との電気的結線を行うワイヤボンドを行えないことが起こる。
【０００７】
一般的に、ワイヤボンドはループ高さが半導体素子面から約２５０μｍで形成されていることが多いが、金属電極は上記のように１００μｍ以下の微小なものも多い。この様な場合は、下方のマイコンチップに予めワイヤボンドを行えても、後に金属突起電極による半導体素子同士の接続時に、ワイヤは上方の半導体素子と接触してしまう。逆にワイヤ高さを、上記金属電極の高さより低い約１００μｍ以下で形成しようとすると、ワイヤ長さが短くなってしまい、今度はワイヤが下方の半導体素子に当たるという不具合が生じてしまう。このように、チップサイズ、形状が異なる半導体素子を貼り合わせ場合には、通常のワイヤボンドの方式を改善することでは回避できないと考えられる。また、既存の半導体素子を使用できないために、必要に応じてどちらかの半導体素子を新たに開発し直さなければならい課題が発生した。
【０００８】
したがって、この発明の目的は、上記従来の問題点を解決するもので、半導体素子のサイズ、形状に影響されることなく、半導体素子同士を貼り合わせることができる半導体装置およびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
この目的を達成するためにこの発明の請求項１記載の半導体装置は、上方の半導体素子の電極と支持基板に搭載された下方の半導体素子の内部電極とが突起電極にて接合され、前記下方の半導体素子上で前記内部電極から離れた位置に形成された外部電極の少なくとも一つが前記外部電極に対向する前記上方の半導体素子で覆われ、前記外部電極と前記支持基板の電極とが金属細線にて接続され、前記上方の半導体素子で覆われた前記外部電極における前記下方の半導体素子の上面からの前記金属細線の高さより前記下方の半導体素子の上面からの前記突起電極の高さが高いことを特徴とする。
【００１０】
このように、上方の半導体素子で覆われた外部電極における下方の半導体素子の上面からの金属細線の高さより下方の半導体素子の上面からの突起電極の高さが高いので、下方の半導体素子の外部電極上を上方の半導体素子で覆っても、金属細線は上方の半導体素子と接触することはなく、下方の半導体素子の外部電極から支持基板の電極への結線が可能となる。また、上方の半導体素子のチップサイズを下方の半導体素子のチップサイズより大きくしても、金属細線または電極リードを半導体素子に接触することなく結線することが可能となる。また、金属細線の長さを短くしなくても一対の半導体素子のギャップを突起電極により確保できるので、金属細線長さを短くしたことによって金属細線が下方の半導体素子に当たる不具合を解消できる。このため、貼り合わせの組み合わせを決定する要因である半導体素子のサイズ、形状への制約をなくし、任意の半導体素子同士を貼り合わせた高密度実装構造を有した半導体装置を実現することができる。
【００１１】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、上方の半導体素子の電極と下方の半導体素子の内部電極とを接合する突起電極の高さが２５０μｍより高いことを特徴とする。
請求項３記載の半導体装置は、請求項１または２記載の半導体装置において、方の半導体素子の外部電極は、内部電極よりも外側に形成されていることを特徴とする。
請求項４記載の半導体装置は、請求項１または２記載の半導体装置において、金属細線の高さは、下方半導体素子の上面から金属細線の最高部までの高さであることを特徴とする。
請求項５記載の半導体装置は、請求項１，２，３または４記載の半導体装置において、上方の半導体素子が複数であることを特徴とする。
【００１４】
請求項６記載の半導体装置の製造方法は、上方の半導体素子の電極又は下方の半導体素子の内部電極に突起電極を形成する工程と、前記下方の半導体素子を支持基板に搭載する工程と、前記下方の半導体素子上で前記内部電極から離れた位置に形成された外部電極と前記支持基板の電極とを金属細線により接続する工程と、前記下方の半導体素子の内部電極と前記上方の半導体素子の電極とを前記突起電極で接合する工程とを含み、形成する前記突起電極の高さを前記下方半導体素子の上面からの前記金属細線の高さより高くすることを特徴とする。
【００１５】
このように、下方の半導体素子と上方の半導体素子を接合する突起電極高さを、下方半導体素子の上面からの金属細線の高さより高くするので、下方の半導体素子の外部電極上を上方の半導体素子で覆う場合でも、金属細線が上方の半導体素子に接触することがなく、下方の半導体素子に予め金属細線によるワイヤボンドを行うことができる。また、金属細線の長さを短くしなくても一対の半導体素子のギャップを突起電極により確保できるので、金属細線長さを短くしたことによって金属細線が下方の半導体素子に当たる不具合を解消できる。このように、２枚の半導体素子の貼り合わせを可能とする突起電極と金属細線との関係において、突起電極高さ＞金属細線高さ、の条件を満たす突起電極、金属細線を設けることにより、半導体素子サイズ、および形状の制約を受けずに任意の半導体素子同士を貼り合わせることができる優れた半導体装置を製造できる。
【００１８】
【発明の実施の形態】
この発明の第１の実施の形態を図１および図２に基づいて説明する。
図１はこの発明の第１の実施の形態の半導体装置の構造を示したものであり、（ａ）は断面図、（ｂ）は平面図である。図１において、１１，１２はメモリーチップ、マイコンチップ等の半導体素子で、チップ形状が異なる。この場合、半導体素子１１，１２はともに矩形であるが、上方に配置される半導体素子１１の方が長寸である。半導体素子１１には電極１６、半導体素子１２には内部電極１７および外部電極１８がそれぞれ設けられ、電極１６と内部電極１７は金属突起電極１３にて接合される。この際、上下の半導体素子１１，１２の形状が異なるため、下方の半導体素子１２の一部の外部電極１８上を、上方の半導体素子１１面が覆っている。１４は半導体素子を搭載する支持基板であり、電極１９が設けてある。２０は樹脂である。そして、半導体素子１１の外部電極１８と支持基板１４の電極１９とがループを描いた金属細線１５により接続され、この金属細線１５の高さＴｗより突起電極１３の高さＴｂを大きくしている。このように、金属細線１５が金属突起電極１３より低いため、半導体素子１１，１２を貼り合わせても、金属細線１５が上方の半導体素子１１と接触することなく接合搭載することができる。
【００１９】
つぎに、上記のような半導体装置を実現できる製造方法を図２を参照しながら説明する。図２はこの発明の第１の実施の形態の半導体装置の製造方法の工程図である。図２において、３１は圧接用ツールである。
まず、図２（ａ）に示すように、予め一方の半導体素子１２の内部電極１７上に金属突起電極１３が形成された状態で、支持基板１４に搭載する。半導体素子１２の外部電極１８と支持基板１４の電極１９とを金属細線１５により結線する（図２（ｂ））。一般的に金属細線１５は半導体素子１２面から１００〜２５０μｍの間でループ状に結線される。一方、金属突起電極１３は金属粒子や、電解めっき法、無電界めっき法などにより容易に形成することができるため、金属細線１５より高さが高い金属突起電極１３を形成することができる。このことから、支持基板１４へ搭載された半導体素子１２上に金属細線１５より高さの高い金属突起電極１３を形成し、半導体素子１２上に樹脂２０を滴下した後、別の半導体素子１１を圧接用ツール３１で搭載済みの半導体素子１２の金属突起電極１３と半導体素子１１の電極１６とを圧接させる（図２（ｃ））。このとき、半導体素子１１と半導体素子１２間に充填させた樹脂２０は硬化後の収縮応力によりこの接合を強固なものとする。このような工法により、任意の２枚の半導体素子１１と半導体素子１２、サイズ、形状の影響を受けず、かつ半導体素子１１面に損傷を与えることなく接合貼り合わせを行うことを可能にする。
【００２０】
以上のようにこの実施の形態によれば、突起電極１３の高さＴｂを金属細線１５の高さＴｗより大きくするので、下方の半導体素子１２の外部電極１８上を上方の半導体素子１１で覆う場合でも、金属細線１５が半導体素子１１に接触することがないので、下方の半導体素子１２に予め金属細線１５によるワイヤボンドを行うことができる。また、金属細線１５の長さを短くしなくても一対の半導体素子１１，１２のギャップを突起電極１３により確保できるので、金属細線１５の長さを短くしたことによって金属細線１５が下方の半導体素子１２に当たる不具合を解消できる。このように、２枚の半導体素子１１，１２の貼り合わせを可能とする突起電極１３と金属細線１５との関係において、突起電極高さＴｂ＞金属細線高さＴｗ、の条件を満たす突起電極１３、金属細線１５を設けることにより、上下のチップサイズ、形状の違いによる貼り合わせ時の組み合わせ制約を回避することができ、さらに任意の半導体素子を用いることが可能なことから、異機能半導体素子や異種材料半導体素子などの組み合わせにも適用することができる。
【００２１】
図３はこの発明の実施の形態の構造を用いた半導体装置の種類を示す平面図である。図３に示すように、貼り合わせを行う半導体素子１１，１２は任意のサイズ、形状で組み合わせることができる。すなわち、下方の半導体素子１２の４方向に配置された外部電極１８のうち、図３（ａ）は１方向のみ、（ｂ）は２方向のみ、（ｃ）は３方向のみ、（ｄ）は４方向の外部電極を上方の半導体素子１１でそれぞれ覆っている。また、図３（ｅ）は複数のチップ１１ａ，１１ｂを搭載した場合である。このように、多くの形態がこの発明の実施により実現可能となる。
【００２２】
この発明の参考例の半導体装置を図４に基づいて説明する。図４に示すように、半導体素子を搭載する支持基板２２が空孔２３を有し、この空孔２３に下方の半導体素子１２を配置し、支持基板１４の電極から空孔２３へ向けて突出しかつ突起電極１３の高さより厚さが小さい電極リード２１を下方の半導体素子１２の電極に接続した。このように、図１の構成の異なるのは下方の半導体素子１２と支持基板１４の電極１９を結線していた金属細線１５の代わりに、結線の高さをなくす電極リード２１を設けた点、さらに電極リード２１を変形させることなく接合させるために下方の半導体素子１２が埋め込む空孔２３を半導体基板２２に設けた点である。
【００２３】
つぎに、上記のように構成した半導体装置の製造方法について説明する。第１の実施の形態と同様に下方の半導体素子１２に突起電極１３を形成する。また、支持基板２２に空孔２３を設け、電極リード２１を支持基板２２の電極から空孔２３へ向けて突出する。この後、下方の半導体素子１２を空孔２３に配置し、電極リード２１を下方の半導体素子１２の電極に接続する。そして、半導体素子１２上に樹脂２０を滴下した後、上方の半導体素子１１と下方の半導体素子１２を突起電極１３で接合する。
【００２４】
以上のようにこの参考例によれば、支持基板２２に空孔２３を設け、下方の半導体素子１２を空孔２３に配置することにより、下方の半導体素子１２と支持基板１４の各々の電極を略同レベルにすることができるため、支持基板１４の電極から突出した電極リード２１を下方の半導体素子１２の電極に接続することができる。この場合、電極リード２１の高さはその厚さのみとなり、この厚さは突起電極１３の高さより小さいので、下方の半導体素子１２の電極上を上方の半導体素子１１で覆うことがあっても、電極リード２１は上方の半導体素子１１と接触することはない。また、電極リード２１は空孔２３に位置するので、下方の半導体素子１１に当たることもない。また、第１の実施の形態と比較すると金属細線の高さをなくす電極リードを設けることによる薄型化と、ワイヤボンドとは工法が異なる一括接合方法による製造を行うことができタクト減少の期待もできる。
【００２５】
なお、第１の実施の形態の製造工程において、形状によって金属突起電極１３の形成と金属細線１５の形成の順序は逆でもよく、さらに金属突起電極１３の形成方法は半導体素子１１または半導体素子１２のいづれの側に形成しても構造上、製造上ともに問題がないことはいうまでもない。
【００２６】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、上方の半導体素子で覆われた外部電極における下方の半導体素子の上面からの金属細線の高さより下方の半導体素子の上面からの突起電極の高さが高いので、下方の半導体素子の外部電極上を上方の半導体素子で覆うっても、金属細線は上方の半導体素子と接触することはなく、下方の半導体素子の外部電極から支持基板の電極への結線が可能となる。また、上方の半導体素子のチップサイズを下方の半導体素子のチップサイズより大きくしても、金属細線または電極リードを半導体素子に接触することなく結線することが可能となる。このため、マイコンチップとメモリーチップ等、異種の半導体素子を組み合わせることができる。また、金属細線の長さを短くしなくても一対の半導体素子のギャップを突起電極により確保できるので、金属細線長さを短くしたことによって金属細線が下方の半導体素子に当たる不具合を解消できる。このため、貼り合わせの組み合わせを決定する要因である半導体素子のサイズ、形状への制約をなくし、任意の半導体素子同士を貼り合わせた高密度実装構造を有した半導体装置を実現することができる。
【００２７】
請求項２では、請求項１記載の半導体装置において、上方の半導体素子の電極と下方の半導体素子の内部電極とを接合する突起電極の高さが２５０μｍより高いことが好ましい。
請求項３では、請求項１または２記載の半導体装置において、方の半導体素子の外部電極は、内部電極よりも外側に形成されている。
請求項４では、請求項１または２記載の半導体装置において、金属細線の高さは、下方半導体素子の上面から金属細線の最高部までの高さである。
請求項５では、請求項１，２，３または４記載の半導体装置において、上方の半導体素子が複数であることが好ましい。
【００２８】
この発明の請求項６記載の半導体装置の製造方法によれば、下方の半導体素子と上方の半導体素子を接合する突起電極高さを、下方半導体素子の上面からの金属細線の高さより高くするので、下方の半導体素子の外部電極上を上方の半導体素子で覆う場合でも、金属細線が上方の半導体素子に接触することがなく、下方の半導体素子に予め金属細線によるワイヤボンドを行うことができる。また、金属細線の長さを短くしなくても一対の半導体素子のギャップを突起電極により確保できるので、金属細線長さを短くしたことによって金属細線が下方の半導体素子に当たる不具合を解消できる。このように、２枚の半導体素子の貼り合わせを可能とする突起電極と金属細線との関係において、突起電極高さ＞金属細線高さ、の条件を満たす突起電極、金属細線を設けることにより、半導体素子サイズ、および形状の制約を受けずに任意の半導体素子同士を貼り合わせることができる優れた半導体装置を製造できる。
【図面の簡単な説明】
【図１】 （ａ）はこの発明の第１の実施の形態の半導体装置の断面図、（ｂ）はその平面図である。
【図２】 この発明の第１の実施の形態の半導体装置の製造方法を示す工程図である。
【図３】 この発明の実施の形態の半導体装置の種類を示す平面図である。
【図４】 この発明の参考例の半導体装置の断面図である。
【図５】 （ａ）は従来の半導体装置の断面図、（ｂ）はその平面図である。
【図６】 従来の半導体装置の製造方法を示す工程図である。
【符号の説明】
１１ 半導体素子
１２ 半導体素子
１３ 金属突起電極
１４ 支持基板
１５ 金属細線
１６ 電極
１７ 内部電極
１８ 外部電極
１９ 電極
２０ 樹脂
２１ 電極リード
２２ 基板
２３ 空孔
３１ 圧接用ツール
【発明の属する技術分野】
この発明は、２つの半導体素子を金属突起電極で接合し、さらに別基板に金属配線を用いて搭載する高密度実装構造の半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体素子の三次元化構造は、高密度かつ高性能を実現できる構造として広く検討されて、特に異種機能半導体素子や、異種材料半導体素子を用いた三次元化構造への展開も期待されている。
以下に従来の金属突起電極を用いた半導体装置とその製造方法について説明する。図５は従来の金属突起電極を用いた半導体装置の断面図を示すものである。図５において、１１，１２は半導体素子、３３は金属突起電極、１４は支持基板、１５は金属細線、１６は電極、１７は内部電極、１８は外部電極、１９は電極、２０は樹脂である。
【０００３】
従来の金属突起電極を用いた半導体装置では、金属突起電極３３により接合された半導体素子１１と別の半導体素子１２と、さらに半導体素子１１と半導体素子１２が搭載される半導体基板１４、それらを電気的に結線するための金属細線１５より構成されている。
次にこの半導体装置の製造方法について図６を用いて説明する。
【０００４】
最初に一方の半導体素子１１の電極１６上に金属突起電極３３を形成し、もう一方の半導体素子１２上に設計された内部電極１７と接合される。その際、半導体素子１１と半導体素子１２の間に樹脂２０を充填させ、上方より圧接用ツール３１を用いて接合を行う。その後、金属突起電極３３を介在して接合された２枚の半導体素子１１と半導体素子１２は、サイズの大きい半導体素子１２を下方にして支持基板１４へ搭載され、前記サイズの大きい半導体素子１２の外部電極１８と支持電極１４の電極１９とを金属細線１５で結線する。このような半導体装置は最後に樹脂等の材料によりモールドされ各種パッケージの形態をとり最終製品となる。
【０００５】
【発明が解決しようとする課題】
複数の半導体素子を貼り合わせる場合、従来の方式では、一般的に半導体素子が搭載される基板への結線に必要な外部電極は下方の半導体素子の周辺部に配置設計され、これらの外部電極を覆わないようなチップサイズ、形状の半導体素子を上方の半導体素子として選択してきた。
【０００６】
このように上記従来の構成では、上方の半導体素子は下方の半導体素子の外部電極を覆わないサイズ、形状を必要とし、貼り合わせが可能な半導体素子の組み合わせに制約が生じる欠点を有していた。
例えば、マイコンチップとメモリーチップを貼り合わせる場合で説明する。一般的に各々のチップ形状は、マイコンチップが正方形、メモリーチップは長方形をとることが多い。このようなマイコンチップを下方に、メモリーチップを上方に位置させ、これら２枚の半導体素子を高さ約１００μｍの金属突起電極で接合する場合、各々チップのサイズ、及び形状が著しく異なることから、下方のマイコンチップの外周に配置された外部電極を上方のマイコンチップが部分的に覆う箇所が発生する。その箇所はその後、下方のマイコンチップの外部電極と、接合された半導体素子を搭載する支持基板の電極との電気的結線を行うワイヤボンドを行えないことが起こる。
【０００７】
一般的に、ワイヤボンドはループ高さが半導体素子面から約２５０μｍで形成されていることが多いが、金属電極は上記のように１００μｍ以下の微小なものも多い。この様な場合は、下方のマイコンチップに予めワイヤボンドを行えても、後に金属突起電極による半導体素子同士の接続時に、ワイヤは上方の半導体素子と接触してしまう。逆にワイヤ高さを、上記金属電極の高さより低い約１００μｍ以下で形成しようとすると、ワイヤ長さが短くなってしまい、今度はワイヤが下方の半導体素子に当たるという不具合が生じてしまう。このように、チップサイズ、形状が異なる半導体素子を貼り合わせ場合には、通常のワイヤボンドの方式を改善することでは回避できないと考えられる。また、既存の半導体素子を使用できないために、必要に応じてどちらかの半導体素子を新たに開発し直さなければならい課題が発生した。
【０００８】
したがって、この発明の目的は、上記従来の問題点を解決するもので、半導体素子のサイズ、形状に影響されることなく、半導体素子同士を貼り合わせることができる半導体装置およびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
この目的を達成するためにこの発明の請求項１記載の半導体装置は、上方の半導体素子の電極と支持基板に搭載された下方の半導体素子の内部電極とが突起電極にて接合され、前記下方の半導体素子上で前記内部電極から離れた位置に形成された外部電極の少なくとも一つが前記外部電極に対向する前記上方の半導体素子で覆われ、前記外部電極と前記支持基板の電極とが金属細線にて接続され、前記上方の半導体素子で覆われた前記外部電極における前記下方の半導体素子の上面からの前記金属細線の高さより前記下方の半導体素子の上面からの前記突起電極の高さが高いことを特徴とする。
【００１０】
このように、上方の半導体素子で覆われた外部電極における下方の半導体素子の上面からの金属細線の高さより下方の半導体素子の上面からの突起電極の高さが高いので、下方の半導体素子の外部電極上を上方の半導体素子で覆っても、金属細線は上方の半導体素子と接触することはなく、下方の半導体素子の外部電極から支持基板の電極への結線が可能となる。また、上方の半導体素子のチップサイズを下方の半導体素子のチップサイズより大きくしても、金属細線または電極リードを半導体素子に接触することなく結線することが可能となる。また、金属細線の長さを短くしなくても一対の半導体素子のギャップを突起電極により確保できるので、金属細線長さを短くしたことによって金属細線が下方の半導体素子に当たる不具合を解消できる。このため、貼り合わせの組み合わせを決定する要因である半導体素子のサイズ、形状への制約をなくし、任意の半導体素子同士を貼り合わせた高密度実装構造を有した半導体装置を実現することができる。
【００１１】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、上方の半導体素子の電極と下方の半導体素子の内部電極とを接合する突起電極の高さが２５０μｍより高いことを特徴とする。
請求項３記載の半導体装置は、請求項１または２記載の半導体装置において、方の半導体素子の外部電極は、内部電極よりも外側に形成されていることを特徴とする。
請求項４記載の半導体装置は、請求項１または２記載の半導体装置において、金属細線の高さは、下方半導体素子の上面から金属細線の最高部までの高さであることを特徴とする。
請求項５記載の半導体装置は、請求項１，２，３または４記載の半導体装置において、上方の半導体素子が複数であることを特徴とする。
【００１４】
請求項６記載の半導体装置の製造方法は、上方の半導体素子の電極又は下方の半導体素子の内部電極に突起電極を形成する工程と、前記下方の半導体素子を支持基板に搭載する工程と、前記下方の半導体素子上で前記内部電極から離れた位置に形成された外部電極と前記支持基板の電極とを金属細線により接続する工程と、前記下方の半導体素子の内部電極と前記上方の半導体素子の電極とを前記突起電極で接合する工程とを含み、形成する前記突起電極の高さを前記下方半導体素子の上面からの前記金属細線の高さより高くすることを特徴とする。
【００１５】
このように、下方の半導体素子と上方の半導体素子を接合する突起電極高さを、下方半導体素子の上面からの金属細線の高さより高くするので、下方の半導体素子の外部電極上を上方の半導体素子で覆う場合でも、金属細線が上方の半導体素子に接触することがなく、下方の半導体素子に予め金属細線によるワイヤボンドを行うことができる。また、金属細線の長さを短くしなくても一対の半導体素子のギャップを突起電極により確保できるので、金属細線長さを短くしたことによって金属細線が下方の半導体素子に当たる不具合を解消できる。このように、２枚の半導体素子の貼り合わせを可能とする突起電極と金属細線との関係において、突起電極高さ＞金属細線高さ、の条件を満たす突起電極、金属細線を設けることにより、半導体素子サイズ、および形状の制約を受けずに任意の半導体素子同士を貼り合わせることができる優れた半導体装置を製造できる。
【００１８】
【発明の実施の形態】
この発明の第１の実施の形態を図１および図２に基づいて説明する。
図１はこの発明の第１の実施の形態の半導体装置の構造を示したものであり、（ａ）は断面図、（ｂ）は平面図である。図１において、１１，１２はメモリーチップ、マイコンチップ等の半導体素子で、チップ形状が異なる。この場合、半導体素子１１，１２はともに矩形であるが、上方に配置される半導体素子１１の方が長寸である。半導体素子１１には電極１６、半導体素子１２には内部電極１７および外部電極１８がそれぞれ設けられ、電極１６と内部電極１７は金属突起電極１３にて接合される。この際、上下の半導体素子１１，１２の形状が異なるため、下方の半導体素子１２の一部の外部電極１８上を、上方の半導体素子１１面が覆っている。１４は半導体素子を搭載する支持基板であり、電極１９が設けてある。２０は樹脂である。そして、半導体素子１１の外部電極１８と支持基板１４の電極１９とがループを描いた金属細線１５により接続され、この金属細線１５の高さＴｗより突起電極１３の高さＴｂを大きくしている。このように、金属細線１５が金属突起電極１３より低いため、半導体素子１１，１２を貼り合わせても、金属細線１５が上方の半導体素子１１と接触することなく接合搭載することができる。
【００１９】
つぎに、上記のような半導体装置を実現できる製造方法を図２を参照しながら説明する。図２はこの発明の第１の実施の形態の半導体装置の製造方法の工程図である。図２において、３１は圧接用ツールである。
まず、図２（ａ）に示すように、予め一方の半導体素子１２の内部電極１７上に金属突起電極１３が形成された状態で、支持基板１４に搭載する。半導体素子１２の外部電極１８と支持基板１４の電極１９とを金属細線１５により結線する（図２（ｂ））。一般的に金属細線１５は半導体素子１２面から１００〜２５０μｍの間でループ状に結線される。一方、金属突起電極１３は金属粒子や、電解めっき法、無電界めっき法などにより容易に形成することができるため、金属細線１５より高さが高い金属突起電極１３を形成することができる。このことから、支持基板１４へ搭載された半導体素子１２上に金属細線１５より高さの高い金属突起電極１３を形成し、半導体素子１２上に樹脂２０を滴下した後、別の半導体素子１１を圧接用ツール３１で搭載済みの半導体素子１２の金属突起電極１３と半導体素子１１の電極１６とを圧接させる（図２（ｃ））。このとき、半導体素子１１と半導体素子１２間に充填させた樹脂２０は硬化後の収縮応力によりこの接合を強固なものとする。このような工法により、任意の２枚の半導体素子１１と半導体素子１２、サイズ、形状の影響を受けず、かつ半導体素子１１面に損傷を与えることなく接合貼り合わせを行うことを可能にする。
【００２０】
以上のようにこの実施の形態によれば、突起電極１３の高さＴｂを金属細線１５の高さＴｗより大きくするので、下方の半導体素子１２の外部電極１８上を上方の半導体素子１１で覆う場合でも、金属細線１５が半導体素子１１に接触することがないので、下方の半導体素子１２に予め金属細線１５によるワイヤボンドを行うことができる。また、金属細線１５の長さを短くしなくても一対の半導体素子１１，１２のギャップを突起電極１３により確保できるので、金属細線１５の長さを短くしたことによって金属細線１５が下方の半導体素子１２に当たる不具合を解消できる。このように、２枚の半導体素子１１，１２の貼り合わせを可能とする突起電極１３と金属細線１５との関係において、突起電極高さＴｂ＞金属細線高さＴｗ、の条件を満たす突起電極１３、金属細線１５を設けることにより、上下のチップサイズ、形状の違いによる貼り合わせ時の組み合わせ制約を回避することができ、さらに任意の半導体素子を用いることが可能なことから、異機能半導体素子や異種材料半導体素子などの組み合わせにも適用することができる。
【００２１】
図３はこの発明の実施の形態の構造を用いた半導体装置の種類を示す平面図である。図３に示すように、貼り合わせを行う半導体素子１１，１２は任意のサイズ、形状で組み合わせることができる。すなわち、下方の半導体素子１２の４方向に配置された外部電極１８のうち、図３（ａ）は１方向のみ、（ｂ）は２方向のみ、（ｃ）は３方向のみ、（ｄ）は４方向の外部電極を上方の半導体素子１１でそれぞれ覆っている。また、図３（ｅ）は複数のチップ１１ａ，１１ｂを搭載した場合である。このように、多くの形態がこの発明の実施により実現可能となる。
【００２２】
この発明の参考例の半導体装置を図４に基づいて説明する。図４に示すように、半導体素子を搭載する支持基板２２が空孔２３を有し、この空孔２３に下方の半導体素子１２を配置し、支持基板１４の電極から空孔２３へ向けて突出しかつ突起電極１３の高さより厚さが小さい電極リード２１を下方の半導体素子１２の電極に接続した。このように、図１の構成の異なるのは下方の半導体素子１２と支持基板１４の電極１９を結線していた金属細線１５の代わりに、結線の高さをなくす電極リード２１を設けた点、さらに電極リード２１を変形させることなく接合させるために下方の半導体素子１２が埋め込む空孔２３を半導体基板２２に設けた点である。
【００２３】
つぎに、上記のように構成した半導体装置の製造方法について説明する。第１の実施の形態と同様に下方の半導体素子１２に突起電極１３を形成する。また、支持基板２２に空孔２３を設け、電極リード２１を支持基板２２の電極から空孔２３へ向けて突出する。この後、下方の半導体素子１２を空孔２３に配置し、電極リード２１を下方の半導体素子１２の電極に接続する。そして、半導体素子１２上に樹脂２０を滴下した後、上方の半導体素子１１と下方の半導体素子１２を突起電極１３で接合する。
【００２４】
以上のようにこの参考例によれば、支持基板２２に空孔２３を設け、下方の半導体素子１２を空孔２３に配置することにより、下方の半導体素子１２と支持基板１４の各々の電極を略同レベルにすることができるため、支持基板１４の電極から突出した電極リード２１を下方の半導体素子１２の電極に接続することができる。この場合、電極リード２１の高さはその厚さのみとなり、この厚さは突起電極１３の高さより小さいので、下方の半導体素子１２の電極上を上方の半導体素子１１で覆うことがあっても、電極リード２１は上方の半導体素子１１と接触することはない。また、電極リード２１は空孔２３に位置するので、下方の半導体素子１１に当たることもない。また、第１の実施の形態と比較すると金属細線の高さをなくす電極リードを設けることによる薄型化と、ワイヤボンドとは工法が異なる一括接合方法による製造を行うことができタクト減少の期待もできる。
【００２５】
なお、第１の実施の形態の製造工程において、形状によって金属突起電極１３の形成と金属細線１５の形成の順序は逆でもよく、さらに金属突起電極１３の形成方法は半導体素子１１または半導体素子１２のいづれの側に形成しても構造上、製造上ともに問題がないことはいうまでもない。
【００２６】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、上方の半導体素子で覆われた外部電極における下方の半導体素子の上面からの金属細線の高さより下方の半導体素子の上面からの突起電極の高さが高いので、下方の半導体素子の外部電極上を上方の半導体素子で覆うっても、金属細線は上方の半導体素子と接触することはなく、下方の半導体素子の外部電極から支持基板の電極への結線が可能となる。また、上方の半導体素子のチップサイズを下方の半導体素子のチップサイズより大きくしても、金属細線または電極リードを半導体素子に接触することなく結線することが可能となる。このため、マイコンチップとメモリーチップ等、異種の半導体素子を組み合わせることができる。また、金属細線の長さを短くしなくても一対の半導体素子のギャップを突起電極により確保できるので、金属細線長さを短くしたことによって金属細線が下方の半導体素子に当たる不具合を解消できる。このため、貼り合わせの組み合わせを決定する要因である半導体素子のサイズ、形状への制約をなくし、任意の半導体素子同士を貼り合わせた高密度実装構造を有した半導体装置を実現することができる。
【００２７】
請求項２では、請求項１記載の半導体装置において、上方の半導体素子の電極と下方の半導体素子の内部電極とを接合する突起電極の高さが２５０μｍより高いことが好ましい。
請求項３では、請求項１または２記載の半導体装置において、方の半導体素子の外部電極は、内部電極よりも外側に形成されている。
請求項４では、請求項１または２記載の半導体装置において、金属細線の高さは、下方半導体素子の上面から金属細線の最高部までの高さである。
請求項５では、請求項１，２，３または４記載の半導体装置において、上方の半導体素子が複数であることが好ましい。
【００２８】
この発明の請求項６記載の半導体装置の製造方法によれば、下方の半導体素子と上方の半導体素子を接合する突起電極高さを、下方半導体素子の上面からの金属細線の高さより高くするので、下方の半導体素子の外部電極上を上方の半導体素子で覆う場合でも、金属細線が上方の半導体素子に接触することがなく、下方の半導体素子に予め金属細線によるワイヤボンドを行うことができる。また、金属細線の長さを短くしなくても一対の半導体素子のギャップを突起電極により確保できるので、金属細線長さを短くしたことによって金属細線が下方の半導体素子に当たる不具合を解消できる。このように、２枚の半導体素子の貼り合わせを可能とする突起電極と金属細線との関係において、突起電極高さ＞金属細線高さ、の条件を満たす突起電極、金属細線を設けることにより、半導体素子サイズ、および形状の制約を受けずに任意の半導体素子同士を貼り合わせることができる優れた半導体装置を製造できる。
【図面の簡単な説明】
【図１】 （ａ）はこの発明の第１の実施の形態の半導体装置の断面図、（ｂ）はその平面図である。
【図２】 この発明の第１の実施の形態の半導体装置の製造方法を示す工程図である。
【図３】 この発明の実施の形態の半導体装置の種類を示す平面図である。
【図４】 この発明の参考例の半導体装置の断面図である。
【図５】 （ａ）は従来の半導体装置の断面図、（ｂ）はその平面図である。
【図６】 従来の半導体装置の製造方法を示す工程図である。
【符号の説明】
１１ 半導体素子
１２ 半導体素子
１３ 金属突起電極
１４ 支持基板
１５ 金属細線
１６ 電極
１７ 内部電極
１８ 外部電極
１９ 電極
２０ 樹脂
２１ 電極リード
２２ 基板
２３ 空孔
３１ 圧接用ツール
Claims (6)
- 上方の半導体素子の電極と支持基板に搭載された下方の半導体素子の内部電極とが突起電極にて接合され、前記下方の半導体素子上で前記内部電極から離れた位置に形成された外部電極の少なくとも一つが前記外部電極に対向する前記上方の半導体素子で覆われ、前記外部電極と前記支持基板の電極とが金属細線にて接続され、前記上方の半導体素子で覆われた前記外部電極における前記下方の半導体素子の上面からの前記金属細線の高さより前記下方の半導体素子の上面からの前記突起電極の高さが高いことを特徴とする半導体装置。
- 上方の半導体素子の電極と下方の半導体素子の内部電極とを接合する突起電極の高さが２５０μｍより高いことを特徴とする請求項１記載の半導体装置。
- 下方の半導体素子の外部電極は、内部電極よりも外側に形成されていることを特徴とする請求項１または２記載の半導体装置。
- 金属細線の高さは、下方半導体素子の上面から金属細線の最高部までの高さであることを特徴とする請求項１または２記載の半導体装置。
- 上方の半導体素子が複数であることを特徴とする請求項１，２，３または４記載の半導体装置。
- 上方の半導体素子の電極又は下方の半導体素子の内部電極に突起電極を形成する工程と、前記下方の半導体素子を支持基板に搭載する工程と、前記下方の半導体素子上で前記内部電極から離れた位置に形成された外部電極と前記支持基板の電極とを金属細線により接続する工程と、前記下方の半導体素子の内部電極と前記上方の半導体素子の電極とを前記突起電極で接合する工程とを含み、形成する前記突起電極の高さを前記下方半導体素子の上面からの前記金属細線の高さより高くすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05022898A JP3643476B2 (ja) | 1998-03-03 | 1998-03-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05022898A JP3643476B2 (ja) | 1998-03-03 | 1998-03-03 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251511A JPH11251511A (ja) | 1999-09-17 |
| JP3643476B2 true JP3643476B2 (ja) | 2005-04-27 |
Family
ID=12853186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05022898A Expired - Fee Related JP3643476B2 (ja) | 1998-03-03 | 1998-03-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3643476B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3670625B2 (ja) * | 2001-06-13 | 2005-07-13 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
-
1998
- 1998-03-03 JP JP05022898A patent/JP3643476B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251511A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365963B1 (en) | Stacked-chip semiconductor device | |
| CN104685622B (zh) | Bva中介结构 | |
| JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| JP3393800B2 (ja) | 半導体装置の製造方法 | |
| US7863723B2 (en) | Adhesive on wire stacked semiconductor package | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2004071947A (ja) | 半導体装置 | |
| JP2006507686A5 (ja) | ||
| JP3397852B2 (ja) | チップ・オン・ボード組立体およびその製造方法 | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| US6331452B1 (en) | Method of fabricating integrated circuit package with opening allowing access to die | |
| US6984877B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| JP3643476B2 (ja) | 半導体装置およびその製造方法 | |
| JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
| JP3043484B2 (ja) | 半導体装置 | |
| JP3743811B2 (ja) | 半導体装置の製造方法 | |
| JP3625714B2 (ja) | 半導体装置 | |
| JPH1140601A (ja) | 半導体装置の構造 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| KR100401501B1 (ko) | 칩 스택 패키지 | |
| JP3169072B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |