JP2006507686A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006507686A5 JP2006507686A5 JP2004555419A JP2004555419A JP2006507686A5 JP 2006507686 A5 JP2006507686 A5 JP 2006507686A5 JP 2004555419 A JP2004555419 A JP 2004555419A JP 2004555419 A JP2004555419 A JP 2004555419A JP 2006507686 A5 JP2006507686 A5 JP 2006507686A5
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- wire
- substrate
- integrated circuit
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims 17
- 238000002161 passivation Methods 0.000 claims 16
- 230000002093 peripheral Effects 0.000 claims 5
- 238000004519 manufacturing process Methods 0.000 claims 2
- 239000000523 sample Substances 0.000 claims 2
Claims (6)
- 基板と、
基板を覆うパッシベーション層と、
基板を覆うボンディングパッドとを備え、前記ボンディングパッドは、
第１ボンディングワイヤを集積回路に接続するための第１ワイヤボンディング領域と、
第２ボンディングワイヤを集積回路に接続するための第２ワイヤボンディング領域とを含み、
第１ワイヤボンディング領域の少なくとも非周辺部分がパッシベーションの上に位置し、前記ボンディングパッドの下方にあるパッシベーション層はいかなる形状であってもよい開口を有し、かつ、前記基板は配線領域を有し、該配線領域の少なくとも一部は前記パッシベーションの上に位置する前記ボンディングパッドの一部の下に延伸する、集積回路。 - 集積回路（２０）の製造方法であって、
基板（２６）を設ける工程と、
パッシベーション層（１８）を基板を覆って形成する工程と
ボンディングパッド（２００）を基板を覆って形成する工程とを備え、前記ボンディングパッドを形成する工程では、
第１ボンディングワイヤを集積回路に接続するための第１ワイヤボンディング領域（２０２）を形成する工程と、
第２ボンディングワイヤを集積回路に接続するための第２ワイヤボンディング領域（２０４）を形成する工程とを備え、
前記第１ワイヤボンディング領域の少なくとも非周辺部分がパッシベーションの上に位置し、前記ボンディングパッドの下方にあるパッシベーション層はいかなる形状であってもよい開口を有し、かつ、前記基板は配線領域を有し、該配線領域の少なくとも一部は前記パッシベーションの上に位置する前記ボンディングパッドの一部の下に延伸する、方法。 - 前記ボンディングパッドを形成する工程はさらに、プローブが接触するためのプローブ領域を形成する工程を備える、請求項２に記載の方法。
- マルチチップパッケージであって、
第１集積回路と、第２集積回路と、第１ワイヤとを含み、
第１集積回路は、
基板と、
基板を覆うパッシベーション層と、
基板を覆う第１ボンディングパッドとを備え、第１ボンディングパッドは、
第１ボンディングワイヤを第１集積回路に接続するための第１ワイヤボンディング領域と、
第２ボンディングワイヤを第１集積回路に接続するための第２ワイヤボンディング領域と、を含み、
第１ワイヤボンディング領域の少なくとも非周辺部分がパッシベーションの上に位置し、
第２集積回路は、
第２ボンディングパッドを含み、
第１ワイヤは、第１ワイヤボンディング領域と第２ボンディングパッドとを電気的に接続する、マルチチップパッケージ。 - 能動回路を有する基板と、
基板を覆うパッシベーション層と、
基板を覆うボンディングパッドとを備え、前記ボンディングパッドは、
第１ボンディングワイヤを集積回路に接続するための第１ワイヤボンディング領域と、
第２ボンディングワイヤを集積回路に接続するための第２ワイヤボンディング領域とを含み、
第１ワイヤボンディング領域の少なくとも非周辺部分がパッシベーションの上に位置し、前記能動回路の少なくとも一部が、パッシベーションの上に位置するボンディングパッドの前記部分の下方に横たわる、集積回路（２０）。 - 能動回路を有する基板を設ける工程と、
基板を覆うパッシベーション層を形成する工程と、
基板を覆うボンディングパッドを形成する工程とを備え、該基板を覆うボンディングパッドを形成する工程はさらに、
第１ボンディングワイヤを集積回路に接続するための第１ワイヤボンディング領域を形成する工程と、
第２ボンディングワイヤを集積回路に接続するための第２ワイヤボンディング領域を形成する工程とからなり、
第１ワイヤボンディング領域の少なくとも非周辺部分がパッシベーションの上に位置し、前記能動回路の少なくとも一部が、パッシベーションの上に位置するボンディングパッドの前記部分の下方に横たわる、集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/304,416 US6921979B2 (en) | 2002-03-13 | 2002-11-26 | Semiconductor device having a bond pad and method therefor |
| PCT/US2003/035964 WO2004049436A1 (en) | 2002-11-26 | 2003-11-12 | Semiconductor device having a bond pad and method for its fabrication |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010043549A Division JP2010153901A (ja) | 2002-11-26 | 2010-02-26 | ボンディングパッドを有する半導体装置及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006507686A JP2006507686A (ja) | 2006-03-02 |
| JP2006507686A5 true JP2006507686A5 (ja) | 2006-12-28 |
Family
ID=32392430
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004555419A Pending JP2006507686A (ja) | 2002-11-26 | 2003-11-12 | ボンディングパッドを有する半導体装置及びその形成方法 |
| JP2010043549A Pending JP2010153901A (ja) | 2002-11-26 | 2010-02-26 | ボンディングパッドを有する半導体装置及びその形成方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010043549A Pending JP2010153901A (ja) | 2002-11-26 | 2010-02-26 | ボンディングパッドを有する半導体装置及びその形成方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6921979B2 (ja) |
| EP (1) | EP1565939A1 (ja) |
| JP (2) | JP2006507686A (ja) |
| KR (1) | KR20050075447A (ja) |
| CN (1) | CN1717802B (ja) |
| AU (1) | AU2003291472A1 (ja) |
| TW (1) | TWI313921B (ja) |
| WO (1) | WO2004049436A1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7305509B2 (en) * | 2003-03-07 | 2007-12-04 | Dell Products L.P. | Method and apparatus for zero stub serial termination capacitor of resistor mounting option in an information handling system |
| JP4357862B2 (ja) * | 2003-04-09 | 2009-11-04 | シャープ株式会社 | 半導体装置 |
| US7005369B2 (en) * | 2003-08-21 | 2006-02-28 | Intersil American Inc. | Active area bonding compatible high current structures |
| US8274160B2 (en) | 2003-08-21 | 2012-09-25 | Intersil Americas Inc. | Active area bonding compatible high current structures |
| US7115997B2 (en) * | 2003-11-19 | 2006-10-03 | International Business Machines Corporation | Seedless wirebond pad plating |
| US20050127516A1 (en) * | 2003-12-12 | 2005-06-16 | Mercer Betty S. | Small viatops for thick copper connectors |
| US7629689B2 (en) * | 2004-01-22 | 2009-12-08 | Kawasaki Microelectronics, Inc. | Semiconductor integrated circuit having connection pads over active elements |
| CN100589244C (zh) * | 2004-03-16 | 2010-02-10 | 松下电器产业株式会社 | 半导体器件 |
| US20060060845A1 (en) * | 2004-09-20 | 2006-03-23 | Narahari Ramanuja | Bond pad redistribution layer for thru semiconductor vias and probe touchdown |
| US7468545B2 (en) * | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
| JP5148825B2 (ja) * | 2005-10-14 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| US7855447B2 (en) * | 2006-04-04 | 2010-12-21 | Panasonic Corporation | Semiconductor integrated circuit device, PDP driver, and plasma display panel |
| US7808117B2 (en) * | 2006-05-16 | 2010-10-05 | Freescale Semiconductor, Inc. | Integrated circuit having pads and input/output (I/O) cells |
| US7741195B2 (en) | 2006-05-26 | 2010-06-22 | Freescale Semiconductor, Inc. | Method of stimulating die circuitry and structure therefor |
| KR100753795B1 (ko) * | 2006-06-27 | 2007-08-31 | 하나 마이크론(주) | 반도체 패키지 및 그 제조 방법 |
| US20080182120A1 (en) * | 2007-01-28 | 2008-07-31 | Lan Chu Tan | Bond pad for semiconductor device |
| JP2008218442A (ja) * | 2007-02-28 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
| US7566648B2 (en) * | 2007-04-22 | 2009-07-28 | Freescale Semiconductor Inc. | Method of making solder pad |
| JP4317245B2 (ja) | 2007-09-27 | 2009-08-19 | 新光電気工業株式会社 | 電子装置及びその製造方法 |
| US20100171211A1 (en) * | 2009-01-07 | 2010-07-08 | Che-Yuan Jao | Semiconductor device |
| CN102209433A (zh) * | 2010-03-30 | 2011-10-05 | 鸿富锦精密工业（深圳）有限公司 | 电路板引脚布局架构 |
| US8242613B2 (en) | 2010-09-01 | 2012-08-14 | Freescale Semiconductor, Inc. | Bond pad for semiconductor die |
| FR2974665A1 (fr) * | 2011-04-27 | 2012-11-02 | St Microelectronics Crolles 2 | Puce microelectronique, composant incluant une telle puce et procede de fabrication |
| JP2014241309A (ja) * | 2011-10-06 | 2014-12-25 | 株式会社村田製作所 | 半導体装置およびその製造方法 |
| US9599657B2 (en) * | 2013-01-03 | 2017-03-21 | Globalfoundries Inc. | High power radio frequency (RF) in-line wafer testing |
| JP5772926B2 (ja) | 2013-01-07 | 2015-09-02 | 株式会社デンソー | 半導体装置 |
| US9455226B2 (en) | 2013-02-01 | 2016-09-27 | Mediatek Inc. | Semiconductor device allowing metal layer routing formed directly under metal pad |
| US9536833B2 (en) | 2013-02-01 | 2017-01-03 | Mediatek Inc. | Semiconductor device allowing metal layer routing formed directly under metal pad |
| EP3131118B1 (en) * | 2015-08-12 | 2019-04-17 | MediaTek Inc. | Semiconductor device allowing metal layer routing formed directly under metal pad |
| US10262926B2 (en) | 2016-10-05 | 2019-04-16 | Nexperia B.V. | Reversible semiconductor die |
| JP2019169639A (ja) * | 2018-03-23 | 2019-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US11043435B1 (en) * | 2020-05-18 | 2021-06-22 | Innogrit Technologies Co., Ltd. | Semiconductor die with hybrid wire bond pads |
| JP2022039620A (ja) * | 2020-08-28 | 2022-03-10 | キオクシア株式会社 | 半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309340A (ja) * | 1988-06-07 | 1989-12-13 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0456237A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体装置 |
| EP0646959B1 (en) * | 1993-09-30 | 2001-08-16 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Metallization and bonding process for manufacturing power semiconductor devices |
| US5554940A (en) | 1994-07-05 | 1996-09-10 | Motorola, Inc. | Bumped semiconductor device and method for probing the same |
| US5514892A (en) | 1994-09-30 | 1996-05-07 | Motorola, Inc. | Electrostatic discharge protection device |
| US5506499A (en) | 1995-06-05 | 1996-04-09 | Neomagic Corp. | Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad |
| US5783868A (en) | 1996-09-20 | 1998-07-21 | Integrated Device Technology, Inc. | Extended bond pads with a plurality of perforations |
| JP3351706B2 (ja) | 1997-05-14 | 2002-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6144100A (en) | 1997-06-05 | 2000-11-07 | Texas Instruments Incorporated | Integrated circuit with bonding layer over active circuitry |
| JP3022819B2 (ja) * | 1997-08-27 | 2000-03-21 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
| US5886393A (en) * | 1997-11-07 | 1999-03-23 | National Semiconductor Corporation | Bonding wire inductor for use in an integrated circuit package and method |
| US6232662B1 (en) | 1998-07-14 | 2001-05-15 | Texas Instruments Incorporated | System and method for bonding over active integrated circuits |
| US6373143B1 (en) | 1998-09-24 | 2002-04-16 | International Business Machines Corporation | Integrated circuit having wirebond pads suitable for probing |
| TW445616B (en) | 1998-12-04 | 2001-07-11 | Koninkl Philips Electronics Nv | An integrated circuit device |
| US6303459B1 (en) | 1999-11-15 | 2001-10-16 | Taiwan Semiconductor Manufacturing Company | Integration process for Al pad |
| US20020016070A1 (en) * | 2000-04-05 | 2002-02-07 | Gerald Friese | Power pads for application of high current per bond pad in silicon technology |
| JP3631120B2 (ja) | 2000-09-28 | 2005-03-23 | 沖電気工業株式会社 | 半導体装置 |
| US6844631B2 (en) | 2002-03-13 | 2005-01-18 | Freescale Semiconductor, Inc. | Semiconductor device having a bond pad and method therefor |
-
2002
- 2002-11-26 US US10/304,416 patent/US6921979B2/en not_active Expired - Lifetime
-
2003
- 2003-11-12 KR KR1020057009386A patent/KR20050075447A/ko not_active Application Discontinuation
- 2003-11-12 CN CN2003801042618A patent/CN1717802B/zh not_active Expired - Lifetime
- 2003-11-12 WO PCT/US2003/035964 patent/WO2004049436A1/en active Application Filing
- 2003-11-12 EP EP03768874A patent/EP1565939A1/en not_active Withdrawn
- 2003-11-12 AU AU2003291472A patent/AU2003291472A1/en not_active Abandoned
- 2003-11-12 JP JP2004555419A patent/JP2006507686A/ja active Pending
- 2003-11-21 TW TW092132757A patent/TWI313921B/zh active
-
2010
- 2010-02-26 JP JP2010043549A patent/JP2010153901A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006507686A5 (ja) | ||
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| TW429567B (en) | Stack package and method of fabricating the same | |
| JP2005520342A5 (ja) | ||
| JP2004063767A5 (ja) | ||
| WO2003079434A3 (en) | Semiconductor device having a wire bond pad and method therefor | |
| TW200423359A (en) | Multi-die semiconductor package | |
| JP2008532292A5 (ja) | ||
| EP1333494A3 (en) | Semiconductor device and method of fabricating a semiconductor assembly | |
| JP2007088453A (ja) | スタックダイパッケージを製造する方法 | |
| US20160233179A1 (en) | Reliable interconnect | |
| JP2001144213A5 (ja) | ||
| JP2002093949A5 (ja) | ||
| JP2001156251A (ja) | 半導体装置 | |
| JP2009064897A (ja) | 半導体装置及びその製造方法 | |
| TWI249822B (en) | Chip structure with redistribution circuit, chip package and manufacturing process thereof | |
| JP4009380B2 (ja) | 半導体チップの製造方法 | |
| JP3625714B2 (ja) | 半導体装置 | |
| TW558810B (en) | Semiconductor package with lead frame as chip carrier and fabrication method thereof | |
| KR20040037561A (ko) | 반도체패키지 | |
| TWI260078B (en) | Chip structure | |
| JP3842241B2 (ja) | 半導体装置 | |
| JP3715816B2 (ja) | 半導体チップ | |
| JP3405697B2 (ja) | 半導体チップ | |
| JP3702152B2 (ja) | 半導体装置 |