KR20050075447A - 본드 패드를 구비하는 반도체 디바이스 및 그 제조 방법 - Google Patents

본드 패드를 구비하는 반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20050075447A
KR20050075447A KR1020057009386A KR20057009386A KR20050075447A KR 20050075447 A KR20050075447 A KR 20050075447A KR 1020057009386 A KR1020057009386 A KR 1020057009386A KR 20057009386 A KR20057009386 A KR 20057009386A KR 20050075447 A KR20050075447 A KR 20050075447A
Authority
KR
South Korea
Prior art keywords
bond
pad
region
integrated circuit
wire
Prior art date
Application number
KR1020057009386A
Other languages
English (en)
Inventor
수잔 에이치. 다우니
피터 알. 하퍼
케빈 헤스
마이클 브이. 레오니
투-안흐 트랜
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050075447A publication Critical patent/KR20050075447A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48744—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본드 패드(200)는 제1 와이어 본드 영역(202) 및 제2 와이어 본드 영역(204)을 구비하고 있다. 하나의 실시예에서, 제1 와이어 본드 영역(202)은 패시베이션 층(18) 상으로 연장된다. 다른 실시예에서, 본드 패드는 프로브 영역, 제1 와이어 본드 영역, 및 제2 와이어 본드 영역을 구비하고 있다. 하나의 실시예에서, 프로브 영역 및 와이어 본드 영역은 패시베이션 층(18) 상으로 연장된다. 본드 패드는 임의의 개수의 와이어 본드 및 프로브 영역을 임의의 구성으로 가지고 있다. 본드 패드가 복수의 와이어 본드 영역을 구비할 수 있는 능력은 멀티-칩 패키지에서와 같이, 하나의 본드 패드로의 복수의 와이어 접속을 허용한다. 본드 패드가 패시베이션 층 상으로 연장하는 능력은 감소된 집적 회로 다이 면적을 허용한다.

Description

본드 패드를 구비하는 반도체 디바이스 및 그 제조 방법{SEMICONDUCTOR DEVICE HAVING A BOND PAD AND METHOD FOR ITS FABRICATION}
본 발명은 일반적으로는 반도체 디바이스에 관한 것으로, 특히 본드 패드를 구비하는 반도체 디바이스에 관한 것이다.
집적 회로 제조시, 와이어 본딩은 전기 회로를 구비하는 반도체 다이를 컴포넌트 패키지 상의 핀에 접속하는데 이용되는 잘 증명된 방법이다. 또한, 집적 회로 제조시, 하나의 패키지 안에 복수의 반도체 다이를 패키징하는 것이 점점 더 통상적인 것이 되어 가고 있고, 여기에서는 복수의 반도체 다이가 스택된 구성으로 될 수 있다. 집적 회로 제조 내에서, 컴포넌트 어셈블리를 완성하기 전에, 반도체 다이의 기능을 테스트하는 것이 관례이다. 프로브 테스트는 반도체를 테스트하는데 이용되는 하나의 그러한 방법으로서, 프로브 컨택트가 다이상의 본드 패드상의 기계적 및 전기적 인터페이스로서 통상 이용된다.
기계적 인터페이스, 예를 들면 프로브 니들(probe needle)을 이용할 때의 하나의 문제점은, 본드 패드가 손상되거나 오염될 수 있어, 다이가 와이어 본딩될 때 본드 패드와 패키지 핀간의 신뢰성있는 전기적 접속을 방지한다는 점이다. 이러한 문제는 현대의 깊은 서브-마이크론 반도체 기술의 감소하는 본드 패드 형태 특성에 의해 더욱 악화된다. 감소하는 본드 패드 형태는 더 작은 와이어 본드가 형성되는 더 작은 본드 패드를 포함한다. 이것은 프로브 컨택트에 의해 손상된 본드 패드에 대한 품질 및 신뢰성 우려를 증가시킨다. 본드 패드 크기가 감소함에 따라, 본드 패드 영역에 대한 프로브 컨택트에 의해 야기되는 손상 비율이 증가한다. 축소되는 본드 패드 형태의 또 다른 문제는 본드 패드간의 간격이 캔틸레버 프로브 니들과 같은 전통적인 방법을 이용한 강력한 프로브 테스팅에 대해서는 너무 작을 수 있다는 점이다.
그러므로, 신뢰할 수 없는 와이어 본드 접속을 유발하지 않고 다이를 프로브 테스트하고 작은 본드 패드 및 본드 패드의 미세한 피치 간격을 가지는 다이 상에서의 강력한 프로브 테스트를 보장하는 능력이 필요하다. 또한, 하나의 패키지 내에서 복수의 다이로의 전기적 접속을 제공하는 능력도 필요하다. 그리고, 다수의 경우에, 단가를 하향시키기 위해 다이 크기에 크게 영향을 주지 않으면서 상기 기준을 충족시킬 필요가 있다.
도 1은 본 발명에 따른 와이어 본드 패드의 탑-다운 뷰를 예시하고 있다.
도 2는 본 발명에 따라 도 1의 와이어 본드 패드를 가지는 반도체 디바이스의 단면도를 예시하고 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도를 예시하고 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도를 예시하고 있다.
도 5 내지 14는 본 발명에 따라 복수의 와이어 본드를 구비하는 집적 회로의 다른 실시예의 탑 다운 뷰를 예시하고 있다.
도 15는 본 발명의 하나의 실시예에 따른 와이어 본드 패드의 탑 다운 뷰를 예시하고 있다.
도 16은 본 발명의 하나의 실시예에 따른 도 15의 본드 패드를 구비하는 반도체 디바이스의 단면도를 예시하고 있다.
도 17은 본 발명의 하나의 실시예에 따른 복수의 와이어 본드 패드를 구비하는 집적 회로의 탑 다운 뷰를 예시하고 있다.
도 18은 본 발명의 다른 실시예에 따른 와이어 본드 패드의 탑 다운 뷰를 예시하고 있다.
도 19는 본 발명의 다른 실시예에 따른 도 18의 본드 패드를 구비하는 반도체 디바이스의 단면도를 예시하고 있다.
도 20은 본 발명의 다른 실시예에 따른 복수의 와이어 본드 패드를 구비하는 집적 회로의 탑 다운 뷰를 예시하고 있다.
도 21은 본 발명의 하나의 실시예에 따라 각각이 복수의 와이어 본드 패드를 구비하는 복수의 집적 회로 다이의 탑 다운 뷰를 예시하고 있다.
일반적으로, 본 발명은 복수의 본드 패드를 구비하는 집적 회로를 제공한다. 복수의 본드 패드 각각은 실질적으로 중첩되지 않고 인접하는 프로브 영역 및 와이어 본드 영역을 가지고 있다. 하나의 실시예에서, 본드 패드는 집적 회로의 액티브 회로 및/또는 전기적 상호접속층 상으로 연장된다. 본드 패드의 일부 또는 전부가 상호접속층 위로 연장되고, 패드의 일부는 패시베이션 층 상에 형성되어 최종 금속층 패드에 접속된다. 하나의 실시예에서, 본드 패드는 알루미늄으로 형성되고 최종 금속층 패드는 구리로 만들어진다.
와이어 본드 영역으로부터 프로브 영역을 분리시키고 액티브 회로 상에 본드 패드를 형성하는 것을 수 개의 장점들을 가지고 있다. 본드 패드간의 매우 미세한 피치를 요구하는 어플리케이션에서, 프로브 영역 및 와이어 본드 영역은 엇갈리게 되어 프로브 영역간 거리를 효율적으로 증가시킨다. 와이어 본드 영역으로부터 프로브 영역을 분리시킴으로써, 와이어 본드 영역이 프로브 테스팅에 의해 손상되지 않고, 더 신뢰성있는 와이어 본드를 허용한다. 금속 상호접속층을 포함하여, 액티브 회로 상에 본드 패드를 형성하는 것은 집적 회로가 더 작게 되는 것을 허용한다.
본 발명의 다른 실시예에서, 복수의 본드 패드 각각은 실질적으로 중첩되지 않고 인접하는 제1 와이어 본드 영역과 제2 와이어 본드 영역을 구비하고 있다. 하나의 실시예에서, 본드 패드는 집적 회로의 액티브 회로 및/또는 전기적 상호접속층 위로 확장된다. 본드 패드의 일부 또는 전부가 상호접속층 위로 확장되고, 패드의 일부가 패시베이션 층 상에 형성되어 최종 금속층 패드에 접속된다. 하나의 실시예에서, 본드 패드는 제1 및 제2 와이어 본드 영역뿐만 아니라 프로브 영역도 포함한다.
각 본드 패드에서 복수의 와이어 본드 영역을 제공하는 능력은 각 본드 패드로의 복수의 와이어 본드 접속을 허용한다. 이것은, 와이어 본드 접속이 스택된 구성으로 되어 있거나 서로 인접하여 있는지 여부에 관계없이, 집적 회로 다이간의 더 효율적인 와이어 본드 접속을 허용한다. 또한, 복수의 와이어 본드 영역으로부터 프로브 영역을 분리시킴으로써, 와이어 본드 영역이 프로브 테스팅에 의해 손상되지 않고, 더 신뢰성있는 와이어 본드를 허용한다. 또한, 상기 언급된 바와 같이, 금속 상호접속층을 포함하여, 본드 패드를 액티브 회로 상에 형성하는 것은 집적 회로가 더 작게 되는 것을 허용한다.
도 1은 본 발명에 따른 본드 패드(10)의 탑 다운 뷰를 예시하고 있다. 본드 패드(10)는 점선으로 표시된 바와 같이, 와이어 본드 영역(12) 및 프로브 영역(14)으로 분리된다. 와이어 본드 영역(12) 및 프로브 영역(14)은 와이어 본딩 및 프로빙 툴의 크기와 정확도를 수용하는데 필요한 대로 레이아웃되고 크기 조정된다. 예시된 실시예에서, 와이어 본드 영역(12)이 프로브 영역(14)보다 작게 도시되어 있다. 다른 실시예들에서는, 영역은 다르게 크기를 가질 수 있다.
본드 패드(10)는 도 2, 도 3 및 도 4에 예시된 단면도를 가지는 다른 반도체 디바이스로 설계될 수 있다. 유의할 점은, 유사하거나 동일한 요소에는 전체 도면에 걸쳐 동일한 참조 부호가 주어져 있다는 점이다. 또한, 도면들이 스케일링되도록 도시되지 않았다는 점에 유의하라. 도 2는 본 발명에 따른 반도체 디바이스(20)의 단면도를 예시하고 있다. 반도체 디바이스(20)는 에지 또는 주변부(25), 패시베이션 층(18), 본드 패드(10), 상호접속 영역(24), 및 액티브 영역, 또는 기판(26)을 구비하고 있다. 본드 패드(10)는 와이어 본드 영역(12) 및 프로브 영역(14, 도 1 참조)을 구비하고 있고, 주변부(25)에 대해 배치된다. 상호접속 영역(24)은 반도체 디바이스(20)의 다양한 컴포넌트들 사이에서 전력, 그라운드, 신호 및 다른 라인을 라우팅하기 위한 금속층(28, 30, 및 32)을 포함한다. 도 2에 예시된 바와 같이, 이하에서는 최종 금속층(28)으로 지칭되는 금속층(28)은 반도체 디바이스(20)의 표면 근처에 배치되고 프로브 및 와이어 본드가 반도체 디바이스(20)의 외부에 배치된 디바이스(도시되지 않음)로의 접속을 하기 위해 적용되는 본드 패드(10)를 포함한다. 상호접속 영역(24)의 금속층은 비아를 이용하여 서로 상호접속된다. 상호접속 금속층(32)은 컨택트로 액티브 영역(26)에 전기적으로 접속된다.
반도체 디바이스(20)는 액티브 영역(26) 또는 기판에 전기 회로를 형성하기 위한 종래의 제조 기술에 종속된다. 전기 회로는 예를 들면, 통신, 운송, 일반적인 계산, 또는 오락과 같은 다양한 집적 회로 어플리케이션을 위한 것이다. 예시된 실시예에서, 금속층(28, 30 및 32)은 예를 들면 알루미늄, 구리 또는 금과 같은 도전성 재료에 형성된다. 다른 실시예에서, 더 많거나 더 적은 금속층이 있을 수 있다. 본드 패드(10)는 최종 금속층(28)의 일부로서 형성된다. 금속층(28)이 형성된 후, 패시베이션 층(18)은 반도체 디바이스의 표면 상에 피착된다. 개구는 본드 패드(10) 상에 도시된 바와 같이, 패시베이션 층(18) 내에 제공되어, 반도체 디바이스(20)의 사이와 같이, 패키지 상의 핀으로의 전기적 접촉을 허용한다.
본드 패드(10)는 구리의 비교적 두꺼운 층으로 형성된다. 하나의 실시예에서, 구리는 0.3 내지 1.0 마이크론의 두께일 수 있다. 테스트는 본드 패드(10)가 와이어 본딩 툴의 충격을 견딜 수 있을 만큼 강하며 도 2에 예시된 바와 같이 상호접속층(24) 및 액티브 영역(26)의 임의의 기저 회로로의 어떠한 손상없이 상호접속층(24) 상에 형성될 수 있다는 것을 보여주고 있다.
도 3은 본 발명에 따른 반도체 디바이스(34)의 단면도를 예시하고 있다. 반도체 디바이스(34)는 에지 또는 주변부(25), 패시베이션 층(18), 상호접속 영역(24), 액티브 영역(26), 및 본드 패드(36)를 구비하고 있다. 본드 패드(36)는 최종 금속층 패드(16) 및 알루미늄 패드 층(35)을 포함한다. 알루미늄 패드 층(35)은 와이어 본드 영역(38) 및 프로브 영역(37)을 포함한다. 알루미늄 패드 층(35)은 약 0.5 내지 2.0 마이크론 두께일 수 있다. 본드 패드(36)는 반도체 디바이스(34)의 주변부(25)에 대해 배치되고 배리어 층(22)에 의해 최종 금속층 패드(16)로부터 분리된다. 본드 패드(36)는 프로브 영역(37) 및 와이어 본드 영역(38)을 수용하도록 레이아웃되고 크기 조정된다.
반도체 디바이스(34)는 도 2의 반도체 디바이스(20)에 대해 기재된 바와 같이, 제조 기술 및 재료에 종속된다. 뿐만 아니라, 배리어 층(22)은 패시베이션 층(18) 상에 형성되어, 최종 금속층 패드(16)와 본드 패드(36)의 사이, 및 본드 패드(36) 및 패시베이션 층(18)의 사이에 확산 배리어 및 접착층을 제공한다. 배리어 층(22)이 피착된 후, 알루미늄 패드 층(35)이 배리어 층(22) 상에 피착된다. 그리고나서, 배리어 층(22) 및 알루미늄 패드 층(35)이 패터닝되어 프로브 및 와이어 본드 영역에 필요한 최종 형태 및 크기를 형성한다. 예시된 실시예에서, 알루미늄 패드 층(35)은 알루미늄으로부터 형성되지만, 다른 실시예에서, 알루미늄 패드 층(35)은 다른 전기적으로 도전성인 재료로부터 형성될 수 있다. 또한, 상호접속 영역(24)의 금속층(28, 30 및 32), 및 최종 금속층 패드(16)는 구리로 형성된다. 다른 실시예에서, 다른 도전성 재료는 본드 패드(36), 최종 금속층 패드(16), 및 금속층(28, 30, 및 32)에 이용될 수 있다. 예를 들어, 금속층(28, 30, 및 32) 및 최종 금속층 패드(16)는 알루미늄 또는 금으로부터 제조되고, 최종 금속층 패드(16)는 금을 포함한다. 또한, 배리어 층(22)은 예시된 실시예에서 탄탈로부터 형성된다. 그러나, 다른 실시예에서, 배리어 층(22)은 다르고 인접하는 재료 사이에 확산 배리어 및 접착 층을 형성하기 위한 임의의 재료일 수 있다. 확산 및 배리어 재료의 예는 탄탈 질화물, 티타늄, 티타늄 질화물, 니켈, 텅스텐, 티타늄 텅스텐 합금, 및 탄탈 실리콘 질화물이다.
본드 패드(36)의 알루미늄 층 패드(35) 및 최종 금속 패드(16)는 알루미늄 및 구리의 비교적 두꺼운 층으로 각각 형성된다. 그러므로, 본드 패드(36)는 와이어 본딩 툴의 충격을 견딜 만큼 충분히 강하고, 도 3에 예시된 바와 같이, 상호접속층(24) 및 액티브 영역(26)의 임의의 기저 회로에 손상을 주지 않고 상호접속층(24) 상에 형성될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스(40)의 단면도를 예시하고 있다. 반도체 디바이스(40)는 에지 또는 주변부(25), 패시베이션 층(18), 상호접속 영역(24), 활성화 영역(26), 및 본드 패드(44)를 구비하고 있다. 본드 패드(44)는 알루미늄 패드(45) 및 최종 금속 패드(42)를 포함한다. 최종 금속 패드(42)는 최종 금속층(28)의 일부로서 형성된다. 본드 패드(44)는 반도체 디바이스(40)의 주변부(25)에 대해 배치되고 프로브 영역으로 분리되며 와이어 본드 영역은 수직 점선에 의해 도 4에 예시되어 있다. 알루미늄 패드(45)는 배리어 층(43)에 의해 최종 금속층 패드(42)로부터 분리된다.
반도체 디바이스(40)는 도 2 및 도 3에 기재된 바와 같이 제조 기술 및 재료에 종속된다. 그러나, 도 4의 디바이스에서, 본드 패드(44)의 일부는 패시베이션 층(18) 및 기저 액티브 회로(26) 및/또는 상호접속 영역(24) 상으로 확장되고, 나머지 부분은 패시베이션 층(18)의 개구에서 최종 금속층 패드(42)에 접속된다. 상기 설명된 바와 같이, 본드 패드(44)는 와이어 본드 영역과 프로브 영역으로 분리된다. 프로브 영역은 패시베이션 층(18)의 위로 및 상호접속 영역(24)의 전기적 상호접속층(28, 30 및 32) 상에 연장되는 본드 패드(10)의 일부 상에 있다. 와이어 본드 영역은 최종 금속층 패드(42)에 접속되는 본드 패드(44)의 일부 상에 형성된다. 와이어 본드 영역은 기저 회로에 손상이나 변형을 가하지 않고 와이어 본딩 툴의 충격을 견딜 수 있을 만큼 충분히 강하며, 상호접속 영역(24)의 금속층 상에 형성될 수도 있다.
프로브 영역을 패시베이션 층(18) 상에 연장함으로써, 최종 금속층 패드(42)의 크기가 영향을 받지 않고, 본드 패드(44)의 크기가 반도체 디바이스의 전체 크기를 증가시키지 않고 증가될 수 있다. 또한, 최종 금속층 패드(42)가 프로브 테스트 또는 와이어 본딩에 이용되지 않으므로, 최종 금속층 패드(42)의 크기 및 형태, 및 패시베이션 층(18)의 개구의 크기 및 형태만이 본드 패드(44)로의 전기적 접속을 제공하는데 필요한 영역에 의해 제한된다. 다른 실시예들에서, 본드 패드(44)로의 충분한 전기적 접속을 함께 제공하는 복수의 더 작은 최종 금속층 패드 및 대응하는 패시베이션 개구가 있을 수 있다. 본드 패드(44)가 패시베이션 층(18) 상으로 연장되고 최종 금속층 패드(42)의 크기가 영향을 받지 않으므로, 프로브 및 와이어 본드 영역을 레이아웃하는데 더 많은 유연성이 있다. 예를 들어, 다른 실시예에서 프로브 영역 및 와이어 본드 영역은 반드시 인접할 필요는 없다.
본드 패드(44)는 알루미늄으로 형성되고 최종 금속층 패드(42)는 구리로 형성된다. 더 신뢰성있는 와이어 본드를 위해 프로브 영역을 와이어 본드 영역으로부터 분리할 뿐만 아니라, 패시베이션 층(18) 상에서 프로빙하는 것은 최종 금속층 패드(42)의 구리를 부적절하게 노출시키는 위험을 제거한다. 노출된 구리는 쉽게 산화되어 와이어 본딩에 대한 신뢰성없는 표면을 생성한다.
도 5는 본 발명의 하나의 실시예에 따른 반도체 디바이스(60)의 탑다운 뷰를 예시하고 있다. 집적 회로(60)는 도 1에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 2 또는 도 3에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(60)는 집적 회로(60)의 에지(61)를 따라 형성된 복수의 본드 패드(62-65)를 포함한다. 복수의 본드 패드들 각각의 점선은 패시베이션 층에 형성된 개구(66)를 나타낸다. 각 본드 패드는 도 1에 설명된 바와 같이 프로브 영역과 와이어 본드 영역으로 분리된다. 타원으로 경계되어 있는 각 본드 패드의 영역은 프로브 테스팅을 위해 일반적으로 지정된 영역이고, 원으로 경계되어 있는 각 본드 패드의 영역은 와이어 본딩을 위해 일반적으로 지정된 영역이다. 복수의 본드 패드가 주변부(61)에 대해 배열된다. 와이어 본드 영역은 각 본드 패드의 프로브 영역보다 주변부(61)에 더 근접하다. 인접하는 본드 패드의 와이어 본드 영역은 에지(61)로부터 동일한 거리에 일렬로 유지된다. 유사하게, 인접하는 본드 패드의 프로브 영역은 에지(61)로부터 동일한 거리에 일렬로 유지된다. 다른 실시예들에서, 프로브 영역 및 와이어 본드 영역은 상호 교환될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 반도체 디바이스(70)의 탑 다운 뷰를 예시하고 있다. 집적 회로(70)는 도 1에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 4에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(70)는 집적 회로(70)의 에지(71)를 따라 형성된 복수의 본드 패드(72-75)를 포함한다. 복수의 본드 패드들 각각의 점선은 패시베이션 층에 형성된 개구(76)를 나타낸다. 각 본드 패드는 도 1에 설명된 바와 같이 프로브 영역과 와이어 본드 영역으로 분리된다. 타원으로 경계되어 있는 각 본드 패드의 영역은 프로브 테스팅을 위해 일반적으로 지정된 영역이고, 원으로 경계되어 있는 각 본드 패드의 영역은 와이어 본딩을 위해 일반적으로 지정된 영역이다. 복수의 본드 패드가 주변부(71)에 대해 배열된다. 와이어 본드 영역은 각 본드 패드의 프로브 영역보다 주변부(71)에 더 근접하다. 인접하는 본드 패드의 와이어 본드 영역은 에지(71)로부터 동일한 거리에 일렬로 유지된다. 유사하게, 인접하는 본드 패드의 프로브 영역은 에지(71)로부터 동일한 거리에 일렬로 유지된다. 다른 실시예들에서, 프로브 영역 및 와이어 본드 영역은 상호 교환될 수 있다.
본드 패드(72-75)의 일부는 패시베이션 층 상에 형성되고, 본드 패드의 일부는 도 4에 예시된 바와 같이 최종 금속층 패드 상에 형성된다.
도 7은 본 발명의 다른 실시예에 따른 반도체 디바이스(80)의 탑 다운 뷰를 예시하고 있다. 집적 회로(80)는 도 1에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 2 또는 도 3에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(80)는 집적 회로(80)의 에지(81)를 따라 형성된 복수의 본드 패드(82-85)를 포함한다. 복수의 본드 패드들 각각의 점선은 패시베이션 층에 형성된 개구(86)를 나타낸다. 각 본드 패드는 도 1에 설명된 바와 같이 프로브 영역과 와이어 본드 영역으로 분리된다. 타원으로 경계되어 있는 각 본드 패드의 영역은 프로브 테스팅을 위해 일반적으로 지정된 영역이고, 원으로 경계되어 있는 각 본드 패드의 영역은 와이어 본딩을 위해 일반적으로 지정된 영역이다. 복수의 본드 패드는 일반적으로 동일한 크기이고 일반적으로 주변부(81)로부터 동일한 거리에 배열된다.
프로브 영역(타원으로 나타남)은 와이어 본드 영역(원)의 반대 측에 스태거링되고 교대된 방식으로 형성되는데 대해, 와이어 본드 영역은 집적 회로(80)의 에지(81)로부터 동일한 거리에 일렬로 유지된다. 또한, 각 본드 패드의 중앙은 에지(81)로부터 동일한 거리에 일렬로 유지된다. 실질적으로, 모든 본드 패드(82-85)는 도 3에 예시된 바와 같이, 최종 금속층 패드 상에 형성된다.
프로브 영역을 스태거링하거나 교대함으로써, 프로브 영역간 거리가 증가되어, 매우 미세한 피치 디바이스의 더 강력한 프로브 테스팅, 및 예를 들면 캔틸레버 및 수직 프로브 기술과 같은 다양한 프로브 기술을 이용하는 유연성을 허용한다. 현재의 프로브 기술은 지정된 최소 피치 이하의 패드 피치를 지원할 수 없고, 여기에서 피치는 패드간 거리를 지칭한다. 본드 패드를 늘이고 프로브 영역을 스태거링함으로써, 현재의 프로브 기술이 더 작은 피치를 가지는 패드로 확장될 수 있다. 와이어 본드 영역을 일렬로 유지하는 것은 와이어 본딩 장비의 프로그래밍을 더 간단하게 한다. 다른 실시예에서, 프로브 영역 및 와이어 본드 영역이 상호 교환될 수 있다는 것을 유의하라.
도 8은 본 발명의 다른 실시예에 따른 반도체 디바이스(90)의 탑 다운 뷰를 예시하고 있다. 집적 회로(90)는 도 1에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 4에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(90)는 집적 회로(90)의 에지(91)를 따라 형성된 복수의 본드 패드(92-95)를 포함한다. 복수의 본드 패드들 각각의 점선은 패시베이션 층에 형성된 개구(96)를 나타낸다.
도 8의 본드 패드 배열은 패시베이션 층의 개구(96)가 더 작고 일반적으로 원으로 표시된 각 와이어 본드 영역만을 둘러싸도록 되어 있다는 점을 제외하고는, 도 7의 본드 패드 배열과 동일하다. 프로브 영역은 타원으로 표시되고 도 7에 대해 상기 설명된 바와 같이 스태거링되어 있다. 또한, 프로브 영역은 반도체 디바이스(90)의 패시베이션 층 상으로 연장된다.
도 9는 본 발명의 다른 실시예에 따른 반도체 디바이스(100)의 탑 다운 뷰를 예시하고 있다. 집적 회로(100)는 도 1에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 2 또는 도 3에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(100)는 집적 회로(100)의 에지(101)를 따라 형성된 복수의 본드 패드(102-105)를 포함한다. 복수의 본드 패드들 각각의 점선은 패시베이션 층에 형성된 개구(106)를 나타낸다.
패시베이션 층의 개구(106)는 각 본드 패드(102-105)의 와이어 본드 영역(원) 및 프로브 영역(타원)을 둘러싼다. 본드 패드는 스태거링된 방식으로 배열되고, 본드 패드(102, 104)는 본드 패드(103, 105)보다 주변부(101)로부터 더 멀리 떨어져서 배치된다. 또한, 각 본드 패드의 프로브 영역은 도 7 및 도 8에 대해 상기 설명된 바와 같이 스태거링된다. 뿐만 아니라, 각 패드의 와이어 본드 영역은 주변부(101)로부터 동일한 거리에 배열된다.
프로브 테스트 또는 와이어 본딩에 이용되지 않는 영역이 제거되었으므로, 도 9의 본드 패드는 도 8의 본드 패드보다 더 짧다. 본드 패드의 제거된 부분에 의해 제공된 공간은 집적 회로 상에서 더 많은 특징 또는 본드 패드를 반도체 디바이스 상의 더 많은 표면 영역에 제공할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 반도체 디바이스(110)의 탑 다운 뷰를 예시하고 있다. 집적 회로(110)는 도 1에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 4에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(110)는 집적 회로(110)의 에지(111)를 따라 형성된 복수의 본드 패드(112-115)를 포함한다. 복수의 본드 패드들 각각의 점선은 패시베이션 층에 형성된 개구(116)를 나타낸다.
본드 패드(112-115)는 스태거링된 방식으로 배열되고, 본드 패드(112, 114)는 본드 패드(113, 115)보다 주변부(111)로부터 더 멀리 떨어져서 배치된다. 또한, 각 본드 패드의 프로브 영역은 도 7, 도 8, 및 도 9에 대해 상기 설명된 바와 같이 스태거링된다. 뿐만 아니라, 각 패드의 와이어 본드 영역은 주변부(111)로부터 동일한 거리에 배열된다.
패시베이션 층의 개구(116)는 더 작고 일반적으로 원으로 표시된 각 와이어 본드 영역만을 둘러싼다. 프로브 영역은 반도체 디바이스(110)의 패시베이션 층 상으로 연장된다.
도 11은 본 발명의 다른 실시예에 따른 반도체 디바이스(120)의 탑 다운 뷰를 예시하고 있다. 집적 회로(120)는 도 1에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 2 또는 도 3에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(120)는 집적 회로(120)의 에지(121)를 따라 형성된 복수의 본드 패드(122-125)를 포함한다. 복수의 본드 패드들 각각의 점선은 패시베이션 층에 형성된 개구(126)를 나타낸다. 각 본드 패드는 도 1에 설명된 바와 같이 프로브 영역과 와이어 본드 영역으로 분리된다. 타원으로 경계되어 있는 각 본드 패드의 영역은 프로브 테스팅을 위해 일반적으로 지정된 영역이고, 원으로 경계되어 있는 각 본드 패드의 영역은 와이어 본딩을 위해 일반적으로 지정된 영역이다. 복수의 본드 패드는 주변부(121)에 대해 배열된다. 도 11의 실시예에서, 프로브 영역 및 와이어 본드 영역이 모두 스태거링된다.
도 12는 본 발명의 다른 실시예에 따른 반도체 디바이스(130)의 탑 다운 뷰를 예시하고 있다. 집적 회로(130)는 도 1에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 4에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(130)는 집적 회로(130)의 에지(131)를 따라 형성된 복수의 본드 패드(132-135)를 포함한다. 복수의 본드 패드들 각각의 점선은 패시베이션 층에 형성된 개구(136)를 나타낸다. 각 본드 패드는 도 1에 설명된 바와 같이 프로브 영역과 와이어 본드 영역으로 분리된다. 타원으로 경계되어 있는 각 본드 패드의 영역은 프로브 테스팅을 위해 일반적으로 지정된 영역이고, 원으로 경계되어 있는 각 본드 패드의 영역은 와이어 본딩을 위해 일반적으로 지정된 영역이다. 복수의 본드 패드는 주변부(131)에 대해 배열된다. 도 12의 실시예에서, 프로브 영역 및 와이어 본드 영역이 모두 스태거링된다. 또한, 프로브 영역은 패시베이션 층 상에 형성된다.
도 13은 본 발명의 다른 실시예에 따른 반도체 디바이스(140)의 탑 다운 뷰를 예시하고 있다. 집적 회로(140)는 도 1에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 2 및 도 3에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(140)는 집적 회로(140)의 에지(141)를 따라 형성된 복수의 본드 패드(142-145)를 포함한다. 복수의 본드 패드들 각각의 점선은 패시베이션 층에 형성된 개구(146)를 나타낸다. 타원으로 경계되어 있는 각 본드 패드의 영역은 프로브 테스팅을 위해 일반적으로 지정된 영역이고, 원으로 경계되어 있는 각 본드 패드의 영역은 와이어 본딩을 위해 일반적으로 지정된 영역이다. 본드 패드의 장축은 에지(141)에 평행하게 배향된다. 인접하는 본드 패드의 와이어 본드 영역 및 프로브 영역은 에지(141)로부터 동일한 거리에 일렬로 유지된다. 본드 패드의 장축이 에지(141)에 평행하게 배향되므로, 본드 패드의 전체 높이가 축소되면서도 패드 제한되지 않은 집적 회로에 대해 분리된 와이어 본드 영역 및 프로브 영역을 유지한다.
도 14는 본 발명의 다른 실시예에 따른 반도체 디바이스(150)의 탑 다운 뷰를 예시하고 있다. 집적 회로(150)는 도 1에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 4에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(150)는 집적 회로(150)의 에지(151)를 따라 형성된 복수의 본드 패드(152-155)를 포함한다. 복수의 본드 패드들 각각의 점선은 패시베이션 층에 형성된 개구(156)를 나타낸다. 타원으로 경계되어 있는 각 본드 패드의 영역은 프로브 테스팅을 위해 일반적으로 지정된 영역이고, 원으로 경계되어 있는 각 본드 패드의 영역은 와이어 본딩을 위해 일반적으로 지정된 영역이다. 본드 패드의 장축은 에지(151)에 평행하게 배향된다. 인접하는 본드 패드의 와이어 본드 영역 및 프로브 영역은 에지(151)로부터 동일한 거리에 일렬로 유지된다. 본드 패드의 장축이 에지(151)에 평행하게 배향되므로, 본드 패드의 전체 높이가 축소되면서도 패드 제한되지 않은 집적 회로에 대해 분리된 와이어 본드 영역 및 프로브 영역을 유지한다. 도 14에서, 프로브 영역은 패시베이션 층 상에 형성된다.
도 15는 본 발명의 다른 실시예에 따른 본드 패드(200)의 탑 다운 뷰를 예시하고 있다. 본드 패드(200)는 점선으로 표시된 바와 같이, 제1 와이어 본드 영역(202) 및 제2 와이어 본드 영역(204)으로 분리된다. 와이어 본드 영역(202) 및 와이어 본드 영역(204)은 와이어 본딩 툴의 크기와 정확도를 수용하는데 필요한 대로 레이아웃되고 크기 조정된다. 예시된 실시예에서, 와이어 본드 영역(202)은 와이어 본드 영역(204)과 동일한 크기인 것으로 도시되어 있다. 다른 실시예에서는, 영역이 다르게 크기 조정될 수 있다.
본드 패드(200)는 예를 들면, 도 16에 예시된 단면도를 가지는 반도체 디바이스(216)와 같은 다른 반도체 디바이스에서 설계될 수 있다. 상기 언급된 바와 같이, 본 명세서에서 유사하거나 동일한 요소들에게는 전체 도면에 걸쳐 동일한 참조 부호가 주어진다는 것에 유의하라. 또한, 숫자들은 스케일링하도록 도시되지 않았다는 것에 유의하라. 도 16은 본 발명의 다른 실시예에 따른 반도체 디바이스(216, 집적 회로(216)으로도 지칭됨)의 단면도를 예시하고 있다. 반도체 디바이스(216)는 에지 또는 주변부(25), 패시베이션 층(18), 상호접속 영역(24), 및 액티브 영역(26), 및 본드 패드(200)를 구비하고 있다. 본드 패드(200)는 알루미늄 패드(210) 및 최종 금속층 패드(206)를 포함한다. 최종 금속층 패드(206)는 최종 금속층(28)의 일부로서 형성된다. 그러므로, 하나의 실시예에서, 본드 패드(200)는 알루미늄으로 형성되고 최종 금속층 패드(206)는 구리로 형성된다. 본드 패드(200)는 반도체 디바이스(216)의 주변부(25)에 대해 배치되고 도 16에 예시된 바와 같이 수직 점선에 의해 2개의 와이어 본드 영역으로 분리된다. 도 16의 예시된 실시예에서, 알루미늄 패드(210)는 최종 금속층 패드(206)와 알루미늄 패드(210)의 사이 및 알루미늄 패드(210)와 패시베이션 층(18)의 사이에 확산 배리어 및 접착층을 제공하는 배리어 층(212)에 의해 최종 금속층 패드(206)로부터 분리된다. 그러나, 다른 실시예에서, 배리어 층(212)이 존재하지 않을 수도 있다는 것에 유의하라. 예를 들어, 최종 금속층 패드(206)가 구리보다는 알루미늄으로 형성된 경우, 배리어 층(212)이 필요하지 않을 수도 있다. 또한, 본드 패드(200)는 예를 들어, 알루미늄, 구리 및 금과 같은 임의의 와이어 본딩가능한 도전성 재료로 형성될 수 있다는 것에 유의하라.
반도체 디바이스(216)는 도 4에 설명된 바와 같이 제조 기술 및 재료에 종속된다. 도 4에서와 같이, 도 16의 디바이스에서, 본드 패드(200)의 일부가 패시베이션 층(18) 및 기저 액티브 회로(26) 및/또는 상호접속 영역(24) 상으로 연장되고, 잔여 부분이 패시베이션 층(18)의 개구에서 최종 금속 패드(206)에 접속된다. 상기 설명된 바와 같이, 본드 패드(200)는 와이어 본드 영역(202) 및 와이어 본드 영역(204)으로 분리된다. 예시된 실시예에서, 와이어 본드 영역(204)은 최종 금속층 패드(206)에 접속되는 본드 패드(200)의 일부 위에 형성되고, 와이어 본드 영역(202)은 패시베이션 층(18) 상에 형성된다. 즉, 본드 패드(200)의 일부가 패시베이션 층(18) 상으로 연장된다는 것에 유의하라. 그러므로, 하나의 실시예에서, 와이어 본드 영역(202) 또는 와이어 본드 영역(204) 중 하나의 비-주변부, 또는 다르게는 와이어 본드 영역(202) 또는 와이어 본드 영역(204) 중 하나의 대부분이 패시베이션 층(18) 상에 배치될 수 있다. 예를 들어, 하나의 실시예에서, 와이어 본드 영역(204)의 일부만이 최종 금속층 패드(206)에 접속되는 본드 패드(200)의 일부 위에 형성될 수 있다. 이러한 실시예에서, 모든 와이어 본드(202) 및 와이어 본드(204)의 나머지 부분이 패시베이션 층(18)의 위에 놓여진다. 다르게는, 모든 와이어 본드(204) 및 와이어 본드(202)의 나머지 부분이 최종 금속층 패드(206)에 접속되는 본드 패드(200)의 일부 위에 형성된다. 이러한 실시예에서, 와이어 본드(202)의 나머지 부분만이 패시베이션 층(18)의 위에 놓여질 것이다. 또 다른 실시예에서, 패시베이션 층(18)은 본드 패드(200)의 복수의 부분(와이어 본드(204)의 일부, 와이어 본드(202)의 일부, 또는 양쪽 일부)이 최종 금속층(28)에 접속하는 최종 금속층(28)을 노출시키는 복수의 개구를 가질 수 있다.
유의할 점은, 패시베이션 층(18) 상으로 연장되는 와이어 본드 영역이 기저 패시베이션 층(18) 또는 회로에 손상을 가하거나 변형을 주지 않고 와이어 본딩 툴의 충격을 견딜만큼 충분히 강하다는 점이다. 또한, 유의할 점은, 단지 2개의 와이어 본드 영역만이 도 15 및 도 16에 예시되어 있지만, 본드 패드(200)는 임의의 개수의 와이어 본드 영역을 포함하도록 형성될 수 있고 단지 2개로 제한되지 않는다는 점이다.
본드 패드(200)를 패시베이션 층(18)으로 연장함으로써, 최종 금속층 패드(206)의 크기가 영향을 받지 않고, 본드 패드(200)의 크기는 반도체 디바이스의 전체 크기를 증가시키지 않고 증가될 수 있다. 본드 패드(200)의 증가된 크기는 하나의 본드 패드로의 복수의 와이어 본드 접속을 허용하고, 이는 도 21을 참조하여 이하에 더 상세하게 설명되는 바와 같이, 복수의 집적 회로 다이를 함께 패키징하는데 이용될 수 있다. 또한, 최종 금속층 패드(206)가 와이어 본딩에 이용되지 않으므로, 최종 금속층 패드(206)의 크기 및 형태, 및 패시베이션 층(18)의 개구의 크기 및 형태는 단지 본드 패드(200)에 전기적 접속을 제공하는데 필요한 영역에 의해서만 제한된다. 다른 실시예에서, 본드 패드(200)에 충분한 전기적 접속을 함께 제공하는 복수의 더 작은 최종 금속층 패드 및 대응하는 패시베이션 개구가 있을 수 있다. 본드 패드(200)는 패시베이션 층(18) 상으로 연장되고 최종 금속층 패드(206)의 크기가 영향을 받지 않으므로, 와이어 본드 영역을 레이아웃하는데 더 유연성이 있다. 예를 들어, 와이어 본드 영역은 다른 실시예에서, 반드시 인접할 필요는 없다.
도 17은 본 발명의 다른 실시예에 따른 반도체 디바이스(230)의 탑 다운 뷰를 예시하고 있다. 집적 회로(230)는 도 15에 예시된 본드 패드와 유사한 복수의 본드 패드를 포함하고, 도 16에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(230)는 집적 회로(230)의 에지(232)를 따라 형성된 복수의 본드 패드(222-225)를 포함한다. 복수의 본드 패드 각각의 점선은 패시베이션 층에 형성된 개구(220)를 나타낸다. 각 본드 패드는 도 15에 설명된 바와 같이, 복수의 와이어 본드 영역(즉, 본 예에서는 2개의 영역)으로 분리된다. 원으로 경계되어 있는 각 본드 패드의 영역은 일반적으로 와이어 본딩을 위해 지정된 영역이다. 복수의 본드 패드는 주변부(232)에 대해 배열된다. 예시된 실시예에서, 본드 패드는 에지(232)로부터 동일한 거리에 일렬로 유지된다. 다른 실시예에서, 복수의 본드 패드 각각은 도 17에 예시된 2개보다 더 많은 와이어 본드 영역을 포함할 수 있다.
본드 패드(222-225)의 일부는 패시베이션 층 상에 형성되고, 본드 패드의 일부는 도 16에 예시된 바와 같이 최종 금속층 패드 상에 형성된다. 유의할 점은, 개구(220)는 와이어 본드 영역의 전체 하나의 아래에 있는 것으로 예시되어 있지만, 개구는 도 16을 참조하여 상기 설명되었던 바와 같이 다양한 방식으로 형성될 수 있다는 점이다. 또한, 개구(220)는 임의의 크기 또는 형태를 가질 수 있다. 예를 들어, 개구(220)는 전체 본드 패드(222) 정도의 크기일 수 있거나, 예시된 것보다 더 작을 수 있다. 개구(220)는 원형, 정사각형 등과 같은 임의의 형태일 수 있다. 다르게는, 개구(220)는 본드 패드(222) 아래에 복수의 개구(임의의 크기 또는 형태를 가짐)를 포함한다. 또한, 다른 실시예들은 본드 패드(222-225)에 대해 다른 구성을 이용할 수도 있다는 점에 유의하라. 예들 들면, 이들은 다양한 다른 방식으로 스태거링되거나, 크기조정되거나, 레이아웃되거나 배치될 수 있다. 예를 들어, 도 7-14에 예시된 구성은 어떠한 프로브 영역이 제공되지 않더라도, 복수의 와이어 본드 영역을 가지는 본드 패드에 이용될 수도 있다. 그러나, 이하에 설명되는 바와 같이, 다른 실시예들은 복수의 와이어 본드 영역 및 하나의 프로브 영역(또는 복수의 프로브 영역)을 가지는 본드 패드에 대해 도 5-14의 구성을 이용할 수 있다.
도 18은 본 발명의 다른 실시예에 따른 본드 패드(300)의 탑 다운 뷰를 예시하고 있다. 본드 패드(300)는 점선으로 표시된 바와 같이, 프로브 영역(302), 제1 와이어 본드 영역(304), 및 제2 와이어 본드 영역(306)으로 분리된다. 와이어 본드 영역(304, 306) 및 프로브 영역(302)은 와이어 본딩 및 프로빙 툴의 크기 및 정확도를 수용하도록 필요한 대로 레이아웃되고 크기조정된다. 예시된 실시예에서, 와이어 본드 영역(304)은 동일한 크기를 가지고 있고 와이어 본드 영역(306)에 인접한 것으로 도시되어 있다. 또한, 예시된 실시예에서, 와이어 본드 영역(304, 306)은 프로브 영역(302)보다 더 작게 도시된다. 그러나, 다른 실시예에서, 영역은 다르게 크기 조정될 수 있다. 또한, 다른 실시예에서, 프로브 영역(302)은 와이어 본드 영역(304) 및 와이어 본드 영역(306)의 사이에 배치되거나, 와이어 본드(304)에 인접한 것보다 와이어 본드(306)에 더 인접하여 반대측에 배치될 수도 있다. 다른 실시예에서, 프로브 영역(302)은 와이어 본드 영역(304, 306) 양쪽에 또는 와이어 본드 영역(304, 306)의 한쪽에만 인접할 수 있다. 즉, 와이어 본드 및 프로브 영역의 임의의 순서가 이용되어 본드 패드(300)를 형성한다. 또한, 예시되지는 않았지만, 본드 패드(300)는 필요한 대로, 임의의 개수의 와이어 본드 영역 및 임의의 개수의 프로브 영역을 임의의 순서로 포함할 수 있다.
본드 패드(300)는 예를 들면 도 19에 예시된 단면도를 가지는 반도체 디바이스(314)와 같은 다른 반도체 디바이스에서 설계될 수 있다. 도 19는 본 발명의 다른 실시예에 따른 반도체 디바이스(314, 집적 회로(314)로도 지칭됨)의 단면도를 예시하고 있다. 반도체 디바이스(314)는 에지 또는 주변부(25), 패시베이션 층(18), 상호접속 영역(24), 및 액티브 영역(26), 및 본드 패드(300)를 포함한다. 본드 패드(300)는 알루미늄 패드(308) 및 최종 금속층 패드(206)를 포함한다. 최종 금속층 패드(206)는 최종 금속층(28)의 일부로서 형성된다. 그러므로, 하나의 실시예에서, 본드 패드(300)는 알루미늄으로 형성되고, 최종 금속층 패드(206)는 구리로 형성된다. 본드 패드(300)는 반도체 디바이스(314)의 주변부(25)에 대해 배치되고 도 19에서 수직 점선으로 예시된 바와 같이, 2개의 와이어 본드 영역(304, 306) 및 프로브 영역(302)으로 분리된다. 도 19의 예시된 실시예에서, 알루미늄 패드(308)는 최종 금속층 패드(206)와 알루미늄 패드(308)의 사이 및 알루미늄 패드(308)와 패시베이션 층(18)의 사이에 확산 배리어 및 접착층을 제공하는 배리어 층(310)에 의해 최종 금속층 패드(206)로부터 분리된다. 그러나, 다른 실시예에서, 배리어 층(310)은 제공되지 않을 수도 있다는 점에 유의하라. 예를 들어, 최종 금속층 패드(206)가 구리보다는 알루미늄으로 형성되는 경우에 배리어 층(310)은 필요하지 않을 수도 있다. 또한, 본드 패드(200)가 예를 들면, 알루미늄, 구리 및 금과 같은 임의의 와이어 본딩가능한 도전성 재료로 형성될 수 있다는 점에 유의하라.
반도체 디바이스(314)는 도 16에 설명된 제조 기술 및 재료에 종속된다. 도 16에서와 같이, 도 19의 디바이스에서, 본드 패드(300)의 일부가 패시베이션 층(18) 및 기저 액티브 회로(26) 및/또는 상호접속 영역(24) 상으로 연장되고, 잔여 부분이 패시베이션 층(18)의 개구에서 최종 금속 패드(206)에 접속된다. 상기 설명된 바와 같이, 본드 패드(300)는 프로브 영역(302), 와이어 본드 영역(304) 및 와이어 본드 영역(306)으로 분리된다. 예시된 실시예에서, 와이어 본드 영역(306)은 최종 금속층 패드(206)에 접속되는 본드 패드(300)의 일부 위에 형성되고, 와이어 본드 영역(304) 및 프로브 영역(302)은 패시베이션 층(18) 위로( 및 상호접속 영역(24) 및 액티브 영역(26)의 전기적 상호접속층(28, 30 및 32) 상) 연장되는 본드 패드(300)의 일부에 형성된다. 즉, 본드 패드(300)의 일부가 패시베이션 층(18) 상으로 연장된다는 것에 유의하라. 그러므로, 하나의 실시예에서, 와이어 본드 영역(304), 와이어 본드 영역(306) 또는 프로브 영역(302) 중 하나의 비-주변부, 또는 다르게는 와이어 본드 영역(304), 와이어 본드 영역(306), 또는 프로브 영역(302) 중 하나의 대부분이 패시베이션 층(18) 상에 배치될 수 있다. 예를 들어, 하나의 실시예에서, 와이어 본드 영역(306)의 일부만이 최종 금속층 패드(206)에 접속되는 본드 패드(300)의 일부 위에 형성될 수 있다. 이러한 실시예에서, 모든 와이어 본드(304), 프로브 영역(302) 및 와이어 본드(306)의 나머지 부분이 패시베이션 층(18)의 위에 놓여진다. 다르게는, 와이어 본드 영역(304, 306) 및 프로브 영역(302)의 임의의 부분은 잔여 부분이 패시베이션 층(18)으로 연장되는 최종 금속층 패드(206)에 접속되는 본드 패드(300)의 일부에 형성된다. 또 다른 실시예에서, 패시베이션 층(18)은 본드 패드(300)의 복수의 부분이 최종 금속층(28)에 접속하는 최종 금속층(28)을 노출시키는 복수의 개구를 가질 수 있다.
유의할 점은, 패시베이션 층(18) 상으로 연장되는 와이어 본드 영역(304, 306)이 기저 패시베이션 층(18) 또는 회로에 손상을 가하거나 변형을 주지 않고 와이어 본딩 툴의 충격을 견딜만큼 충분히 강하다는 점이다. 또한, 유의할 점은, 프로브 영역(302)이 패시베이션 층(18) 상에 형성될 때, 프로브 툴의 충격은 패시베이션 층(18)에 어느 것도 손상을 가하지 않는다는 점이다.
본드 패드(300)를 패시베이션 층(18)으로 연장함으로써, 최종 금속층 패드(206)의 크기가 영향을 받지 않고, 본드 패드(300)의 크기는 반도체 디바이스의 전체 크기를 증가시키지 않고 증가될 수 있다. 본드 패드(300)의 증가된 크기는 하나의 본드 패드로의 복수의 와이어 본드 접속을 허용하고, 이는 도 21을 참조하여 이하에 더 상세하게 설명되는 바와 같이, 복수의 집적 회로 다이를 함께 패키징하는데 이용될 수 있고, 동시에 프로브 테스팅을 허용한다. 또한, 최종 금속층 패드(206)가 프로브 테스트 또는 와이어 본딩에 이용되지 않으므로, 최종 금속층 패드(206)의 크기 및 형태, 및 패시베이션 층(18)의 개구의 크기 및 형태는 단지 본드 패드(300)에 전기적 접속을 제공하는데 필요한 영역에 의해서만 제한된다. 다른 실시예에서, 본드 패드(300)에 충분한 전기적 접속을 함께 제공하는 복수의 더 작은 최종 금속층 패드 및 대응하는 패시베이션 개구가 있을 수 있다. 본드 패드(300)는 패시베이션 층(18) 상으로 연장되고 최종 금속층 패드(206)의 크기가 영향을 받지 않으므로, 프로브 및 와이어 본드 영역을 레이아웃하는데 더 많은 유연성이 있다. 예를 들어, 프로브 및 와이어 본드 영역은 다른 실시예에서, 반드시 인접할 필요는 없다.
동일한 본드 패드로의 복수의 와이어 본드 접속을 허용하기 위해 복수의 와이어 본드 영역을 가질 뿐만 아니라, 프로브 영역을 와이어 본드 영역 또는 영역들로부터 분리하는 것은 더 신뢰성있는 와이어 본드를 허용한다. 또한, 와이어 본드 영역 또는 영역들로부터 프로브 영역을 분리하는 것은, 최종 금속층 패드(206)의 구리를 부적절하게 노출시키는 위험을 제거하는 패시베이션 층(18) 상으로 프로빙하는 것을 허용한다. 노출된 구리는 용이하게 산화되어 와이어 본딩에 대한 신뢰할 수 없는 표면을 생성한다.
도 20은 본 발명의 다른 실시예에 따른 반도체 디바이스(324)의 탑 다운 뷰를 예시하고 있다. 집적 회로(324)는 도 18에 예시된 본드 패드(300)와 유사한 복수의 본드 패드를 포함하고, 도 19에 예시된 실시예에 따라 구성될 수 있다. 집적 회로(324)는 집적 회로(324)의 에지(322)를 따라 형성된 복수의 본드 패드(318-321)를 포함한다. 복수의 본드 패드 각각의 점선은 패시베이션 층에 형성된 개구(316)를 나타낸다. 각 본드 패드는 도 18에 설명된 바와 같이, 복수의 와이어 본드 영역(즉, 본 예에서는 2개의 영역) 및 하나의 프로브 영역으로 분리된다. 타원으로 경계되어 있는 각 본드 패드의 영역은 일반적으로 프로브 테스팅을 위해 지정된 영역이고, 원으로 경계되어 있는 각 본드 패드의 영역은 일반적으로 와이어 본딩을 위해 지정된 영역이다. 복수의 본드 패드는 주변부(322)에 대해 배열된다. 예시된 실시예에서, 와이어 본드 영역은 각 본드 패드의 프로브 영역보다 주변부(322)에 더 근접하고, 인접하는 본드 패드의 와이어 본드 영역은 에지(322)로부터 동일한 거리에 일렬로 유지된다. 유사하게, 인접하는 본드 패드의 프로브 영역은 에지(322)로부터 동일한 거리에 일렬로 유지된다. 다른 실시예들에서, 복수의 본드 패드 각각은 도 20에 예시된 2개보다 더 많은 와이어 본드 영역 및/또는 더 많은 프로브 영역을 포함할 수 있다. 또한, 도 18을 참조하여 설명된 바와 같이, 각 본드 패드에서 프로브 영역 및 와이어 본드 영역은 임의의 순서로 배열될 수 있다.
본드 패드(318-321)의 일부는 패시베이션 층 상에 형성되고, 본드 패드의 일부는 도 19에 예시된 바와 같이 최종 금속층 패드 상에 형성된다. 유의할 점은, 개구(316)는 와이어 본드 영역의 전체 하나의 아래에 있는 것으로 예시되어 있지만, 개구(316)는 도 19를 참조하여 상기 설명되었던 바와 같이 다양한 방식으로 형성될 수 있다는 점이다. 또한, 개구(316)는 임의의 크기 또는 형태를 가질 수 있다. 예를 들어, 개구(316)는 전체 본드 패드(318) 정도의 크기일 수 있거나, 예시된 것보다 더 작을 수 있다. 개구(316)는 원형, 정사각형 등과 같은 임의의 형태일 수 있다. 다르게는, 개구(316)는 본드 패드(318) 아래에 복수의 개구(임의의 크기 또는 형태를 가짐)를 포함한다. 또한, 다른 실시예들은 본드 패드(318-321)에 대해 다른 구성을 이용할 수도 있다는 점에 유의하라. 예들 들면, 이들은 상기 도 7-14에 예시된 바와 같이, 다양한 다른 방식으로 스태거링되거나, 크기조정되거나, 레이아웃되거나 배치될 수 있다. 예를 들어, 도 7-14에 예시된 구성은 복수의 와이어 본드 영역 및 하나 이상의 프로브 영역을 가지는 본드 패드에 이용될 수도 있다.
도 21은 본 발명의 하나의 실시예에 따라, 복수의 와이어 본드 영역을 가지는 본드 패드를 이용한 복수의 집적 회로 다이 구성(325)의 탑 다운 뷰를 예시하고 있다. 유의할 점은, 상기 도면은 스케일링되지 않고 모든 본드 패드가 도시된 것을 아니라는 점이다. 즉, 단지 본드 패드의 일부만이 설명의 용이함을 위해 예시되어 있지만, 본 기술분야의 통상의 기술자라면, 본드 패드 구성을 완성하는 방법을 잘 알고 있을 것이다. 도 21은 제1 집적 회로 다이(328), 및 제1 집적 회로 다이(328) 위에 스택된 제2 집적 회로 다이(330)을 가지는 인쇄된 회로 기판(PCB, 326)을 예시하고 있다. 즉, 도 21은 스택된 멀티-칩 패키지로 구성된 복수의 집적 회로 다이 구성을 예시하고 있다. 집적 회로 다이(330)는 집적 회로 다이(330)의 주변부(즉, 집적 회로 다이(330)의 주변 영역)를 따라 배치된 본드 패드(332-334, 336, 337 및 353), 및 집적 회로 다이(330)의 비주변부 영역에 배치된 본드 패드(350)를 포함한다. 예시된 실시예에서, 본딩 패드(332-334, 336, 337 및 353) 각각은 하나의 와이어 본드 영역을 가지고 있지만, 다른 실시예에서는 임의의 개수의 와이어 본드 영역 및 하나 이상의 프로브 영역을 또한 가질 수 있다. 집적 회로 다이(328)는 집적 회로 다이(328)의 주변부(즉, 집적 회로 다이(328)의 주변 영역)를 따라 배치되는 본드 패드(338-343) 및 집적 회로 다이(328)의 비 주변부 영역의 본드 패드(351)를 포함한다. 예시된 실시예에서, 본드 패드(338-343) 각각은 복수의 와이어 본드 영역을 가지고 있고, 본드 패드(343)는 복수의 와이어 본드 영역 및 프로브 영역을 가지고 있다. 그러나, 다른 실시예들에서, 각 본드 패드는 임의의 개수의 와이어 본드 및 프로브 영역을 가질 수 있다. PCB(326)는 본드 포스트(344-348, 및 352)를 포함한다.
도 21에 예시된 바와 같이, 복수의 와이어 본드 영역을 가지는 본드 패드는 하나의 본드 패드에 복수의 전기적 접속을 제공하는데 이용될 수 있다. 예를 들어, 집적 회로(330)의 비-주변부 영역에 배치된 본드 패드(350)는 집적 회로(330) 상의 본드 패드(353) 및 집적 회로(328) 상의 본드 패드(351) 양쪽에 대한 접속(예를 들면, 와이어 접속)을 제공하는데 이용될 수 있다. 예를 들어, 하나의 실시예에서, 본드 패드(350)는 집적 회로(330) 상의 다른 위치로 라우팅되는데 필요한 전력 또는 그라운드 및 집적 회로(328) 상의 본드 패드에 대응할 수 있다. 그러면, 2개의 와이어 본드 영역을 가지는 본드 패드(351)는 본드 포스트(352)로의 제2 와이어 본드 접속을 가짐으로써, 단지 2개의 본드 패드만을 이용하여 집적 회로(330)로부터 집적 회로(328) 및 PCB(326)으로의 접속(예를 들면, 와이어 접속)이 만들어질 수 있다. 마찬가지로, 집적 회로(328) 상의 본드 패드(339, 342)는 각각 집적 회로(330)의 본드 패드(334, 336)와 PCB(326)(본드 포스트(345) 및 본드 포스트347))간의 전기적 접속(예를 들면, 와이어 접속), 및 본드 패드(339, 342)와 PCB(326)(본드 포스트(345) 및 본드 포스트(347))간의 접속을 허용한다. 복수의 와이어 본드 영역을 가지는 본드 패드를 이용하기 때문에, PCB(326)로의 복수의 다이 접속을 허용하기 위해 추가 본드 패드가 필요하지 않다. 또한, 도시되지는 않았지만, 전기 접속은 집적 회로(330)로부터 PCB(326)로 바로 만들어질 수 있다는 점에 유의하라. 예를 들어, 본드 패드(350)로부터의 접속들 중 하나는 집적 회로 다이(328) 상의 본드 패드(351)를 통해 본드 포스트(352)에 접속되기 보다는 본드 포스트(352)에 직접 접속될 수 있다.
본드 패드(343)는 프로브 영역뿐만 아니라 복수의 와이어 본드 영역을 가지는 본드 패드의 예를 예시하고 있다. 본드 패드는 집적 회로 다이(330)로부터(본드 패드(332, 333)로부터)의 복수의 와이어 본드 접속을 수용하고 단지 하나의 본드 패드를 이용하여 PCB(326)(본드 포스트(334)로))로의 와이어 본드 접속을 제공하도록, 복수의 와이어 본드 영역을 가지는 본드 패드의 예를 예시하고 있다. 추가적으로, 복수의 와이어 본드 영역을 가지는 본드 패드는 동일한 집적 회로 다이의 본드 패드간의 전기적 접속을 제공하는데 이용될 수 있다. 예를 들어, 본드 패드(350)는 집적 회로 다이(330)(본드 패드(351))로의 외부에 존재하는 와이어 본드 접속 및 집적 회로 다이(330)(본드 패드(353))로의 내부에 존재하는 와이어 본드 접속을 허용한다. 마찬가지로, 본드 패드(341)는 집적 회로 다이(328)(본드 포스트(346))로의 외부에 존재하는 와이어 본드 접속 및 집적 회로 다이(328)(본드 패드(340))로의 내부에 존재하는 와이어 본드 접속을 허용한다. 그러므로, 자명한 바와 같이, 복수의 와이어 본드 영역, 및 원하는 경우에, 프로브 영역을 구비하는 본드 패드는 복수의 집적 회로 다이에서 접속하는데 더 큰 유연성을 허용하면서도 다이 크기에 최소로 영향을 미친다. 또한, 모든 가능성이 예시된 것은 아니지만, 복수의 와이어 본드 영역, 및 원하는 경우에 하나 이상의 프로브 영역을 구비하는 본드 패드는 집적 회로 다이(330) 또는 집적 회로 다이(328) 중 하나 상에 배치될 수 있다.
예시된 실시예에서, 집적 회로 다이(330) 및 집적 회로 다이(328)는 동일한 패키지 내에 포함되는 스택된 집적 회로 다이이다. 그러나, 다른 실시예들에서, 집적 회로 다이(330)는 스택되기 보다는 집적 회로 다이(328)에 인접할 수 있다. 즉, 여기에 설명된 본드 패드는 임의의 구성으로 임의의 개수의 집적 회로 다이를 구비하는 임의의 멀티-칩 패키지에 이용될 수 있다. 또한, 임의의 개수의 집적 회로 다이는 여기에 설명된 본드 패드 및 전기적 접속을 이용하여 서로 접속될 수 있다는 점에 유의하라. 본 실시예에서, 도 21을 참조하여 설명된 예시된 본드 패드는 프로브 테스트를 허용하면서도(프로브 영역이 본드 패드 상에 존재하는 경우) 복수의 와이어 본드 접속을 제공하는데 이용될 수 있다.
또한, 도 21에 예시된 바와 같이, 집적 회로 다이(328)는 PCB(326)에 접속된다. 그러나, 다른 실시예들에서, PCB보다는 리드 프레임이 이용되어, 본드 포스트(344-348 및 352)가 본 기술분야에 주지된 바와 같이, 리프 프레임 상에 배치될 수도 있다. 또한, 본 기술분야에 주지된 바와 같이, 도 21을 참조하여 설명된 접속을 제공하는데 임의의 타입의 와이어 본딩이 이용될 수 있다. 예를 들어, 볼 본딩, 웨지(wedge) 본딩, 볼 본드 온 스터드(ball bond on stud) 등이 이용될 수 있다. 또한, 본 기술분야에 주지된 바와 같이, 예를 들면 금, 알루미늄, 구리, 및 절연선과 같은 임의의 타입의 재료가 이용될 수 있다.
상기 명세서에서, 본 발명이 특정 실시예들을 참조하여 설명되었다. 그러나, 본 기술분야의 통상의 기술자라면, 이하의 청구의 범위에 제시된 바와 같은 본 발명의 범주에서 벗어나지 않고서도 다양한 변형 및 변경이 가해질 수 있다는 것을 잘 알고 있을 것이다. 따라서, 명세서 및 도면들은 제한적인 의미보다는 예시적인 것으로 간주되어야 하고, 모든 그러한 변형은 본 발명의 범주에 든다고 할 것이다.
잇점, 다른 장점, 및 문제에 대한 해결책이 특정 실시예와 관련하여 상기 설명되었다. 그러나, 잇점, 장점, 문제에 대한 해결책, 및 임의의 잇점, 장점 또는 해결책이 발생하거나 더 표명되도록 유발하는 임의의 요소(들)는 임의의 또는 모든 청구의 범위의 핵심적이고 필수적이거나 실질적인 특징이나 요소인 것으로 간주되어서는 안된다. 여기에 이용되는 바와 같이, "포함하다", "포함하는" 또는 임의의 다른 그 변동된 용어들은, 요소의 리스트를 포함하는 프로세스, 방법, 제품, 또는 장치가 그 요소들만을 포함하는 것이 아니라 그러한 프로세스, 방법, 제품 또는 장치에 본질적이거나 명백하게 리스팅되지 않은 다른 요소를 포함할 수 있도록, 비-배타적 포함(inclusion)을 커버하려는 것이다.

Claims (11)

  1. 집적 회로(20)에 있어서,
    기판(26);
    상기 기판 상의 패시베이션 층(18); 및
    상기 기판 상의 본드 패드(200)
    를 포함하고,
    상기 본드 패드는,
    제1 와이어 본드를 상기 집적 회로에 결합시키기 위한 제1 와이어 본드 영역(202), 및
    제2 와이어 본드를 상기 집적 회로에 결합시키기 위한 제2 와이어 본드 영역(204)
    을 포함하고, 상기 제1 와이어 본드 영역의 적어도 비-주변 부분이 상기 패시베이션 상에 배치되는 집적 회로.
  2. 제1항에 있어서, 상기 기판은 액티브 회로를 갖고, 상기 액티브 회로의 적어도 일부가 상기 패시베이션 상에 배치된 상기 본드 패드의 상기 일부 아래에 놓여지는 집적 회로.
  3. 제1항에 있어서, 상기 기판은 상호접속 영역을 갖고, 상기 상호접속 영역의 적어도 일부가 상기 패시베이션 상에 배치된 상기 본드 패드의 상기 일부 아래에 놓여지는 집적 회로.
  4. 제1항에 있어서, 상기 제1 와이어 본드 영역의 대부분이 상기 패시베이션 상에 배치되는 집적 회로.
  5. 제1항에 있어서, 상기 제1 와이어 본드 영역의 적어도 일부가 상기 패시베이션 상에 배치되고, 상기 제2 와이어 본드 영역의 적어도 일부가 상기 패시베이션 상에 배치되는 집적 회로.
  6. 제1항에 있어서, 상기 제1 와이어 본드 영역 및 상기 제2 와이어 본드 영역(302)이 전기적으로 접속되는 집적 회로.
  7. 제1항에 있어서, 상기 본드 패드는 프로브를 수용하기 위한 프로브 영역(302)을 더 포함하는 집적 회로.
  8. 제1항에 있어서, 상기 본드 패드는 상기 집적 회로의 주변 영역에 배치되는 집적 회로.
  9. 제1항에 있어서, 상기 본드 패드는 상기 집적 회로의 비-주변 영역에 배치되는 집적 회로.
  10. 집적 회로(20)를 형성하기 위한 방법에 있어서,
    기판(26)을 제공하는 단계;
    상기 기판 상에 패시베이션 층(18)을 형성하는 단계; 및
    상기 기판 상에 본드 패드(200)를 형성하는 단계
    를 포함하고,
    상기 본드 패드를 형성하는 단계는
    제1 와이어 본드를 상기 집적 회로에 결합시키기 위한 제1 와이어 본드 영역(202)을 형성하는 단계, 및
    제2 와이어 본드를 상기 집적 회로에 결합시키기 위한 제2 와이어 본드 영역(204)을 형성하는 단계를 포함하며,
    상기 제1 와이어 본드 영역의 적어도 비-주변 부분이 상기 패시베이션 상에 배치되는 집적 회로 형성 방법.
  11. 멀티-칩 패키지(325)에 있어서,
    제1 집적 회로(330), 및
    제2 집적 회로(328)
    를 포함하고,
    상기 제1 집적 회로(330)는
    기판,
    상기 기판 상의 패시베이션 층, 및
    상기 기판 상의 제1 본드 패드
    를 포함하고, 상기 제1 본드 패드는
    제1 와이어 본드를 제1 집적 회로에 결합시키기 위한 제1 와이어 본드 영역, 및
    제2 와이어 본드를 상기 제1 집적 회로에 결합시키기 위한 제2 와이어 본드 영역을 포함하고,
    상기 제1 와이어 본드 영역의 적어도 비-주변 부분이 상기 패시베이션 상에 배치되며,
    상기 제2 집적 회로(328)는
    제2 본드 패드, 및
    상기 제1 와이어 본드 영역 및 상기 제2 본드 패드를 전기적으로 결합시키기 위한 제1 와이어를 포함하는 멀티-칩 패키지.
KR1020057009386A 2002-11-26 2003-11-12 본드 패드를 구비하는 반도체 디바이스 및 그 제조 방법 KR20050075447A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/304,416 2002-11-26
US10/304,416 US6921979B2 (en) 2002-03-13 2002-11-26 Semiconductor device having a bond pad and method therefor

Publications (1)

Publication Number Publication Date
KR20050075447A true KR20050075447A (ko) 2005-07-20

Family

ID=32392430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057009386A KR20050075447A (ko) 2002-11-26 2003-11-12 본드 패드를 구비하는 반도체 디바이스 및 그 제조 방법

Country Status (8)

Country Link
US (1) US6921979B2 (ko)
EP (1) EP1565939A1 (ko)
JP (2) JP2006507686A (ko)
KR (1) KR20050075447A (ko)
CN (1) CN1717802B (ko)
AU (1) AU2003291472A1 (ko)
TW (1) TWI313921B (ko)
WO (1) WO2004049436A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753795B1 (ko) * 2006-06-27 2007-08-31 하나 마이크론(주) 반도체 패키지 및 그 제조 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305509B2 (en) * 2003-03-07 2007-12-04 Dell Products L.P. Method and apparatus for zero stub serial termination capacitor of resistor mounting option in an information handling system
JP4357862B2 (ja) * 2003-04-09 2009-11-04 シャープ株式会社 半導体装置
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
US7005369B2 (en) * 2003-08-21 2006-02-28 Intersil American Inc. Active area bonding compatible high current structures
US7115997B2 (en) * 2003-11-19 2006-10-03 International Business Machines Corporation Seedless wirebond pad plating
US20050127516A1 (en) * 2003-12-12 2005-06-16 Mercer Betty S. Small viatops for thick copper connectors
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
CN100449734C (zh) * 2004-03-16 2009-01-07 松下电器产业株式会社 半导体器件
US20060060845A1 (en) * 2004-09-20 2006-03-23 Narahari Ramanuja Bond pad redistribution layer for thru semiconductor vias and probe touchdown
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP5148825B2 (ja) * 2005-10-14 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN101341588B (zh) * 2006-04-04 2010-06-02 松下电器产业株式会社 半导体集成电路器件及pdp驱动器和等离子体显示器面板
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
US7741195B2 (en) 2006-05-26 2010-06-22 Freescale Semiconductor, Inc. Method of stimulating die circuitry and structure therefor
US20080182120A1 (en) * 2007-01-28 2008-07-31 Lan Chu Tan Bond pad for semiconductor device
JP2008218442A (ja) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
US7566648B2 (en) * 2007-04-22 2009-07-28 Freescale Semiconductor Inc. Method of making solder pad
JP4317245B2 (ja) * 2007-09-27 2009-08-19 新光電気工業株式会社 電子装置及びその製造方法
US20100171211A1 (en) * 2009-01-07 2010-07-08 Che-Yuan Jao Semiconductor device
CN102209433A (zh) * 2010-03-30 2011-10-05 鸿富锦精密工业（深圳）有限公司 电路板引脚布局架构
US8242613B2 (en) 2010-09-01 2012-08-14 Freescale Semiconductor, Inc. Bond pad for semiconductor die
FR2974665A1 (fr) * 2011-04-27 2012-11-02 St Microelectronics Crolles 2 Puce microelectronique, composant incluant une telle puce et procede de fabrication
JP2014241309A (ja) * 2011-10-06 2014-12-25 株式会社村田製作所 半導体装置およびその製造方法
US9599657B2 (en) * 2013-01-03 2017-03-21 Globalfoundries Inc. High power radio frequency (RF) in-line wafer testing
JP5772926B2 (ja) 2013-01-07 2015-09-02 株式会社デンソー 半導体装置
US9536833B2 (en) 2013-02-01 2017-01-03 Mediatek Inc. Semiconductor device allowing metal layer routing formed directly under metal pad
US9455226B2 (en) * 2013-02-01 2016-09-27 Mediatek Inc. Semiconductor device allowing metal layer routing formed directly under metal pad
EP3131118B1 (en) * 2015-08-12 2019-04-17 MediaTek Inc. Semiconductor device allowing metal layer routing formed directly under metal pad
US10262926B2 (en) 2016-10-05 2019-04-16 Nexperia B.V. Reversible semiconductor die
JP2019169639A (ja) * 2018-03-23 2019-10-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11043435B1 (en) * 2020-05-18 2021-06-22 Innogrit Technologies Co., Ltd. Semiconductor die with hybrid wire bond pads
JP2022039620A (ja) * 2020-08-28 2022-03-10 キオクシア株式会社 半導体装置
US20220359456A1 (en) * 2021-05-10 2022-11-10 Ap Memory Technology Corporation Semiconductor structure and methods for bonding tested wafers and testing pre-bonded wafers

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309340A (ja) * 1988-06-07 1989-12-13 Mitsubishi Electric Corp 半導体装置
JPH0456237A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置
EP0646959B1 (en) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Metallization and bonding process for manufacturing power semiconductor devices
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
US5514892A (en) * 1994-09-30 1996-05-07 Motorola, Inc. Electrostatic discharge protection device
US5506499A (en) * 1995-06-05 1996-04-09 Neomagic Corp. Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad
US5783868A (en) * 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6144100A (en) * 1997-06-05 2000-11-07 Texas Instruments Incorporated Integrated circuit with bonding layer over active circuitry
JP3022819B2 (ja) * 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
US5886393A (en) * 1997-11-07 1999-03-23 National Semiconductor Corporation Bonding wire inductor for use in an integrated circuit package and method
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6373143B1 (en) * 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
US6303459B1 (en) * 1999-11-15 2001-10-16 Taiwan Semiconductor Manufacturing Company Integration process for Al pad
US20020016070A1 (en) * 2000-04-05 2002-02-07 Gerald Friese Power pads for application of high current per bond pad in silicon technology
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
US6844631B2 (en) 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753795B1 (ko) * 2006-06-27 2007-08-31 하나 마이크론(주) 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
TWI313921B (en) 2009-08-21
WO2004049436A1 (en) 2004-06-10
EP1565939A1 (en) 2005-08-24
US20030173668A1 (en) 2003-09-18
US6921979B2 (en) 2005-07-26
CN1717802B (zh) 2010-10-27
CN1717802A (zh) 2006-01-04
JP2006507686A (ja) 2006-03-02
TW200503221A (en) 2005-01-16
AU2003291472A1 (en) 2004-06-18
JP2010153901A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
KR20050075447A (ko) 본드 패드를 구비하는 반도체 디바이스 및 그 제조 방법
KR100979081B1 (ko) 본드 패드를 구비한 반도체 디바이스 및 그를 위한 방법
KR100979080B1 (ko) 와이어 본드 패드를 가진 반도체 소자 및 그 제조 방법
KR101203220B1 (ko) 신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적서포트를 제공하기 위한 방법 및 장치
US8072076B2 (en) Bond pad structures and integrated circuit chip having the same
US6765228B2 (en) Bonding pad with separate bonding and probing areas
US7605019B2 (en) Semiconductor device with stacked chips and method for manufacturing thereof
US7687900B2 (en) Semiconductor integrated circuit device and fabrication method for the same
KR20010088374A (ko) 반도체장치
US9331035B2 (en) Semiconductor device and method of manufacturing the same
US8669555B2 (en) Semiconductor device
KR20230002362U (ko) 와이어 본딩에서 더 높은 지지력을 갖는 칩 패키지의 범프
CN112820716A (zh) 用于密集堆叠管芯封装的丝线键合焊盘设计
JPH04287335A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application