JPH04199563A - 半導体集積回路用パッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路用パッケージに関するもの
である。

〔従来の技術〕

第５図は従来の半導体集積回路用パッケージを示す内部
構成図、第６図は第５図の■−■側面部分図である。図
において、半導体チップ（１）は、実際に半導体素子が
動作する能動領域（２）と、外部と電源、入出力信号の
受は渡しをする為の半導体チップ（１）上の表面電極（
３）（以下、ポンディングパッドという）と、点線で示
されるように、能動領域（２）とポンディングパッド（
３）間を接続するのに必要な周辺回路（４）により構成
されている。

また、リードフレームは、半導体チップ（１）を固定す
るダイパッド部（５）と、ポンディングパッド（３）と
電気的に接続を行う内部リード（６）により構成され、
ポンディングワイヤ（８）は、ポンディングバンド（３
）と内部リード（６）とを電気的に配線する為の金属線
である。

半導体チップ（１）は、リードフレームのダイパッド部
（５）に固定するため、ハンダ等によりダイホンディン
グされた後、内部リード（６）とポンディングパッド（
３）は、ボンディングワイヤ（８）を用いて相互に接続
される。

この時、内部リード（６）は、第６図に示されるように
、同一平面上に配置されており、ワイヤボンディング行
程において、隣接する内部リード（６）は、平面的にワ
イヤホンディングされていく。

第７図は第５図の半導体チップ（１）の大きさを変えず
にポンディングパッド（３）を増加させた場合に相当す
る半導体集積回路用パッケージの一部を示す内部構成図
である。

第７図において、限られたチップ面積で、ホンディング
パッド（３）の数を増加させようとすると、図のように
ポンディングパッド（３）を交互に配置する方法が考え
られるか、従来のリードフレームを用いてワイヤポンデ
ィングを行うと、内部リード（６）は同一平面上に配置
されているため、半導体チップ（１）上のポンディング
パッド（３）数の増加に伴って、隣接する内部リード（
６）のピッチ間隔は狭くなっていく。

〔発明か解決しようとする課題〕 従来の半導体集積回路用パッケージは以上のように構成
されているので、隣り合う内部リート（６）間、及びボ
ンディングワイヤ（８）同士が電気的に短絡する可能性
が大きくなり、歩留りの低下に伴う製造原価が上昇する
といった問題点がある。

二の発明は上記のような問題点を解消するためになされ
たもので、半導体チップ上のポンディングパッド数が増
加した場合、即ち、多ピン化された場合に伴う隣接する
内部リード、及びボンディングワイヤ間の電気的短絡を
防止することかできる半導体集積回路用パッケージを得
ることを目的としている。

〔課題を解決するだめの手段〕

この発明に係る半導体集積回路用パンケージは、半導体
チップ上に形成された表面電極と電気的接続を行うため
の第１層内部リートと、前記第１層内部リートと接続さ
れていない前記半導体チップ上の表面電極と電気的接続
を行うための第２層リートとを備えて、前記第１層内部
り−トと前記第２層内部リードを垂直方向に分離するた
め、その層間に絶縁物を配置したものである。

〔作　用〕

この発明によれば、第１層内部リートと第２層内部リー
トを垂直方向に分離するために、その層間に絶縁物を配
置することにより、隣接する内部リードは上下方向に交
互に分離され、隣り合った内部リード間隔が空間的に拡
がり、半導体チップ上の表面電極と内部リードとを接合
する際、内部リード間の電気的短絡を防止する。

〔実施例〕

以下、この発明の一実施例をリードフレームを使用した
場合について、図面を用いて説明する。

第１図はこの発明の一実施例による半導体集積回路用パ
ッケージの一部を示す内部構成図、第２図は第１図のＩ
−■側面部分図である。

第１図において、半導体チップ（１）のチップ面積を変
えずに入出力信号ピンを増加させた時、ホンディングパ
ッド（３ａ）、　　（３ｂ）は、図のように交互に配置
される。

一方、リードフレームの形状について、内部リードを図
のように、第１層内部リート（６ａ）と第２層内部リー
ド（６ｂ）というように垂直方向に交互に割り振って、
第１層内部リード（６ａ）と第２層内部リード（６ｂ）
との間に、無機材料を用いた絶縁物（７）を配置する。

この時、第１層内部リード（６ａ）と第２層内部リート
（６ｂ）との位置関係は、絶縁物（７）上であれば、重
ね合わせることも可能である。

次に前記リードフレームを用いて、半導体チップ（１）
上のポンディングパッド（３ａ）、　（３ｂ）と電気的
な接続を行うワイヤボンディング行程について説明する
。

半導体チップ（１）上の周辺沿いに配置されているポン
ディングパッド（３ａ）と、第１層内部リート（６ａ）
とをボンディングワイヤ（８）により、相互に接続し、
また半導体チップ（１）上の内部側に配置されているポ
ンディングパッド（３ｂ）と、第２層内部リード（６ｂ
）とを相互に接続するようにワイヤボンディングを行う
。以後、この行程を繰り返していくことにより、第１図
、第２図のような構成でワイヤポンディングされる。

第２図を参照すれば明らかなように、隣接するホンディ
ングワイヤ（６）は、交互に段差構成になっているため
、ボンディングワイヤ間の間隔が拡かり、電気的短絡を
防止できるような構造になっている。

なお、上記実施例では、第１層内部リード（６ａ）と第
２層内部リード（６ｂ）との間に絶縁物（７）を配置し
たリードフレームを用いて、半導体チップ（１）上のボ
ンディングワイヤ（３ａ）、　（３ｂ）とワイヤホンデ
ィングした例を示したか、他の実施例として、第３図の
ように、ボンディングワイヤ（８）を使用する代わりに
、第１層内部リード（６ａ）と第２層内部リード（６ｂ
）を、半導体チップ（１）上の表面突起電極（３ａ）、
　（３ｂ）に、それぞれ直接接合しても良い。

さらに、第４図は第３図の■−■側面部分図であるか、
図のように、第１層内部リード（３ａ）と第２層内部リ
ード（３ｂ）との間には、有機材料を用いた絶縁物（７
）が配置されており、このような構成にしても、前記一
実施例と同様の効果を奏する。

〔発明の効果〕

この発明によれば、第１＠内部リートと第２層内部リー
トどの間に絶縁物を配置した構成であるので、隣接する
内部リート間隔に余裕を持たせることかでき、ＬＳ　Ｉ
（大規模集積回路）の多ビン化に伴うアセンブリ技術の
高精度化に対して、容易にアセンブリすることかできる
。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体集積回路用パ
ッケージの一部を示す内部構成図、第２図は第１図のＩ
−１側面部分図、第３図はこの発明の他の実施例による
半導体集積回路パッケージの一部を示す内部構成図、第
４図は第３図のｍ−■側面部分図、第５図は従来の半導
体集積回路用パッケージの一部を示す内部構成図、第６
図は第５図の■−■側面部分図、第７図は第５図の半導
体チップのチップ面積は同一で、ボンディングバット数
を増加させた場合に相当する半導体集積回路用パッケー
ジの一部を示す内部構成図である。 図において、（１）は半導体チップ、（２）は半導体素
子か動作する能動領域、（３）、（３ａ）、　（３ｂ）
は表面電極、（４）は周辺回路、（５）はダイパッド部
、（６）は内部リード、（６ａ）は第１層内部リード、
（６ｂ）は第２層リード、（７）は絶縁物、（８）はボ
ンディングワイヤである。 なお、各図中、同一符号は同一、又は相当部分を示す。 代　　理　　人　　　　大　　岩　　増　　雄第１図 ＠＋ｖＡ 第６図

Claims (1)

【特許請求の範囲】
1. 半導体チップ上に形成された表面電極と電気的接続を行
   うための第１層内部リードと、前記第１層内部リードと
   接続されていない前記半導体チップ上の表面電極と電気
   的接続を行うための第２層リードとを備え、前記第１層
   リードと前記第２層リードを垂直方向に分離するため、
   その層間に絶縁物を配置したことを特徴とする半導体集
   積回路用パッケージ。