JP2001237346A - 半導体素子搭載基板、及び半導体装置の製造方法 - Google Patents

半導体素子搭載基板、及び半導体装置の製造方法

Info

Publication number
JP2001237346A
JP2001237346A JP2000046529A JP2000046529A JP2001237346A JP 2001237346 A JP2001237346 A JP 2001237346A JP 2000046529 A JP2000046529 A JP 2000046529A JP 2000046529 A JP2000046529 A JP 2000046529A JP 2001237346 A JP2001237346 A JP 2001237346A
Authority
JP
Japan
Prior art keywords
semiconductor element
mounting
element mounting
semiconductor device
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000046529A
Other languages
English (en)
Inventor
Hidenori Hasegawa
秀則 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000046529A priority Critical patent/JP2001237346A/ja
Priority to US09/788,664 priority patent/US6630368B2/en
Publication of JP2001237346A publication Critical patent/JP2001237346A/ja
Priority to US10/625,615 priority patent/US6822322B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の製造においてショートしにく
く、かつ、１つの搭載基板から従来よりも多くの半導体
装置を得ることが可能な半導体素子搭載基板、及び半導
体装置の製造方法を提供する。 【解決手段】 １ブロック内で隣り合う搭載領域（２０
ａと２０ｂ、２０ｂと２０ｃ、２０ｃと２０ｄ、２０ａ
と２０ｄ）間に、ダイシングライン２２を跨いで一方の
接続端子１６ａと他方の接続端子１６ｂとを交互に連結
するジグザグ状の配線２６を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子搭載基
板、及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、半導体素子搭載基板（以下、
搭載基板と称す。）の半導体素子搭載領域（以下、搭載
領域と称す。）上に、半導体素子を回路形成面を上にし
て接着剤などで固定した後、半導体素子の回路形成面の
電極パッドと搭載領域内の接続端子とをワイヤ等で一対
一で接続し、その後、樹脂封止してから、製品外径寸法
に樹脂ごと搭載基板を切断することにより、半導体装置
を得ている。
【０００３】フィリップチップ式も同様に、半導体素子
を回路形成面を下にして半田ボールなどで、半導体素子
の回路形成面の電極パッドと搭載領域内の接続端子とを
一対一で接合し、その後、樹脂封止して、製品外径寸法
に樹脂ごと搭載基板を切断して、半導体装置を得てい
る。
【０００４】一般に、低コスト化及び作業効率の向上の
ために、搭載基板には多数の搭載領域が設けられてお
り、１つの搭載基板から多数の半導体装置が１度に製造
できるようになっている。例えば、図６（Ａ）に示すよ
うに、搭載基板５０には４つの搭載領域６０ａ〜６０ｄ
を１ブロックとして、複数ブロック設けられており、各
ブロックごとに同じ処理が施されて４つずつ半導体装置
が得られるようになっている。この搭載基板５０のそれ
ぞれの搭載領域６０ａ〜６０ｄには、搭載される半導体
素子５２の電極パッド５４と接合するための接続端子５
６が設けられている。
【０００５】この接続端子５６は、搭載基板５０に設け
られたスルーホール（図示せず）を介して裏面側の外部
端子（図示せず）と接続するように配線されている。
【０００６】一般に、接続端子は電解メッキで形成する
ため全ての接続端子が連結される必要があるが、図示し
ないダイシング装置によりダイシングラインに沿って製
品外径寸法に分割されたときには各接続端子が電気的に
独立するように連結される必要がある。
【０００７】そのため、従来では、図６（Ｂ）に示すよ
うに、隣り合う接続領域の対向する２つの接続端子を結
ぶ配線５９を複数設け、これら複数の配線５９をダイシ
ングライン６２と重なるように設けた連結用配線５８に
より連結したパターンの配線が用いられている。
【０００８】このパターンによれば、図示しないダイシ
ング装置により搭載基板５０が製品外径寸法であるダイ
シングラインに沿って分割されたときに連結用配線５８
が削られてなくなるので、各接続端子が電気的に独立す
ることになる。
【０００９】
【発明が解決しようとする課題】しかしながら、従来で
は、ダイシングラインに重なるように設けた連結用配線
により全ての接続端子を連結しているため、図示しない
ダイシング装置で製品外径寸法に分割したときにダイシ
ング位置がずれると、図６（Ｃ）に示すように、連結用
配線を完全に切り離すことが出来ずに１つの搭載領域内
の複数の接続端子が連結したままとなり、ショートす
る、という問題がある。
【００１０】そのため、ダイシングブレードのずれ量を
小さく抑えなければならない。例えば、２００μm程度
の間隔の搭載領域間に、９０μm程度の幅の連結用配線
が形成された搭載基板を、１５０μm程度の幅ダイシン
グブレードを用いて、搭載領域間を切断する場合、ダイ
シングブレードが１５μm程度ずれると、連結用配線を
完全に切り離すことが出来ないので、ダイシングブレー
ドのずれ量を１５μm程度よりも小さく抑えなければな
らない。
【００１１】しかしながら、ダイシングブレードのずれ
量を小さく抑えるには限界があり、より微細な加工を行
おうとすればする程、ダイシングブレードの精密な位置
合わせが必要となるため、作業効率が悪くなる。それに
加えて、ダイシングブレードの精密な位置合わせにも限
界があるという難点もある。
【００１２】また、近年、低コスト化及び作業効率の向
上のため、搭載領域間を狭めて１つの搭載基板からより
多くの半導体装置を得る要求が強まってきているが、搭
載領域間には連結用配線があるため、搭載領域間を狭め
るには限界がある、という問題もある。
【００１３】以上のことから、本発明は、半導体装置の
製造においてショートしにくく、かつ、１つの搭載基板
から従来よりも多くの半導体装置を得ることが可能な半
導体素子搭載基板、及び半導体装置の製造方法を提供す
ることも目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明の半導体素子搭載基板は、電解
メッキにより配線パターンを形成した半導体素子搭載基
板であって、複数の接続端子が設けられ、かつ、ダイシ
ングラインを挟んで配置された複数の半導体素子搭載領
域と、隣り合う半導体素子搭載領域の一方の半導体素子
搭載領域の接続端子と他方の半導体素子搭載領域の接続
端子とを交互に連結する配線パターンと、を備えてい
る。
【００１５】請求項１に記載の発明では、配線パターン
は、隣り合う半導体素子搭載領域の一方の半導体素子搭
載領域の接続端子と他方の半導体素子搭載領域の接続端
子とを交互に連結すると共に、ダイシングラインを跨ぐ
ようにパターンニングされている。このように配線パタ
ーンが交互に端子を連結しているので、ダイシング装置
で半導体素子搭載基板を封止樹脂ごと切断する際には、
配線パターンが端子毎に切断されるので、ダイシング装
置で切断された後の各接続端子を電気的に独立した状態
にできる。
【００１６】また、半導体素子搭載領域間に連結用配線
を設ける必要がないので、その分半導体素子搭載領域の
間の間隔を狭めることができる。これにより、１つの半
導体素子実装基板に設ける半導体素子搭載領域を増やす
ことができるので、１つの半導体素子実装基板から得ら
れる半導体装置の数を増やすことができ、製造効率が向
上する。
【００１７】このような配線パターンとしては、請求項
２に記載したように、１つの配線のパターンより構成し
たり、請求項３に記載したように、相互に連結され、か
つ、それぞれ異なる接続端子を連結する複数の配線のパ
ターンより構成することができる。
【００１８】なお、請求項３に記載した配線パターンの
場合、それぞれ独立した複数の配線パターンが一方の半
導体素子搭載領域の接続端子と他方の半導体素子搭載領
域の接続端子とを交互に連結しているため、各配線パタ
ーン同士が半導体素子搭載領域間で交差して全ての接続
端子が連結されるので、電気メッキにより配線を形成す
る際には全ての接続端子上に導電性材料を形成でき、ま
た、切断後の状態では、交差部分が切断されて全ての接
続端子が電気的に独立したものとなる。
【００１９】また、請求項４に記載の発明は、上記請求
項１〜請求項３のいずれか１項に記載の半導体素子搭載
基板に好適な導体装置の製造方法であって、上記請求項
１〜請求項３のいずれか１項に記載の半導体素子搭載基
板を用い、前記半導体素子搭載基板の各々の半導体素子
搭載領域に半導体素子を搭載して、各々の半導体素子の
端子と前記半導体素子搭載領域内の接続端子とを電気的
に接続し、少なくとも半導体素子の端子と前記接続端子
との接続部を樹脂により封止し、ダイシングラインに沿
って樹脂ごと半導体素子搭載基板を切断する。
【００２０】なお、請求項４の方法では、半導体素子の
端子と半導体素子搭載領域内の接続端子との接続構造に
ついては限定せず、半導体素子の端子と半導体素子搭載
領域内の接続端子とをワイヤによりボンディングした
り、半田等の導電性材料より成る導電性ボールを用い、
バンプにより接合する等とすることができる。
【００２１】
【発明の実施の形態】以下、図１〜図５を参照して本発
明の実施の形態について説明する。なお、本実施の形態
では本発明の半導体素子搭載基板(以下、搭載基板と称
す。)をボールグリッドアレイ（ＢＧＡ）型の半導体装
置の製造に使用した場合について説明する。
【００２２】本実施の形態の搭載基板１０には、図１
（Ａ）に示すように、４つの搭載領域２０ａ〜２０ｄを
１ブロックとして、複数ブロックの搭載領域が設けられ
ている。各ブロックの搭載領域２０ａ〜２０ｄは、例え
ば、図１（Ａ）に示す搭載領域２０ａのように、中央部
に半導体素子を固着するダイパッド２４と、ダイパッド
２４の周囲に設けられた多数の接続端子１６とを備えて
いる。
【００２３】ダイパッド２４に固着された半導体素子１
２は、周囲に設けられた多数の接続端子１６と電極とが
一対一で対応するようにワイヤで接続される。接続端子
１６は、図示しないスルーホールを介して搭載基板１０
の裏面側に設けられた外部端子に接続しており、半導体
素子１２の電極と外部端子とを電気的に接続する。
【００２４】また、１ブロック内で隣り合う搭載領域
（ここでは、２０ａと２０ｂ、２０ｂと２０ｃ、２０ｃ
と２０ｄ、２０ａと２０ｄ）間には、配線２６が形成さ
れている。この配線２６は、図１（Ｂ）に示すように、
隣り合う搭載領域２０ａ、２０ｂの一方の接続端子１６
ａと他方の接続端子１６ｂとを交互に連結するジグザグ
状のパターンになっている。なお、１ブロックの周囲と
１ブロック内の搭載領域２０ａ、２０ｂ間には、製品外
径寸法に応じて決定されたダイシングライン２２が設け
られている。
【００２５】ここで、図１に示す構成の搭載基板１０を
用いて半導体装置を製造する方法について図２を参照し
て説明する。まず、搭載基板１０の１ブロック内の全て
の搭載領域２０ａ〜２０ｄのダイパッド２４上に半導体
素子を接着剤で固定した後、半導体素子の上面側の電極
パッド１４と、搭載基板１０の上面側の接続端子１６と
をワイヤ１５によりボンディングする（図２（Ａ））。
【００２６】次に、ブロックごとに樹脂３０により封止
する（図２（Ｂ））。その後、樹脂の上面側にダイシン
グテープ３２を貼着し、ダイシングライン２２に沿って
図示しないダイシング装置でダイシングテープ３２及び
樹脂３０ごと搭載基板１０を切断する（図２（Ｃ））。
【００２７】その後、搭載基板１０の裏面側の各外部端
子に半田ボールを接合して、ＢＧＡ型の半導体装置を得
る（図２（Ｄ））。
【００２８】このようにして得られた半導体装置では、
搭載基板１０の１ブロック内の全ての搭載領域２０ａ〜
２０ｄ間が図３（Ａ）又は図３（Ｂ）に示すように切断
されるため、切断により半導体装置とされたときには、
搭載領域２０ａ〜２０ｄ内の各接続端子は電気的に独立
する。
【００２９】なお、隣り合う搭載領域（例えば、２０
ａ、２０ｂ）の一方の接続端子１６ａと他方の接続端子
１６ｂとを交互に連結する配線２６は、ジグザグ状のパ
ターンであるので、幅の狭いダイシングブレードを用い
て切断した場合であっても、各搭載領域２０ａ〜２０ｄ
内のそれぞれの接続端子を電気的に独立させて分割でき
る。
【００３０】そのため、図３（Ｂ）に示すように、各搭
載領域（例えば、２０ａ、２０ｂ）の間隔を従来よりも
狭くできる。したがって、各搭載領域の間隔を狭くした
分搭載基板１０に形成できる搭載領域２０の数が多くで
きるので、１つの搭載基板１０で製造できる半導体装置
の量を増やすことができ、製造コスト及び製造効率を上
げることが可能である。
【００３１】また、本発明では、隣り合う搭載領域の一
方の接続端子１６ａと他方の接続端子１６ｂとを交互に
連結する配線２６を、上述した配線のパターンに限定す
るものではなく、例えば、図４に示すように、略Ｚ状の
ジグザグパターンとしたり、図５に示すように、それぞ
れ隣り合う搭載領域の接続端子を交互に連結し、かつ、
互いに異なる接続端子を連結する２つの配線をジクザク
状に設けたパターンとすることができる。図５のパター
ン場合、図５(Ａ)に示すように、２つの配線はダイシン
グライン上で交差するので、切断時には図５(Ｂ)に示す
ように、確実に切断される。
【００３２】
【発明の効果】以上説明したように本発明の半導体素子
搭載基板、及び半導体装置の製造方法によれば、半導体
装置の製造においてショートしにくく、かつ、１つの搭
載基板から従来よりも多くの半導体装置が得られる、と
いう効果がある。
【図面の簡単な説明】
【図１】 図１（Ａ）は、本発明の実施の形態の搭載基
板の上面図であり、図１（Ｂ）は、図１（Ａ）の搭載領
域間の構成を説明する部分拡大図である。
【図２】 本発明の実施の形態の半導体装置の製造方法
を説明する工程図である。
【図３】 図３（Ａ）は、搭載領域間を従来と同じとし
たときの切断後の状態を示す部分拡大図、図３（Ｂ）
は、搭載領域間を従来よりも狭くしたときの切断後の状
態を示す部分拡大図である。
【図４】 本発明の別の実施の形態の搭載基板の説明図
であり、図４（Ａ）は、搭載領域間の構成を説明する部
分拡大図であり、図４（Ｂ）は、搭載領域間を切断した
後の搭載領域間の状態を説明する部分拡大図である。
【図５】 本発明のさらに別の実施の形態の搭載基板の
説明図であり、図５（Ａ）は、搭載領域間の構成を説明
する部分拡大図であり、図５（Ｂ）は、搭載領域間を切
断した後の搭載領域間の状態を説明する部分拡大図であ
る。
【図６】 従来の搭載基板の説明図であり、図６（Ａ）
は、搭載基板の上面図であり、図６（Ｂ）は、搭載領域
間の構成を説明する部分拡大図であり、図６（Ｃ）は、
搭載領域間を切断した後の搭載領域間の状態を説明する
部分拡大図である。
【符号の説明】
１０ 搭載基板 １２ 半導体素子 １４ 電極パッド １５ ワイヤ １６ 接続端子 ２０ａ〜２０ｄ 搭載領域 ２２ ダイシングライン ２４ ダイパッド ２６ 配線 ３０ 樹脂 ３２ ダイシングテープ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 電解メッキにより配線パターンを形成し
    た半導体素子搭載基板であって、 複数の接続端子が設けられ、かつ、ダイシングラインを
    挟んで配置された複数の半導体素子搭載領域と、 隣り合う半導体素子搭載領域の一方の半導体素子搭載領
    域の接続端子と他方の半導体素子搭載領域の接続端子と
    を交互に連結する配線パターンと、 を備えた半導体素子搭載基板。
  2. 【請求項２】 前記配線パターンは、１つの連続した配
    線パターンである請求項１に記載の半導体素子搭載基
    板。
  3. 【請求項３】 前記配線パターンは、複数の連続した配
    線パターンであり、 前記複数の連続した配線パターンは、相互に連結され、
    かつ、それぞれ異なる接続端子を連結する請求項１に記
    載の半導体素子搭載基板。
  4. 【請求項４】 上記請求項１〜請求項３のいずれか１項
    に記載の半導体素子搭載基板を用い、 前記半導体素子搭載基板の各々の半導体素子搭載領域に
    半導体素子を搭載して、各々の半導体素子の端子と前記
    半導体素子搭載領域内の接続端子とを電気的に接続し、 少なくとも半導体素子の端子と前記接続端子との接続部
    を樹脂により封止し、 ダイシングラインに沿って半導体素子搭載基板を切断す
    る半導体装置の製造方法。
JP2000046529A 2000-02-23 2000-02-23 半導体素子搭載基板、及び半導体装置の製造方法 Pending JP2001237346A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000046529A JP2001237346A (ja) 2000-02-23 2000-02-23 半導体素子搭載基板、及び半導体装置の製造方法
US09/788,664 US6630368B2 (en) 2000-02-23 2001-02-21 Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
US10/625,615 US6822322B1 (en) 2000-02-23 2003-07-24 Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000046529A JP2001237346A (ja) 2000-02-23 2000-02-23 半導体素子搭載基板、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001237346A true JP2001237346A (ja) 2001-08-31

Family

ID=18568923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000046529A Pending JP2001237346A (ja) 2000-02-23 2000-02-23 半導体素子搭載基板、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6630368B2 (ja)
JP (1) JP2001237346A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078139A1 (fr) * 2000-04-12 2001-10-18 Citizen Watch Co., Ltd. Fil d'electrode commune pour plaquage
US8039363B2 (en) * 2003-12-23 2011-10-18 Tessera, Inc. Small chips with fan-out leads
US20050133891A1 (en) * 2003-12-23 2005-06-23 Tessera, Inc. System and method for increasing the ball pitch of an electronic circuit package
US7181837B2 (en) * 2004-06-04 2007-02-27 Micron Technology, Inc. Plating buss and a method of use thereof
JP2006348371A (ja) * 2005-06-20 2006-12-28 Fujitsu Ltd 電解めっき方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955398A (ja) * 1995-08-10 1997-02-25 Murata Mfg Co Ltd 半導体装置の製造方法
JP3796016B2 (ja) * 1997-03-28 2006-07-12 三洋電機株式会社 半導体装置
JP2000012989A (ja) 1998-06-18 2000-01-14 Murata Mfg Co Ltd 集合基板およびそれを分割してなる単位基板

Also Published As

Publication number Publication date
US6630368B2 (en) 2003-10-07
US20010026005A1 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
JPH01165134A (ja) 注文応答回路
KR19980069861A (ko) 배선부재 및 이를 소유하는 리드 프래임
JP3429718B2 (ja) 表面実装用基板及び表面実装構造
US6677219B2 (en) Method of forming a ball grid array package
KR100589530B1 (ko) 전자 부품 장치, 그 제조 방법 및 집합 회로 기판
JP4786976B2 (ja) 配線基板及びその製造方法、並びに半導体装置
US7180182B2 (en) Semiconductor component
US20070096271A1 (en) Substrate frame
JP3437477B2 (ja) 配線基板および半導体装置
US7154048B2 (en) Common electrode wire for plating
KR20000035207A (ko) 반도체 장치의 제조 방법
JP2001237346A (ja) 半導体素子搭載基板、及び半導体装置の製造方法
JP2000196153A (ja) チップ電子部品およびその製造方法
JP7265502B2 (ja) 半導体装置
JPH0562978A (ja) フリツプチツプ
US7317244B2 (en) Semiconductor device and manufacturing method thereof
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP2004363224A (ja) 半導体チップの接続構造
JP3627719B2 (ja) 熱電モジュール
JPH0547836A (ja) 半導体装置の実装構造
JP3994312B2 (ja) プリント配線板およびその製造方法およびインターポーザ基板
JP2001298039A (ja) 半導体装置
JP4086016B2 (ja) 熱電モジュール搭載パッケージ
JPH0834282B2 (ja) 半導体装置用リードフレーム
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法