JPH1140728A - リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 - Google Patents
リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法Info
- Publication number
- JPH1140728A JPH1140728A JP9197411A JP19741197A JPH1140728A JP H1140728 A JPH1140728 A JP H1140728A JP 9197411 A JP9197411 A JP 9197411A JP 19741197 A JP19741197 A JP 19741197A JP H1140728 A JPH1140728 A JP H1140728A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor element
- tip
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】
【課題】リード部に対し半導体素子をワイヤレスボンデ
ィングで接合する際、該接合を容易に行い得るリードフ
レーム、そのリードフレームを用いた電子部品、その電
子部品の製造方法を提供する。 【解決手段】リード部２ａ先端に接合部３を備え、各接
合部３はリード部２ａ先端を加工して形成した突出部３
ａと、該突出部３ａ上に形成した部分めっきからなる接
合層３ｂからなる。各接合層３ｂを対応する電極に接合
して半導体素子１をリード部２ａ先端に搭載する。
ィングで接合する際、該接合を容易に行い得るリードフ
レーム、そのリードフレームを用いた電子部品、その電
子部品の製造方法を提供する。 【解決手段】リード部２ａ先端に接合部３を備え、各接
合部３はリード部２ａ先端を加工して形成した突出部３
ａと、該突出部３ａ上に形成した部分めっきからなる接
合層３ｂからなる。各接合層３ｂを対応する電極に接合
して半導体素子１をリード部２ａ先端に搭載する。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム、
及びそのリードフレームを用いた電子部品、並びにその
電子部品の製造方法に関し、詳しくは、比較的大きな電
力を必要とする電子部品を製造するに適したリードフレ
ームと、そのリードフレームを用いてなる電子部品に関
する。
及びそのリードフレームを用いた電子部品、並びにその
電子部品の製造方法に関し、詳しくは、比較的大きな電
力を必要とする電子部品を製造するに適したリードフレ
ームと、そのリードフレームを用いてなる電子部品に関
する。
【０００２】
【従来の技術】従来、ダイオード，パワーＩＣのような
比較的大きな電力を必要とする電子部品を製造する場
合、アイランドの周囲に必要数のリード部を備えたリー
ドフレームを用い、そのアイランド上に半田付け等で搭
載した半導体素子表面の各電極と、対応するリード部と
をボンディングワイヤで接続し、しかる後樹脂封止を行
って製品を得ていた。
比較的大きな電力を必要とする電子部品を製造する場
合、アイランドの周囲に必要数のリード部を備えたリー
ドフレームを用い、そのアイランド上に半田付け等で搭
載した半導体素子表面の各電極と、対応するリード部と
をボンディングワイヤで接続し、しかる後樹脂封止を行
って製品を得ていた。
【０００３】
【発明が解決しようとする課題】ところで、上記したリ
ードフレームとワイヤボンディング手段を用いて製造し
た従来の電子部品について詳細に検討すると、以下の点
に改良の余地を残していた。すなわち、上記電子部品
は、ダイオード素子やＩＣチップ等の半導体素子の電極
とリードフレームのリード部とをボンディングワイヤで
接続して導通を図っており、ボンディングワイヤが直径
数１０μｍ程度の細線であるため、該ワイヤによる配線
抵抗が製品全体の電気抵抗の半分程度を占め、電子部品
や半導体装置の作動の更なる効率化や高速化，大容量化
等の促進を図る上での障害になっていた。
ードフレームとワイヤボンディング手段を用いて製造し
た従来の電子部品について詳細に検討すると、以下の点
に改良の余地を残していた。すなわち、上記電子部品
は、ダイオード素子やＩＣチップ等の半導体素子の電極
とリードフレームのリード部とをボンディングワイヤで
接続して導通を図っており、ボンディングワイヤが直径
数１０μｍ程度の細線であるため、該ワイヤによる配線
抵抗が製品全体の電気抵抗の半分程度を占め、電子部品
や半導体装置の作動の更なる効率化や高速化，大容量化
等の促進を図る上での障害になっていた。
【０００４】上記問題点を解消するべく、この種電子部
品の製造にワイヤレスボンディング手段を採用すること
が考えられる。この場合、例えば図８に示すように、リ
ードフレーム１００のリード部１０１先端に、めっきか
らなる接合部２００を形成し、該接合部２００を介し
て、ＩＣチップ等の半導体素子３００の電極とリード部
１０１とを直接接合することで、上記ワイヤボンディン
グ手段による不具合を解消し、配線抵抗を大幅に低減す
ることが出来る。しかし乍ら、リード部１０１が直線的
に伸びる帯板状である従来のリードフレーム１００を用
いてワイヤレスボンディングした場合、接合部２００の
形成に手間がかかるという新たな問題が生じる。すなわ
ち、図８に示すワイヤレスボンディング構造において
は、接合部２００を介した接合箇所以外で半導体素子３
００と各リード部１０１が接触することを防止するた
め、通常は３０〜５０μｍ程度の離間寸法を確保するべ
く、接合部（めっき層）２００を該寸法厚程度に形成す
る必要がある。そのためには、リード部１０１における
非接合箇所をマスキングした状態で接合箇所にてめっき
を成長させるようになり、そのマスキング作業に要する
手間、めっきを前記寸法程度まで成長させるための時間
的なロス、該めっきを真っ直ぐに成長させるための精度
出し等、種々の問題が生じる。また前記方法により形成
される接合部２００は通常「バンプ」と呼ばれるが、実
際の形状は略茸状となり、頭部が大径となる分だけ大き
な形成ピッチを要し、配線パターンが密な場合は不利が
生じる。
品の製造にワイヤレスボンディング手段を採用すること
が考えられる。この場合、例えば図８に示すように、リ
ードフレーム１００のリード部１０１先端に、めっきか
らなる接合部２００を形成し、該接合部２００を介し
て、ＩＣチップ等の半導体素子３００の電極とリード部
１０１とを直接接合することで、上記ワイヤボンディン
グ手段による不具合を解消し、配線抵抗を大幅に低減す
ることが出来る。しかし乍ら、リード部１０１が直線的
に伸びる帯板状である従来のリードフレーム１００を用
いてワイヤレスボンディングした場合、接合部２００の
形成に手間がかかるという新たな問題が生じる。すなわ
ち、図８に示すワイヤレスボンディング構造において
は、接合部２００を介した接合箇所以外で半導体素子３
００と各リード部１０１が接触することを防止するた
め、通常は３０〜５０μｍ程度の離間寸法を確保するべ
く、接合部（めっき層）２００を該寸法厚程度に形成す
る必要がある。そのためには、リード部１０１における
非接合箇所をマスキングした状態で接合箇所にてめっき
を成長させるようになり、そのマスキング作業に要する
手間、めっきを前記寸法程度まで成長させるための時間
的なロス、該めっきを真っ直ぐに成長させるための精度
出し等、種々の問題が生じる。また前記方法により形成
される接合部２００は通常「バンプ」と呼ばれるが、実
際の形状は略茸状となり、頭部が大径となる分だけ大き
な形成ピッチを要し、配線パターンが密な場合は不利が
生じる。
【０００５】本発明は上述したような従来事情に鑑みて
なされたものであり、その目的とする処は、リードフレ
ームのリード部に対して、半導体素子の電極をワイヤレ
スボンディングにより接合する際、該接合を容易に行い
得るリードフレーム、及びそのリードフレームを用いた
電子部品、並びにその電子部品の製造方法を提供するこ
とにある。
なされたものであり、その目的とする処は、リードフレ
ームのリード部に対して、半導体素子の電極をワイヤレ
スボンディングにより接合する際、該接合を容易に行い
得るリードフレーム、及びそのリードフレームを用いた
電子部品、並びにその電子部品の製造方法を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記課題を達成するため
に、本発明においては、ダイオード素子やＩＣチップ等
の半導体素子を搭載するためのアイランド（マウント，
パッド等とも称する）を備えないリードフレームを用
い、該リードフレームの各リード部の先端に、前記半導
体素子の電極との導通を図る接合部を設け、各接合部
は、前記リード部先端を加工して形成した突出部と、該
突出部上に形成した薄肉状の部分めっきからなる接合層
から形成し、各接合層に半導体素子の電極を直接接合さ
せるをもって、該半導体素子をワイヤレスボンディング
によりリードフレームに搭載するようにしたことを要旨
とする。すなわち本発明は、リード部先端に設けた突出
部により、半導体素子と各リード部とが接合部を介した
接合箇所以外で接触することを防止するための離間寸法
（通常は３０〜５０μｍ程度）を確保する。よって接合
層（めっき層）は、半導体素子の電極を上記突出部に接
合させるに必要な最低不可欠の厚み分だけ形成すれば良
いので、マスキングを施すことなく部分めっきで短時間
に形成し得、従来のめっき形成方法とその設備を用いて
簡単に形成することが出来る。さらに、突出部上端に薄
肉状（例えば２〜１０μｍ程度）の接合層（めっき層）
を有する構成としたので、接合部の全体形状を、その高
さ方向全長にわたってほぼ均一径の略柱状として余分な
形成ピッチを確保する必要を無くし、配線パターンが密
な場合でも有利に用いることができる。
に、本発明においては、ダイオード素子やＩＣチップ等
の半導体素子を搭載するためのアイランド（マウント，
パッド等とも称する）を備えないリードフレームを用
い、該リードフレームの各リード部の先端に、前記半導
体素子の電極との導通を図る接合部を設け、各接合部
は、前記リード部先端を加工して形成した突出部と、該
突出部上に形成した薄肉状の部分めっきからなる接合層
から形成し、各接合層に半導体素子の電極を直接接合さ
せるをもって、該半導体素子をワイヤレスボンディング
によりリードフレームに搭載するようにしたことを要旨
とする。すなわち本発明は、リード部先端に設けた突出
部により、半導体素子と各リード部とが接合部を介した
接合箇所以外で接触することを防止するための離間寸法
（通常は３０〜５０μｍ程度）を確保する。よって接合
層（めっき層）は、半導体素子の電極を上記突出部に接
合させるに必要な最低不可欠の厚み分だけ形成すれば良
いので、マスキングを施すことなく部分めっきで短時間
に形成し得、従来のめっき形成方法とその設備を用いて
簡単に形成することが出来る。さらに、突出部上端に薄
肉状（例えば２〜１０μｍ程度）の接合層（めっき層）
を有する構成としたので、接合部の全体形状を、その高
さ方向全長にわたってほぼ均一径の略柱状として余分な
形成ピッチを確保する必要を無くし、配線パターンが密
な場合でも有利に用いることができる。
【０００７】上記突出部は、リードフレームと同種の材
料からなる別部材をリード部先端に付着せしめて形成す
る等も可能であるが、作製コストや作業性，精度，信頼
性等を考慮すれば、リード部先端の下面部分にプレス応
力を加えて該プレス部分を上面方向へ突出させて形成す
るか、若しくは、リード部先端を上面方向へ曲げて形成
することが好ましい。
料からなる別部材をリード部先端に付着せしめて形成す
る等も可能であるが、作製コストや作業性，精度，信頼
性等を考慮すれば、リード部先端の下面部分にプレス応
力を加えて該プレス部分を上面方向へ突出させて形成す
るか、若しくは、リード部先端を上面方向へ曲げて形成
することが好ましい。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態の数例
を、図面を参照して説明する。図１〜図３において、１
は半導体素子、２はリードフレーム、３は接合部、５は
封止樹脂を示す。半導体素子１は、ダイオードやパワー
ＩＣ等の電子部品を構成するためのダイオード素子やＩ
Ｃチップ等で、その下面側の所定複数箇所に電極を備
え、夫々の電極は、後述する接合部３を介して、リード
フレーム２の各リード部２ａに各々対応して接続される
ようになっている。
を、図面を参照して説明する。図１〜図３において、１
は半導体素子、２はリードフレーム、３は接合部、５は
封止樹脂を示す。半導体素子１は、ダイオードやパワー
ＩＣ等の電子部品を構成するためのダイオード素子やＩ
Ｃチップ等で、その下面側の所定複数箇所に電極を備
え、夫々の電極は、後述する接合部３を介して、リード
フレーム２の各リード部２ａに各々対応して接続される
ようになっている。
【０００９】リードフレーム２は、上記半導体素子を搭
載するためのアイランドを備えないタイプの周知なリー
ドフレームを基材とする。該基材は、上記半導体素子１
の電極数とその位置に対応せしめて形成した複数のリー
ド部２ａを所定の形態に配置してなり、ここでは、左右
に対峙するよう４本づつ、合計８本のリード部２ａを備
えている。そうして本発明に係るリードフレーム２は、
前記各リード部２ａ先端に接合部３を備えてなる。
載するためのアイランドを備えないタイプの周知なリー
ドフレームを基材とする。該基材は、上記半導体素子１
の電極数とその位置に対応せしめて形成した複数のリー
ド部２ａを所定の形態に配置してなり、ここでは、左右
に対峙するよう４本づつ、合計８本のリード部２ａを備
えている。そうして本発明に係るリードフレーム２は、
前記各リード部２ａ先端に接合部３を備えてなる。
【００１０】接合部３は、リード部２ａ先端に該リード
部２ａを加工して形成した突出部３ａを有し、且つその
突出部３ａ上に、導電性材料、ここではめっきからなる
接合層３ｂを形成してなる。本例の突出部３ａは、リー
ド部２ａ先端の下面部分に例えばポンチ４等でプレス応
力を加え、該プレス部分を上面方向へ突出させて形成す
る。また接合層３ｂは、部分めっきからなる。
部２ａを加工して形成した突出部３ａを有し、且つその
突出部３ａ上に、導電性材料、ここではめっきからなる
接合層３ｂを形成してなる。本例の突出部３ａは、リー
ド部２ａ先端の下面部分に例えばポンチ４等でプレス応
力を加え、該プレス部分を上面方向へ突出させて形成す
る。また接合層３ｂは、部分めっきからなる。
【００１１】また上記接合部３は、半導体素子１と各リ
ード部２ａとが、接合部３を介した接合箇所以外で接触
することを防止するための離間寸法（通常は３０〜５０
μｍ程度）を確保するべく形成され、その大部分を上記
突出部３ａで構成するようにする。すなわち、突出部３
ａのリード部２ａ上面からの突出寸法は前記離間寸法を
確保可能な程度とする。一方、接合層（めっき層）３ｂ
は、半導体素子１の電極を上記突出部３ａに接合させる
に必要な最低不可欠の厚み分だけ形成すればよく、よっ
て、マスキングを施すことなく部分めっきで短時間に形
成し得、従来のめっき形成方法とその設備を用いて簡単
に形成することが出来る。さらに、突出部３ａ上端に薄
肉状（例えば２〜１０μｍ程度）の接合層（めっき層）
３ｂを有する構成としたので、接合部３の全体形状を、
その高さ方向全長にわたってほぼ均一径の略柱状として
余分な形成ピッチを確保する必要を無くし、配線パター
ンが密な場合でも有利に用いることができる。
ード部２ａとが、接合部３を介した接合箇所以外で接触
することを防止するための離間寸法（通常は３０〜５０
μｍ程度）を確保するべく形成され、その大部分を上記
突出部３ａで構成するようにする。すなわち、突出部３
ａのリード部２ａ上面からの突出寸法は前記離間寸法を
確保可能な程度とする。一方、接合層（めっき層）３ｂ
は、半導体素子１の電極を上記突出部３ａに接合させる
に必要な最低不可欠の厚み分だけ形成すればよく、よっ
て、マスキングを施すことなく部分めっきで短時間に形
成し得、従来のめっき形成方法とその設備を用いて簡単
に形成することが出来る。さらに、突出部３ａ上端に薄
肉状（例えば２〜１０μｍ程度）の接合層（めっき層）
３ｂを有する構成としたので、接合部３の全体形状を、
その高さ方向全長にわたってほぼ均一径の略柱状として
余分な形成ピッチを確保する必要を無くし、配線パター
ンが密な場合でも有利に用いることができる。
【００１２】そうして、上記各接合層３ｂを半導体素子
１の対応する電極に接合せしめて、該半導体素子１をリ
ード部２ａ先端に搭載するをもって、ボンディングワイ
ヤを用いたワイヤボンディングを用いることなくワイヤ
レスボンディング法によって、半導体素子１の電極とリ
ード部２ａとを直接接合し、該接合が終了した後に、前
記リード部２ａ先端と半導体素子１を封止樹脂５によっ
て封止して、ダイオード、パワーＩＣ等の電子部品Ａを
得ることが出来る。
１の対応する電極に接合せしめて、該半導体素子１をリ
ード部２ａ先端に搭載するをもって、ボンディングワイ
ヤを用いたワイヤボンディングを用いることなくワイヤ
レスボンディング法によって、半導体素子１の電極とリ
ード部２ａとを直接接合し、該接合が終了した後に、前
記リード部２ａ先端と半導体素子１を封止樹脂５によっ
て封止して、ダイオード、パワーＩＣ等の電子部品Ａを
得ることが出来る。
【００１３】以下、上述した実施の形態における突出部
３ａの形成方法の変更例を説明するが、上記構成と同様
の部分については図中に同一の符号を付し、重複する説
明を省略する。図４に示す突出部３ｃは、リード部２ａ
先端の下面部分に例えばポンチ４等でプレス応力を加
え、該プレス部分を上面方向へ突出させて形成する点で
は上述の突出部３ａと同じであるが、その突出箇所が若
干異なる。すなわち前述の突出部３ａは、リード部２ａ
の突端部分２ａ’を残した箇所に突出形成したものであ
るが、この例では該突端部分２ａ’にプレス応力を加え
て突出部３ｃを形成したものである。該突出部３ｃのリ
ード部２ａ上面からの突出寸法も、上記した離間寸法を
確保可能な程度とすることは言うまでもない。
３ａの形成方法の変更例を説明するが、上記構成と同様
の部分については図中に同一の符号を付し、重複する説
明を省略する。図４に示す突出部３ｃは、リード部２ａ
先端の下面部分に例えばポンチ４等でプレス応力を加
え、該プレス部分を上面方向へ突出させて形成する点で
は上述の突出部３ａと同じであるが、その突出箇所が若
干異なる。すなわち前述の突出部３ａは、リード部２ａ
の突端部分２ａ’を残した箇所に突出形成したものであ
るが、この例では該突端部分２ａ’にプレス応力を加え
て突出部３ｃを形成したものである。該突出部３ｃのリ
ード部２ａ上面からの突出寸法も、上記した離間寸法を
確保可能な程度とすることは言うまでもない。
【００１４】図５に示す突出部３ｄは、リード部２ａ先
端に曲げ応力を加え該部分を上面方向へ曲げて形成した
ものである。また図６に示す突出部３ｅは、リード部２
ａの先端部をやや厚肉状に形成し、該厚肉部６の上半部
分において、突出部３ｅを残すようその周囲にポンチ７
でプレス応力を加えて該突出部３ｅを形成したものであ
る。またこの例では、突出部３ｅを削り出すよう切削加
工を施して該突出部３ｅを形成することも可能である。
尚、前記突出部３ｄ，３ｅのリード部２ａ上面からの突
出寸法も、上記した離間寸法を確保可能な程度とするこ
とは言うまでもない。
端に曲げ応力を加え該部分を上面方向へ曲げて形成した
ものである。また図６に示す突出部３ｅは、リード部２
ａの先端部をやや厚肉状に形成し、該厚肉部６の上半部
分において、突出部３ｅを残すようその周囲にポンチ７
でプレス応力を加えて該突出部３ｅを形成したものであ
る。またこの例では、突出部３ｅを削り出すよう切削加
工を施して該突出部３ｅを形成することも可能である。
尚、前記突出部３ｄ，３ｅのリード部２ａ上面からの突
出寸法も、上記した離間寸法を確保可能な程度とするこ
とは言うまでもない。
【００１５】以上、電子部品Ａが左右４本づつのリード
部を有する場合（一例としてパワーＩＣが挙げられる）
の数例について説明したが、本発明はこれに限定されず
リード部の本数やその配置形態は自由である。例えばダ
イオード等は図７に示すように、左右二本づつ合計４本
のリード部を有する場合を例示できる。
部を有する場合（一例としてパワーＩＣが挙げられる）
の数例について説明したが、本発明はこれに限定されず
リード部の本数やその配置形態は自由である。例えばダ
イオード等は図７に示すように、左右二本づつ合計４本
のリード部を有する場合を例示できる。
【００１６】
【発明の効果】以上説明したように本発明は、リード部
先端を加工して形成した突出部と、該突出部上に形成し
た薄肉状の部分めっきからなる接合層から形成される接
合部を介して、半導体素子をワイヤレスボンディングに
よりリードフレームに搭載するようにしたので、半導体
素子とリード部が接合箇所以外で接触することを防止す
るための離間寸法を前記突出部で確保出来、前記接合層
は、半導体素子をリードフレームに接合させるに最低不
可欠の厚み分だけ形成すれば良い。従って、半導体素子
をワイヤボンディングによりリード部に接続した場合に
配線抵抗が高くなるという不具合を解消すると同時に、
従来の部分めっき形成方法とその設備等を用いて簡単に
接合をなすことが出来、特にダイオードやパワーＩＣ等
の比較的大きな電力を必要とする電子部品の製造に用い
て極めて有用なリードフレームを提供できた。また、接
合部をその高さ方向全長にわたってほぼ均一径の略柱状
とし得るようにして、余分な形成ピッチを確保する必要
を無くし、配線パターンが密な場合でも有利に用いるこ
とが出来る等の効果を奏する。本発明の電子部品は前述
の効果に加えて、半導体素子をワイヤボンディングによ
りリード部に接続した場合に比べその配線抵抗を大幅に
低減出来、且つ従来のバンプを用いたワイヤレスボンデ
ィングに比べ形成ピッチを縮小し得、よって、電子部品
や半導体装置の作動の更なる効率化や高速化，大容量化
等の促進に大きく寄与し得る。また本発明の製造方法
は、上記電子部品を低コストで安定して製造し得る方法
として、好適に用いることが出来る等、多くの効果を奏
する。
先端を加工して形成した突出部と、該突出部上に形成し
た薄肉状の部分めっきからなる接合層から形成される接
合部を介して、半導体素子をワイヤレスボンディングに
よりリードフレームに搭載するようにしたので、半導体
素子とリード部が接合箇所以外で接触することを防止す
るための離間寸法を前記突出部で確保出来、前記接合層
は、半導体素子をリードフレームに接合させるに最低不
可欠の厚み分だけ形成すれば良い。従って、半導体素子
をワイヤボンディングによりリード部に接続した場合に
配線抵抗が高くなるという不具合を解消すると同時に、
従来の部分めっき形成方法とその設備等を用いて簡単に
接合をなすことが出来、特にダイオードやパワーＩＣ等
の比較的大きな電力を必要とする電子部品の製造に用い
て極めて有用なリードフレームを提供できた。また、接
合部をその高さ方向全長にわたってほぼ均一径の略柱状
とし得るようにして、余分な形成ピッチを確保する必要
を無くし、配線パターンが密な場合でも有利に用いるこ
とが出来る等の効果を奏する。本発明の電子部品は前述
の効果に加えて、半導体素子をワイヤボンディングによ
りリード部に接続した場合に比べその配線抵抗を大幅に
低減出来、且つ従来のバンプを用いたワイヤレスボンデ
ィングに比べ形成ピッチを縮小し得、よって、電子部品
や半導体装置の作動の更なる効率化や高速化，大容量化
等の促進に大きく寄与し得る。また本発明の製造方法
は、上記電子部品を低コストで安定して製造し得る方法
として、好適に用いることが出来る等、多くの効果を奏
する。
【図１】 本発明の実施の形態の一例を示す平面図。
【図２】 図１の要部拡大斜視図で、一部切欠して示
す。
す。
【図３】 図２の（Ｘ）−（Ｘ）線に沿う拡大断面図。
【図４】 本発明の実施の形態の他例を示す拡大断面
図。
図。
【図５】 本発明の実施の形態の他例を示す拡大断面
図。
図。
【図６】 本発明の実施の形態の他例を示す拡大断面
図。
図。
【図７】 本発明の実施の形態の他例を示す平面図。
【図８】 リードフレームに対し半導体素子をワイヤレ
スボンディングする構造の一例を示す拡大断面図。
スボンディングする構造の一例を示す拡大断面図。
Ａ：電子部品 １：半導体素子 ２：リードフレーム ２ａ：リード部 ３：接合部 ３ａ，３ｃ，３ｄ，３ｅ：突出部 ３ｂ：接合層 ５：封止樹脂
Claims (5)
- 【請求項１】 リード部先端に該リード部を加工して形
成した突出部を備え、該突出部上に形成される導電性材
料からなる接合層を半導体素子の電極に接合せしめて該
半導体素子をリード部先端に搭載するよう構成したリー
ドフレーム。 - 【請求項２】 上記突出部が、リード部先端の下面部分
にプレス応力を加え該プレス部分を上面方向へ突出させ
て形成したものである請求項１記載のリードフレーム。 - 【請求項３】 上記突出部が、リード部先端を上面方向
へ曲げて形成したものである請求項１記載のリードフレ
ーム。 - 【請求項４】 リードフレームのリード部先端に、半導
体素子の電極との導通を図る接合部を突出状に備え、該
接合部を介して半導体素子をリードフレームに搭載した
電子部品であって、前記接合部が、前記リード部先端を
加工して形成した突出部と、該突出部上に形成した部分
めっきからなる接合層からなることを特徴とする電子部
品。 - 【請求項５】 リードフレームのリード部先端に突出部
を形成し、該突出部の上面に部分めっきからなる接合層
を形成し、該接合層を半導体素子の電極に接合して該半
導体素子をリードフレームに搭載し、しかる後前記リー
ド部先端と半導体素子を樹脂封止することを特徴とする
電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9197411A JPH1140728A (ja) | 1997-07-23 | 1997-07-23 | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9197411A JPH1140728A (ja) | 1997-07-23 | 1997-07-23 | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140728A true JPH1140728A (ja) | 1999-02-12 |
Family
ID=16374076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9197411A Pending JPH1140728A (ja) | 1997-07-23 | 1997-07-23 | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140728A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068585A (ja) * | 1999-08-25 | 2001-03-16 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法 |
| JP2006186229A (ja) * | 2004-12-28 | 2006-07-13 | Mitsui High Tec Inc | リードフレーム及びこれを用いた半導体装置 |
| JP2010067884A (ja) * | 2008-09-12 | 2010-03-25 | Hitachi Cable Ltd | Ｔａｂテープおよびその製造方法 |
| US11444047B2 (en) | 2019-03-29 | 2022-09-13 | Denso Corporation | Semiconductor device |
-
1997
- 1997-07-23 JP JP9197411A patent/JPH1140728A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068585A (ja) * | 1999-08-25 | 2001-03-16 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法 |
| JP2006186229A (ja) * | 2004-12-28 | 2006-07-13 | Mitsui High Tec Inc | リードフレーム及びこれを用いた半導体装置 |
| JP2010067884A (ja) * | 2008-09-12 | 2010-03-25 | Hitachi Cable Ltd | Ｔａｂテープおよびその製造方法 |
| US11444047B2 (en) | 2019-03-29 | 2022-09-13 | Denso Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| JPS61274333A (ja) | 半導体装置 | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
| US6331738B1 (en) | Semiconductor device having a BGA structure | |
| JPH11191574A (ja) | 半導体装置 | |
| JPH06112402A (ja) | 半導体装置 | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH02211643A (ja) | 半導体装置 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JPH0720925Y2 (ja) | リードフレーム | |
| JP2003007954A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH02134857A (ja) | 半導体装置 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JP4123131B2 (ja) | 半導体装置 | |
| JP3508683B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0834282B2 (ja) | 半導体装置用リードフレーム | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| KR960002344Y1 (ko) | 반도체 패키지 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JPH1197472A (ja) | 半導体装置およびその製造方法 | |
| JP2003007953A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |