JPS63283053A - 半導体装置のリ−ドフレ−ム - Google Patents

半導体装置のリ−ドフレ−ム

Info

Publication number
JPS63283053A
JPS63283053A JP11675187A JP11675187A JPS63283053A JP S63283053 A JPS63283053 A JP S63283053A JP 11675187 A JP11675187 A JP 11675187A JP 11675187 A JP11675187 A JP 11675187A JP S63283053 A JPS63283053 A JP S63283053A
Authority
JP
Japan
Prior art keywords
parts
tip
island
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11675187A
Other languages
English (en)
Inventor
Eiji Tsukide
月出　英治
Tomoichi Oku
倶一 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11675187A priority Critical patent/JPS63283053A/ja
Publication of JPS63283053A publication Critical patent/JPS63283053A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置のリードフレームに関する。
〔従来の技術〕
従来、半導体素子ペレットを搭載して電気的な接続を行
うためのリードフレームは、エンチング法やプレス法に
より金属板を所要形状に成形して作られている。この場
合、プレス法では打抜き残り部の肩部がダレるために、
インナリード先端部にボンディングエリアを確保するこ
とが難しく、このためプレスにより１度叩き、平坦に仕
上げている。
〔発明が解決しようとする問題点〕
上述した従来のリードフレームでは、リードフレームの
アイランドに搭載した半導体素子ベレ・ントを金ワイヤ
によりインナリードに電気接続する際に、ボンディング
の機構により金ワイヤがリード側で垂れ易く、半導体素
子ペレ・ントのポンディングパッドからインナリードま
での距離１位置関係によっては、金ワイヤがペレ・ント
の一部番こ接触し、或いはリードフレームのアイランド
に接触することがある。このため、金ワイヤの長さ範囲
を限定せざるを得す、そのため同型のリードフレームに
対し、少しでも異なったサイズや異なったポンディング
パッドを持つペレ・ントの搭載を不可能としている。
本発明は金ワイヤの垂れを抑制して金ワイヤがペレット
或いはアイランドに接触することを防止し、かつリード
フレームへの異なるペレットの搭載を可能とするリード
フレームを提供することを目的としている。
〔問題点を解決するための手段〕
本発明の半導体装置のリードフレームは、半導体素子ペ
レットを搭載するアイランドの周囲に配置したインナリ
ードの先端部近傍に凹部を形成し、この凹部によりイン
ナリード先端に相対的な凸部を構成するとともに凹部内
に金属ワイヤをボンディングするようにし、金属ワイヤ
を凸部において支持してその下方への垂れを抑制するよ
うな構成としている。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例の断面図であり、金属板を
プレス法或いはエツチング法により所要形状に成形して
リードフレーム１を形成しである。
このリードフレーム１は、中央部に半導体素子ペレット
１０を搭載するアイランド２を有し、この周囲に複数本
のインナリード３を配設している。
このインナリード３の先端部近傍、即ち金ワイヤ１１を
接続する箇所には凹部４を形成し、この凹部４によって
インナリード３の先端には相対的に高くされた凸部５を
形成している。なお、この実施例では各インナリード３
の夫々に凹部４を適宜間隔おいて複数個設けており、こ
れにより凸部５も複数箇所に形成されている。また、こ
の凹部４はプレス加工によって形成される。
そして、前記ペレット１０のポンディングパッドとイン
ナリード３に夫々金ワイヤ１１をボンディングして両者
を電気的に接続している。このとき、インナリード側で
は、前記凹部４内に金ワイヤ１１をボンディングしてい
る。
したがって、この構成によれば、ボンディングされた金
ワイヤ１１は、インナリード３の先端に構成された凸部
５によって下側が支持されることになり、この部分にお
いて金ワイヤ１１の垂れを抑制できる。これにより、金
ワイヤ１１全体の下方への変形も抑制され、金ワイヤ１
１がペレット１０やアイランド２に接触されることが防
止でき、電気的な短絡を防止して半導体装置の信頼性を
向上できる。また、ワイヤの長さを限定する必要もな（
なり、異なるサイズやポンディングパッドを有するペレ
ットの搭載を可能とし、その利用範囲を拡大できる。
また、凹部４及び凸部５を複数個設けることにり、樹脂
封止型半導体装置の場合には、リードフレーム１と図外
の封止樹脂との密着度を向上でき、耐湿性等を向上する
ことも可能である。
第２図は本発明の第２実施例の断面図であり、第１図と
同一部分には同一符号を付して詳細な説明は省略する。
この実施例では、インナリード３の先端近傍に先端側か
ら傾斜する斜面形状の凹部４Ａを形成し、この凹部によ
って相対的に構成される凸部５Ａを先端位置に構成して
いる。そして、金ワイヤ１１はこの凹部４Ａの斜面にボ
ンディングしている。
この構成によれば、金ワイヤ１１は、凹部４Ａの斜面に
沿って支持されることになり、凸部５Ａにおいて下方へ
の垂れが抑制される。これにより、金ワイヤ１１がペレ
ット１０やアイランド２への接触が防止され、種々の効
果が得られることは前記実施例と同じである。
〔発明の効果〕
以上説明したように本発明は、半導体素子ペレットを搭
載するアイランドの周囲に配置したインナリードの先端
部近傍に凹部を形成し、この凹部によりインナリード先
端に相対的な凸部を構成するとともに、前記凹部内に金
属ワイヤをボンディングするように構成しているので、
ボンディングされた金属ワイヤは凸部において支持され
てその下方への垂れが抑制され、これにより金ワイヤの
ペレットへの接触、アイランドへの接触を防ぎ、半導体
装置の信頼性を向上できる。また、これによりリードフ
レームへの異なるベレ・ントの搭載を可能とし、その利
用範囲の拡大を図ることもできる。
【図面の簡単な説明】
第１図は本発明の第１実施例の断面図、第２図は本発明
の第２実施例の断面図である。 １・・・リードフレーム、２・・・アイランド、３・・
・インナリード、４，４Ａ・・・凹部、５，５Ａ・・・
凸部、１０・・・半導体素子ペレット、１１・・・金ワ
イヤ。 第１図 １０　さＳし、／Ｌ 第２図

Claims (1)

    【特許請求の範囲】
  1. （１）半導体素子ペレットを搭載するアイランドと、こ
    のアイランドの周囲に配置したインナリードとを有し、
    アイランドに搭載したペレットとインナリードとを金属
    ワイヤによりボンディングする半導体装置のリードフレ
    ームにおいて、前記インナリードの先端部近傍に凹部を
    形成し、この凹部によりインナリード先端に相対的な凸
    部を構成するとともに前記凹部内に金属ワイヤをボンデ
    ィングするように構成したことを特徴とする半導体装置
    のリードフレーム。
JP11675187A 1987-05-15 1987-05-15 半導体装置のリ−ドフレ−ム Pending JPS63283053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11675187A JPS63283053A (ja) 1987-05-15 1987-05-15 半導体装置のリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11675187A JPS63283053A (ja) 1987-05-15 1987-05-15 半導体装置のリ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS63283053A true JPS63283053A (ja) 1988-11-18

Family

ID=14694859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11675187A Pending JPS63283053A (ja) 1987-05-15 1987-05-15 半導体装置のリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS63283053A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448942A1 (en) * 1990-03-15 1991-10-02 International Business Machines Corporation Semiconductor package
US6002164A (en) * 1992-09-09 1999-12-14 International Business Machines Corporation Semiconductor lead frame
JP2010283252A (ja) * 2009-06-08 2010-12-16 Denso Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448942A1 (en) * 1990-03-15 1991-10-02 International Business Machines Corporation Semiconductor package
US6002164A (en) * 1992-09-09 1999-12-14 International Business Machines Corporation Semiconductor lead frame
JP2010283252A (ja) * 2009-06-08 2010-12-16 Denso Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
JP2569939B2 (ja) 樹脂封止型半導体装置
KR900005587A (ko) 반도체 디바이스 및 그 제작방법
JPH04280664A (ja) 半導体装置用リードフレーム
US5358598A (en) Folded bus bar leadframe and method of making
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
JP3153197B2 (ja) 半導体装置
KR19980064438A (ko) 집적 회로용 극미세 피치 리드 프레임
JPH01134958A (ja) 半導体装置
JPS6244531Y2 (ja)
JPS63239852A (ja) 半導体装置
JPH03129840A (ja) 樹脂封止型半導体装置
JPH01186662A (ja) 半導体装置用リードフレーム
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JPS61240644A (ja) 半導体装置
JPH06326235A (ja) 半導体装置
JPS61194861A (ja) 樹脂封止型半導体装置
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2924858B2 (ja) リードフレームとその製造方法
JPH04188660A (ja) リードフレーム
JPH04109659A (ja) 半導体装置用パッケージ
JPH11297746A (ja) 半導体装置