JPH01134958A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01134958A JPH01134958A JP62292010A JP29201087A JPH01134958A JP H01134958 A JPH01134958 A JP H01134958A JP 62292010 A JP62292010 A JP 62292010A JP 29201087 A JP29201087 A JP 29201087A JP H01134958 A JPH01134958 A JP H01134958A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- semiconductor
- pellet
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 239000008188 pellet Substances 0.000 claims abstract description 35
- 239000000725 suspension Substances 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000011888 foil Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 238000005452 bending Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特に、メモリー・カードなどの
薄形半導体装置に適用して有効な技術に関するものであ
る。
薄形半導体装置に適用して有効な技術に関するものであ
る。
半導体装置のパッケージ構造として、タブに装着された
半導体ペレットとリードとの間にワイヤをボンディング
した後、トランスファ・モールドやポツティングにより
、半導体ペレットを封止して、半導体装置を薄形化した
ものが知られている。
半導体ペレットとリードとの間にワイヤをボンディング
した後、トランスファ・モールドやポツティングにより
、半導体ペレットを封止して、半導体装置を薄形化した
ものが知られている。
また、半導体装置の薄形化・小形化に伴い、これに用い
るリードフレームや封止材料の開発が進められているが
、リードフレームの改良技術としては、例えば、特願昭
６０−５８４０７号などに記載がある。
るリードフレームや封止材料の開発が進められているが
、リードフレームの改良技術としては、例えば、特願昭
６０−５８４０７号などに記載がある。
半導体装置を薄形化するには、パッケージの肉厚やリー
ドフレームの板厚を薄くしなければならないが、前記し
たワイヤ・ボンディング方式では、ワイヤのループ高さ
が障害となり、薄形化に限界が生じている。
ドフレームの板厚を薄くしなければならないが、前記し
たワイヤ・ボンディング方式では、ワイヤのループ高さ
が障害となり、薄形化に限界が生じている。
すなわち、パッケージの肉厚を薄くすると、ワイヤのル
ープ近傍にボイドなどの欠陥が発生し易くなり、半導体
装置の信頼性に悪影響を及ぼすことになるからである。
ープ近傍にボイドなどの欠陥が発生し易くなり、半導体
装置の信頼性に悪影響を及ぼすことになるからである。
また、半導体装置の高集積化に伴ってワイヤ間隔が狭く
なると、パッケージング工程でワイヤ同士が接触し易く
なるという問題もある。
なると、パッケージング工程でワイヤ同士が接触し易く
なるという問題もある。
本発明は、上記問題点に着目してなされたものであり、
その目的は、半導体装置の薄形化を促進することのでき
る技術を提供することにある。
その目的は、半導体装置の薄形化を促進することのでき
る技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、パッケージに封止された半導体ペレットと、
一端が半導体ペレットに接続されるとともに他端がパッ
ケージの外方に延設されたリードと、半導体ペレットの
上面に装着された吊りリードとからなり、リードと吊り
リードとを金属箔で構成するとともにリードの所定個所
を非導電性被膜で被覆した半導体装置である。
一端が半導体ペレットに接続されるとともに他端がパッ
ケージの外方に延設されたリードと、半導体ペレットの
上面に装着された吊りリードとからなり、リードと吊り
リードとを金属箔で構成するとともにリードの所定個所
を非導電性被膜で被覆した半導体装置である。
リードを金属箔で構成したことにより、リードの肉厚が
薄くなり、かつ、リードの先端を半導体ペレットに接続
することができるためにボンディング用のワイヤが不要
となる結果、パッケージの肉厚を薄くすることができる
。
薄くなり、かつ、リードの先端を半導体ペレットに接続
することができるためにボンディング用のワイヤが不要
となる結果、パッケージの肉厚を薄くすることができる
。
第１図は、本発明の一実施例である半導体装置を示す断
面図、第２図は、この半導体装置に用いるリードフレー
ムを示す平面図である。
面図、第２図は、この半導体装置に用いるリードフレー
ムを示す平面図である。
本実施例の半導体装置１は、エポキシ樹脂などからなる
パッケージ２の内部に半導体ペレット３を封止した、い
わゆる樹脂封止形半導体装置である。
パッケージ２の内部に半導体ペレット３を封止した、い
わゆる樹脂封止形半導体装置である。
半導体ペレット３の上面には、アルミニウム（／’／２
）などの導電性金属からなるバンプ４が取り付けられ、
このバンプ４にリード５ａの一端が接続されている。
）などの導電性金属からなるバンプ４が取り付けられ、
このバンプ４にリード５ａの一端が接続されている。
半導体ペレット３の上面中央には、上記リード５ａと同
一の材料からなる吊りリード５ｂがエポキシ樹脂などの
接着剤６で接着されている。
一の材料からなる吊りリード５ｂがエポキシ樹脂などの
接着剤６で接着されている。
リード５ａおよび吊りリード５ｂは、いずれも銅（Ｃｕ
）あるいは４２アロイなどの導電性金属からなる箔によ
って構成され、その厚さは、例えば、５０μｍ程度であ
る。
）あるいは４２アロイなどの導電性金属からなる箔によ
って構成され、その厚さは、例えば、５０μｍ程度であ
る。
リード５ａの片面には、その両端部を除き、エポキシ樹
脂などの合成樹脂からなる非導電性被膜７が被着され、
これにより、薄い金属箔からなるリード５ａの曲げ強度
が強化されるようになっている。
脂などの合成樹脂からなる非導電性被膜７が被着され、
これにより、薄い金属箔からなるリード５ａの曲げ強度
が強化されるようになっている。
次に、上記半導体装置１の製造工程の一例を説明する。
まず、銅（Ｃｕ）や４２アロイなどの板材を圧延加工し
て得た金属箔にエツチングを施し、第２図に示す形状の
リードフレーム８を作成する。
て得た金属箔にエツチングを施し、第２図に示す形状の
リードフレーム８を作成する。
このリードフレーム８は、枠部−８ａ、８ｂによって囲
まれた矩形部分を一単位とし、各単位が横 ・方向に連
結されたものである（第２図では、−単位のみ図示）。
まれた矩形部分を一単位とし、各単位が横 ・方向に連
結されたものである（第２図では、−単位のみ図示）。
次いで、上下一対の枠部８ａに沿って櫛歯状に形成され
たリード５ａの表面に、その両端部を除き、スクリーン
印刷などによって、エポキシ樹脂などの非導電性被膜７
を被着する。
たリード５ａの表面に、その両端部を除き、スクリーン
印刷などによって、エポキシ樹脂などの非導電性被膜７
を被着する。
リード５ａの先端部は、半導体ペレット３のバンプ４が
接続される領域であり、非導電性被膜７の被着工程に先
立ち、金（Ａｕ）などのメツキを施しておく。
接続される領域であり、非導電性被膜７の被着工程に先
立ち、金（Ａｕ）などのメツキを施しておく。
次いで、上記リードフレーム８をインナーＩＪ −ドボ
ンディング工程に搬送し、リード５ａの先端部と半導体
ペレット３のバンプ４とを熱圧着で接続した後、吊りリ
ード５ｂの裏面と半導体ペレット３の上面中央個所とを
接着剤６で接合する。
ンディング工程に搬送し、リード５ａの先端部と半導体
ペレット３のバンプ４とを熱圧着で接続した後、吊りリ
ード５ｂの裏面と半導体ペレット３の上面中央個所とを
接着剤６で接合する。
このように、半導体ペレット３を吊りリード５ｂで吊着
支持することにより、半導体ペレット３の荷重によって
金属箔からなる薄い（リード５ａが変形するのを防止す
ることができる。
支持することにより、半導体ペレット３の荷重によって
金属箔からなる薄い（リード５ａが変形するのを防止す
ることができる。
次いで、所定の電気試験を行った後、リード５ａおよび
吊りリード５ｂをリードフレーム８から切り離し、トラ
ンスファ・モールドにより半導体ペレット３をパッケー
ジ２の内部に封止した後、パッケージ２の外部に延在す
るリード５ａ（アウターリード部）のフォーミングを行
う。
吊りリード５ｂをリードフレーム８から切り離し、トラ
ンスファ・モールドにより半導体ペレット３をパッケー
ジ２の内部に封止した後、パッケージ２の外部に延在す
るリード５ａ（アウターリード部）のフォーミングを行
う。
その際、リード５ａの表面に非導電性被膜７を被着した
ことにより、金属箔からなる薄いリード５ａの曲げ強度
が強化され、これにより、任意の形状のフォーミングが
可能となるとともに、フォーミング後のリード５ａの変
形が防止される。
ことにより、金属箔からなる薄いリード５ａの曲げ強度
が強化され、これにより、任意の形状のフォーミングが
可能となるとともに、フォーミング後のリード５ａの変
形が防止される。
また、リード５ａの表面に非導電性被膜７を被着したこ
とにより、キャビティ内などで隣接するリード５ａ同士
が接触したままトランスファ・モールドされてしまった
場合でも、リード５ａ同士の短絡が防止される。
とにより、キャビティ内などで隣接するリード５ａ同士
が接触したままトランスファ・モールドされてしまった
場合でも、リード５ａ同士の短絡が防止される。
このように、本実施例によれば、次の効果を得ることが
できる。
できる。
（１）、金属箔からなるリード５ａの先端にバンプ４を
介して半導体ペレッ）３を接続した半導体装置構造とす
ることにより、リード５ａの肉厚が薄くなるとともに、
ボンディング用のワイヤが不要となり９．パッケージ２
の肉厚を薄（することができる。
介して半導体ペレッ）３を接続した半導体装置構造とす
ることにより、リード５ａの肉厚が薄くなるとともに、
ボンディング用のワイヤが不要となり９．パッケージ２
の肉厚を薄（することができる。
（２）、半導体装置１を製造する際、半導体ペレット３
を吊りリード５ｂで吊着支持することにより、半導体ペ
レット３の荷重によるリード５ａの変形を有効に防止す
ることができる。
を吊りリード５ｂで吊着支持することにより、半導体ペ
レット３の荷重によるリード５ａの変形を有効に防止す
ることができる。
（３）、 リード５ａの表面に非導電性被膜７を被着
したことにより、リード５ａの曲げ強度が強化され、任
意形状のフォーミングが可能となるとともに、フォーミ
ング後の変形を防止することができる。
したことにより、リード５ａの曲げ強度が強化され、任
意形状のフォーミングが可能となるとともに、フォーミ
ング後の変形を防止することができる。
（４）、！Ｊ−ド５ａの表面に非導電性被膜７を被着し
たことにより、隣接するリード５ａ同士が接触したまま
トランスファ・モールドされても、短絡を防止すること
ができる。
たことにより、隣接するリード５ａ同士が接触したまま
トランスファ・モールドされても、短絡を防止すること
ができる。
（５）、上記（１）〜〔４〕により、信頼性の高い薄形
半導体装置が得られる。
半導体装置が得られる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、第３図に示すように、リードフレーム８に複数
本の吊りリード５ｂ、５ｂを設け、あるいは、さらに、
吊りリード５ｂ、５ｂの表面に非導電性被膜７を被着す
ることにより、半導体ペレット３の荷重によるリード５
ａの変形をより有効に防止することができる。
本の吊りリード５ｂ、５ｂを設け、あるいは、さらに、
吊りリード５ｂ、５ｂの表面に非導電性被膜７を被着す
ることにより、半導体ペレット３の荷重によるリード５
ａの変形をより有効に防止することができる。
また、実施例では、リードの片面にのみ非導電性被膜を
被着したが、リードの両面に被着することにより、リー
ドの曲げ強度がより強化されるとともに、リード同士の
接触による短絡をより有効に防止することができる。
被着したが、リードの両面に被着することにより、リー
ドの曲げ強度がより強化されるとともに、リード同士の
接触による短絡をより有効に防止することができる。
さらに、実施例では、バンプを介してリードと半導体ペ
レットとを接続したが、リードの先端を半導体ペレット
のパッドに直接ボンディングすることもできる。
レットとを接続したが、リードの先端を半導体ペレット
のパッドに直接ボンディングすることもできる。
さらにまた、ポツティング樹脂で半導体ペレットを封止
してもよい。
してもよい。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、パッケージに封止された半導体ペレットと、
一端が半導体ペレットに接続されるとともに他端がパッ
ケージの外方に延設されたリードと、半導体ペレットの
上面に装着された吊りリードとからなり、上北リードと
吊りリードとを金属箔で構成するとともに、上記リード
の所定個所を非導電性被膜で被覆した半導体装置とする
ことにより、リードの肉厚が薄くなり、かつ、リードの
先端を半導体ペレットに接続することができるためにボ
ンディング用のワイヤが不要となり、その結果、パッケ
ージの肉厚を薄くすることができ、メモリー・カードな
ど、薄形の半導体装置をより一層薄形化することができ
る。
一端が半導体ペレットに接続されるとともに他端がパッ
ケージの外方に延設されたリードと、半導体ペレットの
上面に装着された吊りリードとからなり、上北リードと
吊りリードとを金属箔で構成するとともに、上記リード
の所定個所を非導電性被膜で被覆した半導体装置とする
ことにより、リードの肉厚が薄くなり、かつ、リードの
先端を半導体ペレットに接続することができるためにボ
ンディング用のワイヤが不要となり、その結果、パッケ
ージの肉厚を薄くすることができ、メモリー・カードな
ど、薄形の半導体装置をより一層薄形化することができ
る。
第１図は本発明の一実施例である半導体装置を示す断面
図、 第２図はこの半導体装置に用いるリードフレームを示す
平面図、 第３図は本発明の半導体装置に用いるリードフレームの
他の実施例を示す平面図である。 １・・・半導体装置、２・・・パッケージ、３・・・半
導体ペレット、４・・・バンプ、５ａ・・ ・リード、
５ｂ・ ・ ・吊りリード、６・ ・ ・接着剤、７・
・・非導電性被膜、８・・・リードフレーム、３ａ、３
ｂ・・・枠部。 Ｌ□、− １・・・半導体装置 ６・・・半導体ペレット ５ａ・・リード ５ｂ・・・吊りリード ７・・・非導電性被膜 ８・・・リードフレーム モ 第１図 第２図 ・・］ 」 Ｌ（ 一’）ｌ’ｌ−
図、 第２図はこの半導体装置に用いるリードフレームを示す
平面図、 第３図は本発明の半導体装置に用いるリードフレームの
他の実施例を示す平面図である。 １・・・半導体装置、２・・・パッケージ、３・・・半
導体ペレット、４・・・バンプ、５ａ・・ ・リード、
５ｂ・ ・ ・吊りリード、６・ ・ ・接着剤、７・
・・非導電性被膜、８・・・リードフレーム、３ａ、３
ｂ・・・枠部。 Ｌ□、− １・・・半導体装置 ６・・・半導体ペレット ５ａ・・リード ５ｂ・・・吊りリード ７・・・非導電性被膜 ８・・・リードフレーム モ 第１図 第２図 ・・］ 」 Ｌ（ 一’）ｌ’ｌ−
Claims (1)
- 【特許請求の範囲】 １、パッケージに封止された半導体ペレットと、一端が
前記半導体ペレットに接続されるとともに他端が前記パ
ッケージの外方に延設されたリードと、前記半導体ペレ
ットの上面に装着された吊りリードとからなり、前記リ
ードと吊りリードとを金属箔で構成するとともに、前記
リードの所定個所を非導電性被膜で被覆してなる半導体
装置。 ２、半導体ペレットとリードとをバンプを介して接続す
ることを特徴とする特許請求範囲第１項記載の半導体装
置。 ３、吊りリードの表面に非導電性被膜を被着することを
特徴とする特許請求範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292010A JPH01134958A (ja) | 1987-11-20 | 1987-11-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292010A JPH01134958A (ja) | 1987-11-20 | 1987-11-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01134958A true JPH01134958A (ja) | 1989-05-26 |
Family
ID=17776359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62292010A Pending JPH01134958A (ja) | 1987-11-20 | 1987-11-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01134958A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325250U (ja) * | 1989-07-21 | 1991-03-15 | ||
| EP0807972A2 (en) | 1996-05-09 | 1997-11-19 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of its fabrication |
| US6720642B1 (en) | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
| US7084488B2 (en) * | 2001-08-01 | 2006-08-01 | Fairchild Semiconductor Corporation | Packaged semiconductor device and method of manufacture using shaped die |
| US7256479B2 (en) | 2005-01-13 | 2007-08-14 | Fairchild Semiconductor Corporation | Method to manufacture a universal footprint for a package with exposed chip |
-
1987
- 1987-11-20 JP JP62292010A patent/JPH01134958A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325250U (ja) * | 1989-07-21 | 1991-03-15 | ||
| EP0807972A2 (en) | 1996-05-09 | 1997-11-19 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of its fabrication |
| EP0807972A3 (en) * | 1996-05-09 | 2000-05-31 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of its fabrication |
| US6258621B1 (en) | 1996-05-09 | 2001-07-10 | Oki Electric Industry Co., Ltd. | Method of fabricating a semiconductor device having insulating tape interposed between chip and chip support |
| US6720642B1 (en) | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
| US7154168B2 (en) | 1999-12-16 | 2006-12-26 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
| US7215011B2 (en) | 1999-12-16 | 2007-05-08 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
| US7582956B2 (en) | 1999-12-16 | 2009-09-01 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
| US7084488B2 (en) * | 2001-08-01 | 2006-08-01 | Fairchild Semiconductor Corporation | Packaged semiconductor device and method of manufacture using shaped die |
| US7256479B2 (en) | 2005-01-13 | 2007-08-14 | Fairchild Semiconductor Corporation | Method to manufacture a universal footprint for a package with exposed chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6830961B2 (en) | Methods for leads under chip in conventional IC package | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| KR0149798B1 (ko) | 반도체 장치 및 그 제조방법과 리드프레임 | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| JP4195804B2 (ja) | デュアルダイパッケージ | |
| US6762079B2 (en) | Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure | |
| EP0594299A2 (en) | Multi-layered lead frame assembly and method for integrated circuits | |
| JPH04280462A (ja) | リードフレームおよびこのリードフレームを使用した半導体装置 | |
| US6753597B1 (en) | Encapsulated semiconductor package including chip paddle and leads | |
| JPH01134958A (ja) | 半導体装置 | |
| JPH05175406A (ja) | 半導体集積回路装置 | |
| JP3842241B2 (ja) | 半導体装置 | |
| JPS61241954A (ja) | 半導体装置 | |
| KR100340862B1 (ko) | 스택패키지및그의제조방법 | |
| JPS61242051A (ja) | 半導体装置 | |
| JPH0437050A (ja) | 樹脂封止型半導体装置 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
| JPH01186390A (ja) | 半導体装置 | |
| JPH0453237A (ja) | 半導体装置の製造方法 | |
| JPS61128551A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH06104314A (ja) | フィルムキャリア | |
| JPH04174548A (ja) | リードフレーム | |
| JPH02298044A (ja) | リードフレームの製造方法 |