KR19980064438A - 집적 회로용 극미세 피치 리드 프레임 - Google Patents

집적 회로용 극미세 피치 리드 프레임 Download PDF

Info

Publication number
KR19980064438A
KR19980064438A KR1019970071329A KR19970071329A KR19980064438A KR 19980064438 A KR19980064438 A KR 19980064438A KR 1019970071329 A KR1019970071329 A KR 1019970071329A KR 19970071329 A KR19970071329 A KR 19970071329A KR 19980064438 A KR19980064438 A KR 19980064438A
Authority
KR
South Korea
Prior art keywords
lead frame
reduced thickness
lead
thickness
die mounting
Prior art date
Application number
KR1019970071329A
Other languages
English (en)
Inventor
쥬니가에드가알.
Original Assignee
윌리엄 비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄 비.켐플러
Publication of KR19980064438A publication Critical patent/KR19980064438A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

부품 밀도가 높은 반도체 장치용 리드 프레임(10)은 리드 프레임의 다이 장착 패드(12)에 인접한 두께 감소 테이퍼 단부(22)를 구비한 미세 피치 리드 프레임 리드(11)를 포함한다. 감소 두께 단부(22)는 두께가 감소되지 않은 리드 프레임 리드의 부분(25)으로부터 스텝 다운된 부분(23)을 갖는다. 두께 감소 단부(22)는 직접 또는 접착 와이어에 의해 반도체 장치의 접착 패드에 접속된다.

Description

집적 회로용 극미세 피치 리드 프레임
본 발명은 반도체 장치, 특히 집적 회로용 극미세 피치 리드 프레임에 관한 것이다.
구조적 치수가 미세한 웨이퍼 제조 기술은 리드 프레임 제조 기술 보다 빠른 속도로 개선되고 있다. 웨이퍼 제조 및 와이어 본딩 공정은 4.0밀의 본드 패드 피치를 갖는 집적 회로의 제작을 가능하게 했고, 3.0밀의 피치를 갖는 회로의 제작으로 접근해 가고 있다. 기존 리드 프레임 리드 피치의 기술적 한계는 약 6.9밀이다. 이는 패키지 크기 및 리드 수에 따라서는 와이어 길이를 220밀로 해야 함을 의미한다. 와이어의 길이가 길다는 것은 장치의 임피던스 증가 등 집적 회로 성능에 악영향을 미친다. 또, 와이어의 길이가 길면 와이어 길이가 짧은 집적 회로에 비해 최종 생산에 있어서 조립 손실도 초래하게 된다.
리드 프레임 상의 내부 리드 피치는 재료 두께의 함수이다. 최소 리드 폭은 와이어 본딩 기술, 와이어 접착제 및 캐필러리 툴에 의해 제한된다. 그 한계는 약 4.0밀이다. 최소 내부 공간은, 재료 두께에 리드 프레임 기술의 함수인 인자 k를 곱한 것과 대략 같다. 이 인자는 엣칭 공정에 있어서 저항 갭과 저항 두께의 함수이기도 하다. 스탬핑 공정에 있어서, 이 인자는 절삭 공구 정밀도 및 가공 비용의 함수이다. 이는 초기 가공 비용이 낮고 소형화 가능성이 적으며 리드 핑거 배선의 융통성이 크기 때문이다. 엣칭된 리드 프레임의 인자 k는 재료 두께의 약 0.75배이다.
리드 프레임 내부 리드와 집적 회로 본딩 패드 사이의 거리를 감축하기 위해 여러 가지 기술들이 사용되고 있다. 가장 보통의 기술로는 리드 프레임 내부 리드와 반도체 칩 사이에 인터포저를 부착하는 방법이다. 인터포저는 보통 인쇄 회로 기판의 제작에 사용되는 것과 같은 재료로 제작된다. 인터포저는 리드 핑거로부터 전기적으로 절연될 수 있고 집적 회로 칩 및 리드 프레임과 다이 엣칭 재료를 포함하는 기타 패키징 재료의 물리적 및 기계적 특성에 어울리는 재료라면 어떤 재료로도 제작될 수 있다.
본 발명은 부품 밀도가 높은 반도체 회로 패키지에 사용되는 미세 피치 리드 프레임이다. 리드 프레임은 리드 프레임 다이 장착 패드 주위에 복수개의 리드를 갖는다. 각 리드 프레임은 비감소 두께부와 감소 두께부를 가지며, 감소 두께부는 다이 장착 패드 부근에 테이퍼 단부를 구비하고 있다.
도1은 미세 피치 리드를 가진 리드 프레임을 도시한 도면.
도2는 미세 피치 리드의 간격을 도시하는 도면.
도3은 각종 재료 두께에 대한 최소 리드 간격, 폭 및 피치를 도시하는 표.
도4는 본 발명의 미세 피치 리드를 도시한 도면.
도5는 제1 구조의 미세 피치 리드를 가진 반도체 장치의 측면도.
도6은 제2 구조의 미세 피치 리드를 가진 반도체 장치의 측면도.
도7은 반도체 다이 상의 본드 패드와 본 발명의 리드 사이의 직접 접속을 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
10 : 리드 프레임
11, 33, 34, 43, 44, 53, 54 : 리드
12 : 다이 장착 패드
13, 14 : 횡단 아암
15 : 다이
17 : 안정화 테이프
20, 33, 34, 43, 44, 53, 54 : 리드
23 : 스텝 다운부
24, 33a, 34a, 43a, 44a, 53a, 54a : 감소 두께부
30, 40, 50 : 반도체 장치
31, 41, 51 : 다이
32, 42, 51a, 51b, : 접착 패드
36, 37, 46, 47 : 접착 와이어
39, 49 : 접착 테이프
38, 48, 58 : 접착제
52 : 다이 패드
도1은 복수개의 리드(11)를 가진 미세 피치 리드 프레임(10)의 평면도이다. 리드 프레임(10)은 점선으로 표시한 다이(15)가 장착되는 다이 장착 패드(2)를 구비하고 있다. 다이 장착 패드는 예를 들어 원형 영역(12a 내지 12d)을 갖는 횡단 아암(13, 14)을 구비하고 있다. 원형 영역(12a, 12c)은 아암(13) 상에 있고 원형 영역(12b, 12d)은 아암(14) 상에 있다. 원형 영역(12a 내지 12d)은 반도체 다이(15)가 장착될 수 있는 표면 영역을 제공한다. 아암(13, 14)과 원형 영역(12a 내지 12d)에는 접착제를 도포하여 리드 프레임 리드와 반도체 다이 사이의 본드 와이어의 조립 및 부착 중에 반도체 다이를 제 위치에 유지한다. 외곽선(16)은 장치 패키지의 엣지를 도시한다. 리드 프레임 리드 안정기 테이프(17)도 도시되어 있다. 안정기 테이프(17)는 예를 들어 장치를 패키지화할 때 까지 리드의 이동을 방지하는 접착 테이프일 수 있다.
도2는 극미세 피치 리드 프레임의 리드 피치를 단축하기 위해 고려될 수 있는 각종 치수를 가진 두 개의 인접 리드 프레임 리드의 횡단면도이다. P는 리드 피치로서, 이는 한 리드의 중심으로부터 인접 리드의 중심 까지의 거리를 측정한 것이다. W는 리드 폭이고, T는 리드 두께이고, S는 리드 사이의 공간이다.
도3은 각종 재료 두께(T)에 대한 최소 리드 공간(S)과 최소 리드 폭(W), 그리고 내부 리드 피치(P)를 도시한 표이다. 최소 내부 공간(S)은 재료 두께(T)에 리드 프레임 기술의 함수인 인자 k를 곱한 것과 대략 같다. 이 인자는 엣칭 공정에 있어서 저항 갭과 저항 두께의 함수이다. 스탬핑 공정에 있어서, 인자는 절삭 공구 정밀도 및 가공 비용의 함수이다. 미세 피치 리드 프레임은 주로 엣칭 기술을 이용하여 구성된다. 이는 리드 핑거 배선에 있어서의 초기 가공 비용이 낮고 소형화 가능성이 적고 융통성이 많기 때문이다. 엣칭 리드 프레임의 인자 k는 재료 두께(T)의 0.75배이다. 본 발명에 따른 리드를 이용하게 되면 재료 두께(T)가 얇을수록 리드 스페이스(S), 리드 폭(W), 리드 피치(P)를 소형화하여 더 많은 리드를 내장하거나 패키지를 더욱 소형화할 수 있다. 도3으로부터 5.25밀의 리드 피치가 3밀의 재료 두께로 얻을 수 있다는 것을 알 수 있다. 이는 약 6.9밀의 최소 리드 피치 한계를 갖는 기존 기술에 비하면 향상된 것이다.
도4는 본 발명의 리드의 등가도이다. 리드(20)는 스텝 다운(23)에서 리드(20)의 전체 폭으로부터 내측 단부(22) 까지 테이퍼지는 감소된 두께부(24)를 갖는다. 감소된 두께부(24)의 두께(21)는 예를 들어 약 2 밀 내지 3밀이며, 외단부(25)의 두께(26)는 약 6밀이다. 감소된 두께부(24)는 기계적 또는 화학적 공정에 의해 형성될 수 있다. 예를 들어 두 개의 재료 두께를 압연, 코이닝, 단조 또는 사출, 또는 단조와 연마의 조합으로 형성할 수 있다. 감소된 두께부(24) 역시 화학적 엣칭에 의해 형성할 수 있다.
리드 피치(P)는 리드(20)의 테이퍼부가 스텝 다운(23)부에서 시작하고, 단부(22)를 향해 테이퍼지기 때문에 리드 피치(P) 측정 위치에 배치된다. 재료 두께(T)가 5밀이면 스텝 다운(23)에서의 피치는 약 7.25밀이다. 재료 두께가 약 3밀이면 리드의 내부 피치(P)는 약 5.25 밀이다.
리드 프레임 리드(20)는 내부 리드 피치와 집적 회로 접착 패드 피치 사이의 간격을 감소시켜서 장치 성능을 양호하게 하고 조립 정밀도를 높이고 조립 비용을 저감시킨다. 리드 프레임 리드(20)는 금속 리드 프레임을 사용해야 하는 집적 회로라면 어느 것에도 사용할 수 있어서, 금속 리드 프레임에 집접 회로를 직접 접속할 수 있고, 집접 회로 다이와 리드 프레임 리드 사이의 배선 접착을 생략할 수 있게 한다.
도5는 리드(33)가 접착 와이어(37)에 의해 부착되고 리드(34)가 접착 와이어(36)에 의해 다이(31)에 부착되는 본 발명의 두 리드(33, 34)를 도시한 반도체 장치(30)의 횡단면도이다. 다이(31)는 접착제(38)에 의해 접착 패드(32) 상에 장착된다. 접착 와이어(36)는 감소 두께부(34a)의 배면측에 부착된다. 마찬가지로 접착 와이어(37)는 감소 두께부(33a)의 배면에 부착된다. 접착 테이프(39)는 조립 중에 리드를 제위치에 유지하는 데 사용된다.
도6은 리드(43)가 접착 와이어(47)에 의해 다이(41)에 부착되고 리드(44)가 접착 와이어(46)에 의해 다이(41)에 부착된 본 발명의 두 리드(43, 44)를 도시하는 반도체 장치(40)의 횡단면도이다. 접착 안정화 테이프(49)는 리드의 배면측에 부착된 것으로 도시되어 있다. 그러나, 테이프(49)는 리드의 상면에 부착시킬 수도 있다. 다이(41)는 접착제(48)로 접착 패드(42) 상에 장착된다. 접착 와이어(47)는 리드(43)의 감소부측(43a)에 부착된다. 마찬가지로, 접착 와이어(46)는 리드(44)의 감소부측(44a)에 부착된다.
도7은 리드(53, 54)에는 각 리드의 하면측에 감소부 스텝 다운 영역이 형성되고 접착 테이프(59)에 의해 제 위치에 유지되는 반도체 장치(50)의 실시예가 도시되어 있다. 반도체 다이는 접착제(58)로 다이 패드(52)에 접착된다. 리드(53)는 반도체 다이(51) 상에서 접착 패드(51a)와 접촉하는 감소부(53a)의 내측 단부를 갖고 리드(54)는 접착 패드(51b) 위에서 그와 접촉하는 감소부(54a)의 내측 단부를 갖는다. 이런 결합 방식은 접착 와이어의 이용을 생략할 수 있게 하며, 리드 프레임 리드와 반도체 다이 상의 접착 패드 사이의 직접적인 연결도 허용한다.
본 발명에 따른 리드를 이용하게 되면 재료 두께(T)가 얇을수록 리드 스페이스(S), 리드 폭(W), 리드 피치(P)를 소형화하여 더 많은 리드를 내장하거나 패키지를 더욱 소형화할 수 있다. 리드 프레임 리드는 내부 리드 피치와 집적 회로 접착 패드 피치 사이의 간격을 감소시켜서 장치 성능을 양호하게 하고 조립 정밀도를 높이고 조립 비용을 저감시킨다. 리드 프레임 리드는 금속 리드 프레임을 사용해야 하는 집적 회로라면 어느 것에도 사용할 수 있어서, 금속 리드 프레임에 집접 회로를 직접 접속할 수 있고, 집접 회로 다이와 리드 프레임 리드 사이의 배선 접착을 생략할 수 있게 한다.

Claims (17)

  1. 부품 밀도가 높은 반도체 회로 패키지에 이용되는 미세 피치 리드 프레임에 있어서,
    다이 장착 패드와,
    상기 리드 프레임 주위에 배치되고 각각이 비감소 두께부와 감소 두께부를 구비하며 상기 감소 두께부는 상기 다이 장착 패드에 인접한 테이퍼 단부를 구비한 복수개의 리드를 포함하는 것을 특징으로 하는 미세 피치 리드 프레임.
  2. 제1항에 있어서, 상기 감소 두께부의 두께는 리드 프레임의 두께의 약 50%인 것을 특징으로 하는 리드 프레임.
  3. 제1항에 있어서, 리드의 상기 감소 두께부의 두께는 2 내지 3 밀인 것을 특징으로 하는 리드 프레임.
  4. 제1항에 있어서, 상기 감소 두께부는 비감소 두께부로부터 스텝 다운된 스텝 다운 영역을 포함하는 것을 특징으로 하는 리드 프레임.
  5. 제1항에 있어서, 상기 리드 프레임 리드의 상기 감소 두께부는 비감소 두께부의 표면으로부터 스텝 다운된 표면을 가지고, 상기 스텝 다운부는 상기 리드 프레임 리드의 상면에 있는 것을 특징으로 하는 리드 프레임.
  6. 제1항에 있어서, 상기 리드 프레임의 상기 감소 두께부는 비감소 두께부의 표면으로부터 스텝 다운된 표면을 포함하고, 상기 스텝 다운부는 리드 프레임 리드의 저면에 있는 것을 특징으로 하는 리드 프레임.
  7. 제1항에 있어서, 접착 와이어에 의해 리드 프레임의 감소 두께부와 테이퍼 단부에 각각 전기적으로 접속되는 접착 패드가 배치된 반도체 장치와 조합한 것을 특징으로 하는 리드 프레임.
  8. 제1항에 있어서, 리드 프레임의 감소 두께부와 테이퍼 단부에 직접 전기적으로 접속되는 접착 패드가 배치된 반도체 장치와 조합한 것을 특징으로 하는 리드 프레임.
  9. 제1항에 있어서, 다이 장착 패드는 각 아암 상에 한 쌍의 확장 영역을 가진 횡단 아암으로 구성되는 것을 특징으로 하는 리드 프레임.
  10. 부품 밀도가 높은 반도체 회로 패키지에 이용되는 미세 피치 리드 프레임에 있어서,
    다이 장착 패드와,
    상기 리드 프레임 주위에 배치되고 각각이 비감소 두께 외부와 다이 장착 패드에 인접한 감소 두께 내부를 구비하며 상기 감소 두께부는 비감소 두께부의 한 표면으로부터 스텝 다운 표면을 구비하여 감소 두께를 제공하도록 되어 있고, 리드 의 내부는 스텝 다운 표면으로부터 다이 장착 패드에 인접한 단부로 감소 폭 단부 까지 테이퍼진 것을 특징으로 하는 미세 피치 리드 프레임.
  11. 제10항에 있어서, 상기 감소 두께부의 두께는 리드 프레임의 두께의 약 50%인 것을 특징으로 하는 리드 프레임.
  12. 제10항에 있어서, 리드의 상기 감소 두께부의 두께는 2 내지 3 밀인 것을 특징으로 하는 리드 프레임.
  13. 제10항에 있어서, 상기 스텝 다운부는 리드 프레임 리드의 상면에 있는 것을 특징으로 하는 리드 프레임.
  14. 제10항에 있어서, 상기 스텝 다운부는 리드 프레임 리드의 저면에 있는 것을 특징으로 하는 리드 프레임.
  15. 제10항에 있어서, 접착 와이어에 의해 리드 프레임의 감소 두께부와 테이퍼 단부에 각각 전기적으로 접속되는 접착 패드가 배치된 반도체 장치와 조합한 것을 특징으로 하는 리드 프레임.
  16. 제10항에 있어서, 리드 프레임의 감소 두께부와 테이퍼 단부에 직접 전기적으로 접속되는 접착 패드가 배치된 반도체 장치와 조합한 것을 특징으로 하는 리드 프레임.
  17. 부품 밀도가 높은 반도체 회로 패키지에 사용되는 미세 피치 리드 프레임에 있어서,
    각각의 중앙점에서 서로 교차되며 교차부가 각 아암을 제1 부분 및 제2 부분으로 분할하는 적어도 두 개의 횡단 아암 부재와 상기 아암의 상기 제1 및 제2 부분 각각에 적어도 하나씩 제공된 복수개의 장착 영역을 포함하는 다이 장착 패드와,
    상기 리드 프레임 주위에 배치되고 각각이 비감소 두께 외부와 다이 장착 패드에 인접한 감소 두께 내부를 구비하고 상기 감소 두께부는 비감소 두께부의 한 표면으로부터 스텝 다운된 표면을 구비하여 감소 두께를 제공하고, 리드의 내부 부분은 스텝 다운 표면으로부터 다이 장착 패드에 인접한 단부 까지 감소 폭 단부로 테이퍼진 복수개의 리드를 포함하는 것을 특징으로 하는 미세 피치 리드 프레임.
KR1019970071329A 1996-12-20 1997-12-20 집적 회로용 극미세 피치 리드 프레임 KR19980064438A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3352796P 1996-12-20 1996-12-20
US60/033,527 1996-12-20

Publications (1)

Publication Number Publication Date
KR19980064438A true KR19980064438A (ko) 1998-10-07

Family

ID=21870923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071329A KR19980064438A (ko) 1996-12-20 1997-12-20 집적 회로용 극미세 피치 리드 프레임

Country Status (4)

Country Link
EP (1) EP0849794A1 (ko)
JP (1) JPH10200036A (ko)
KR (1) KR19980064438A (ko)
TW (1) TW375784B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19916177B4 (de) * 1999-04-10 2006-01-26 Sokymat Gmbh Verfahren zum Kontaktieren des Halbleiterchips und Halbleiterchip mit drahtförmigen Anschlußstücken
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US8535986B2 (en) 2003-01-13 2013-09-17 Infineon Technologies Ag Method of packaging an integrated circuit using a laser to remove material from a portion of a lead frame
SG143931A1 (en) 2003-03-04 2008-07-29 Micron Technology Inc Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths
SG145547A1 (en) 2004-07-23 2008-09-29 Micron Technology Inc Microelectronic component assemblies with recessed wire bonds and methods of making same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215761A (ja) * 1983-05-24 1984-12-05 Toshiba Corp 半導体装置
JPS61170053A (ja) * 1985-01-23 1986-07-31 Nec Corp 半導体装置用リ−ドフレ−ム
EP0204102A3 (en) * 1985-06-03 1987-11-19 Motorola, Inc. Direct connection of lead frame having flexible, tapered leads and mechanical die support
US4711700A (en) * 1985-07-03 1987-12-08 United Technologies Corporation Method for densifying leadframe conductor spacing
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
US5454905A (en) * 1994-08-09 1995-10-03 National Semiconductor Corporation Method for manufacturing fine pitch lead frame
US6184575B1 (en) * 1994-08-26 2001-02-06 National Semiconductor Corporation Ultra-thin composite package for integrated circuits

Also Published As

Publication number Publication date
TW375784B (en) 1999-12-01
JPH10200036A (ja) 1998-07-31
EP0849794A1 (en) 1998-06-24

Similar Documents

Publication Publication Date Title
US20070048903A1 (en) Multi-chip package type semiconductor device
KR100596101B1 (ko) 반도체 장치의 제조 방법
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
US6329710B1 (en) Integrated circuit package electrical enhancement
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
KR950014677B1 (ko) Ic 실장장치
KR19980064438A (ko) 집적 회로용 극미세 피치 리드 프레임
KR100248035B1 (ko) 반도체 패키지
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JPS61183936A (ja) 半導体装置
JPH05175406A (ja) 半導体集積回路装置
US7091594B1 (en) Leadframe type semiconductor package having reduced inductance and its manufacturing method
JP2000196005A (ja) 半導体装置
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JPH02216839A (ja) 半導体装置
KR100702967B1 (ko) 솔더 볼 부착 홈이 형성된 리드 프레임을 포함하는 반도체패키지 및 그를 이용한 적층 패키지
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
JPH03265148A (ja) 半導体装置及びその製造方法
JP2795245B2 (ja) 樹脂封止型半導体装置
KR100525091B1 (ko) 반도체 패키지
KR200295664Y1 (ko) 적층형반도체패키지
JPH0595074A (ja) 半導体装置
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
KR19990001110A (ko) 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid