JPH0595074A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0595074A
JPH0595074A JP3255429A JP25542991A JPH0595074A JP H0595074 A JPH0595074 A JP H0595074A JP 3255429 A JP3255429 A JP 3255429A JP 25542991 A JP25542991 A JP 25542991A JP H0595074 A JPH0595074 A JP H0595074A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
relay board
wire
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3255429A
Other languages
English (en)
Inventor
Yoshihiko Gomi
良彦 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3255429A priority Critical patent/JPH0595074A/ja
Publication of JPH0595074A publication Critical patent/JPH0595074A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】ワイヤの配線装置の位置認識精度の向上とワイ
ヤに働く応力を低減させる。 【構成】中継基板の載置部５はダイパッド３の位置する
平面よりも、半導体チップ２と中継基板４とを結ぶワイ
ヤ７の位置する側に接近した位置にある。中継基板の載
置部５に載置されている中継基板４も、半導体チップ２
の能動側に接近した位置にある。半導体チップ２の能動
面側にある図示しない電極と中継基板４のワイヤ７によ
り配線される側の表面との高低差は小さくする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造技術
に関し、特に半導体チップとリードとの間にワイヤの中
継基板部を設けている半導体装置に有効な技術に関す
る。
【０００２】
【従来の技術】従来の技術としては、図２に示すような
ものがある。図において１０は半導体装置を示す。１１
は半導体チップ、１２は中継基板、１３は半導体チップ
１１と中継基板１２の載置部（以下ダイパッドと記
す）。半導体チップ１１と中継基板１２は図示されてい
ない接着剤で、ダイパッド１３に固定されている。半導
体チップ１１と中継基板１２は同一平面上に載置されて
いる。１４はリード、１５は半導体チップ１１と中継基
板１２とを結ぶワイヤ、１６は中継基板１２とリード１
４とを結ぶワイヤ、１７は樹脂封止部分。
【０００３】
【発明が解決しようとする課題】本発明は、上述した従
来技術を用い、特に半導体チップとリードとの間にワイ
ヤの中継基板部を設けている半導体装置を製造したとこ
ろ、以下に示すような問題があることを見いだした。
【０００４】すなわち、半導体チップと中継基板とは厚
みが異なっており、半導体チップと中継基板が同一平面
上に載置されていることにより、半導体チップの能動面
と中継基板とに高低差が発生する。この状態で、半導体
チップと中継基板とをワイヤにより配線する際、その高
低差によりワイヤの配線装置の位置認識精度が良好でな
くなる。また、ワイヤに無視できない応力が働くことが
わかった。
【０００５】本発明の目的は、半導体チップとリードと
の間に中継基板を用いた半導体装置であっても、ワイヤ
の配線装置の位置認識精度が良好で、また、ワイヤに働
く応力が低くなるような半導体装置の提供にある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップ、半導体チップの周囲に載置された基板、
基板の周囲に配されたリード、半導体チップと基板とを
配線する金属細線（以下ワイヤと記す）、基板とリード
とを配線するリードを有し、これらを樹脂封止した半導
体装置において、中継基板載置部分と半導体チップの載
置部分とを分離し、中継基板載置部が半導体チップの載
置部と同一平面上になく、半導体チップの電極部側に接
近していることを特徴とする。
【０００７】
【作用】半導体チップと中継基板との高低差がなくなる
ことにより、ワイヤの配線装置の位置認識精度が良好と
なり、また、ワイヤに働く応力を低減できる。
【０００８】
【実施例】図１、本発明の一実施例を解説する。
【０００９】図１において、１は半導体装置、２は半導
体チップ。３は半導体チップ２のダイパッドであり、図
示しない接着剤によって半導体チップ２が固定されてい
る。４は中継基板。５は中継基板の載置部で、図示しな
い接着剤によって中継基板４が固定されている。６はリ
ード。７は半導体チップ２と中継基板４と結ぶワイヤ。
８は中継基板４とリード６を結ぶワイヤ。９は前述１か
ら８を収める樹脂封止部分である。
【００１０】ここで、半導体チップ２、ダイパッド３と
中継基板４、及び中継基板の載置部５との位置について
を説明する。
【００１１】中継基板の載置部５はダイパッド３の位置
する同一平面上になく、ダイパッド３の位置する平面よ
りも、ダイパッド３に載置された半導体チップ２の能動
側、つまり、半導体チップ２と中継基板４とを結ぶワイ
ヤ７の位置する側に接近した位置にある。実施例におい
て、中継基板の載置部５の位置は、リード６と同一平面
上に位置しているが、同一平面上になくとも良い。そし
て、中継基板の載置部５に載置されている中継基板４
も、半導体チップ２の能動側に接近した位置にある。こ
のことにより、半導体チップ２の能動面側にある図示し
ない電極と中継基板４のワイヤ７により配線される側の
表面との高低差は小さい。
【００１２】
【発明の効果】以上述べたように、本発明によれば、半
導体チップ、半導体チップの周囲に載置された基板、基
板の周囲に配されたリード、半導体チップと基板とを配
線するワイヤ、基板とリードとを配線するリードを有
し、これらを樹脂封止した半導体装置において、基板載
置部が半導体チップの載置部と同一平面上になく、半導
体チップの電極部側に接近していることにより、ワイヤ
の配線装置の位置認識精度が良好であり、また、ワイヤ
に働く応力が低くなるとゆう効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の断面図。
【図２】従来技術を説明するための半導体装置の断面
図。
【符号の説明】
１、１０ 半導体装置 ２、１１ 半導体チップ ３、１３ ダイパッド ４、１２ 中継基板 ５ 中継基板載置部 ６、１４ リード ７、１５ 半導体チップと中継基板を結ぶワイヤ ８、１６ 中継基板とリードを結ぶワイヤ ９、１７ 樹脂封止部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ、半導体チップの周囲に載
    置された基板、基板の周囲に配されたリード、半導体チ
    ップと基板とを配線する金属細線（以下ワイヤと記
    す）、基板とリードとを配線するリードを有し、これら
    を樹脂封止した半導体装置において、基板載置部分と半
    導体チップの載置部分とを分離し、基板載置部が半導体
    チップの載置部と同一平面上になく、半導体チップの電
    極部側に接近していることを特徴とする半導体装置。
JP3255429A 1991-10-02 1991-10-02 半導体装置 Pending JPH0595074A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3255429A JPH0595074A (ja) 1991-10-02 1991-10-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3255429A JPH0595074A (ja) 1991-10-02 1991-10-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH0595074A true JPH0595074A (ja) 1993-04-16

Family

ID=17278649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3255429A Pending JPH0595074A (ja) 1991-10-02 1991-10-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH0595074A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619168B2 (en) 2005-08-18 2009-11-17 Tdk Corporation Flexible substrate, mounted structure, display unit, and portable electronic apparatus
US20100258926A1 (en) * 2005-09-30 2010-10-14 FUJITSU SEMICONDUCTOR LIMITED (Formerly Fujitsu Microelectronics Limited) Relay board and semiconductor device having the relay board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619168B2 (en) 2005-08-18 2009-11-17 Tdk Corporation Flexible substrate, mounted structure, display unit, and portable electronic apparatus
US20100258926A1 (en) * 2005-09-30 2010-10-14 FUJITSU SEMICONDUCTOR LIMITED (Formerly Fujitsu Microelectronics Limited) Relay board and semiconductor device having the relay board
US8404980B2 (en) * 2005-09-30 2013-03-26 Fujitsu Semiconductor Limited Relay board and semiconductor device having the relay board

Similar Documents

Publication Publication Date Title
JP3243116B2 (ja) 半導体装置
US6297547B1 (en) Mounting multiple semiconductor dies in a package
JPH08116016A (ja) リードフレーム及び半導体装置
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP2001015668A (ja) 樹脂封止型半導体パッケージ
JP2908350B2 (ja) 半導体装置
JPH0595074A (ja) 半導体装置
EP0849794A1 (en) Fine pitch lead frame
JP2000196005A (ja) 半導体装置
JPH11260972A (ja) 薄型半導体装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JP2970060B2 (ja) 樹脂封止型半導体装置用リードフレーム
JPS61241954A (ja) 半導体装置
JPH11330343A (ja) 樹脂封止型半導体装置
KR200295664Y1 (ko) 적층형반도체패키지
JP3013611B2 (ja) 半導体装置の製造方法
JPH05291345A (ja) 半導体装置
JPH1012802A (ja) リードフレーム及びそれを用いた半導体装置
JPH07169891A (ja) 樹脂封止型半導体装置
JP2511765Y2 (ja) リ―ドフレ―ム
JPS61148849A (ja) 半導体装置
JPS6245159A (ja) 半導体装置
JPH06224342A (ja) リードフレーム及びその製造方法
JPH05291460A (ja) 樹脂封止型半導体フラットパッケージ
JPS6060743A (ja) リ−ドフレ−ム