JPH1012802A - リードフレーム及びそれを用いた半導体装置 - Google Patents
リードフレーム及びそれを用いた半導体装置Info
- Publication number
- JPH1012802A JPH1012802A JP16790896A JP16790896A JPH1012802A JP H1012802 A JPH1012802 A JP H1012802A JP 16790896 A JP16790896 A JP 16790896A JP 16790896 A JP16790896 A JP 16790896A JP H1012802 A JPH1012802 A JP H1012802A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- inner leads
- lead
- tip
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】インナリードの変形を防止するとともに、ファ
インピッチ化を実現する。 【解決手段】リードフレームのインナリード２の先端の
裏面に、凹部を形成し、その凹部にテーピング３をする
ことにより、インナリード２の変形を防止するととも
に、インナリード２のファインピッチ化を実現する。
インピッチ化を実現する。 【解決手段】リードフレームのインナリード２の先端の
裏面に、凹部を形成し、その凹部にテーピング３をする
ことにより、インナリード２の変形を防止するととも
に、インナリード２のファインピッチ化を実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム及
びそれを用いた半導体装置に関し、特に樹脂封止型のリ
ードフレーム及びそれを用いた半導体装置に関する。
びそれを用いた半導体装置に関し、特に樹脂封止型のリ
ードフレーム及びそれを用いた半導体装置に関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は、図３及
び図４に示すように、半導体ペレット４を樹脂封止体で
封止する。この半導体ペレット４の外部端子は、ボンデ
ィングワイヤ５を介してリードのインナーリード２に電
気的に接続される。インナリード２は、半導体ペレット
４と同様に樹脂封止体で封止され、この樹脂封止体の外
部に突出し配列されるアウタリードに一体にかつ電気的
に接続される。
び図４に示すように、半導体ペレット４を樹脂封止体で
封止する。この半導体ペレット４の外部端子は、ボンデ
ィングワイヤ５を介してリードのインナーリード２に電
気的に接続される。インナリード２は、半導体ペレット
４と同様に樹脂封止体で封止され、この樹脂封止体の外
部に突出し配列されるアウタリードに一体にかつ電気的
に接続される。
【０００３】また、半導体装置に使用されているリード
フレームは、プレス加工あるいは、エッチング加工で指
定の形状に加工されボンディングワイヤ５接着のための
めっきを施している。
フレームは、プレス加工あるいは、エッチング加工で指
定の形状に加工されボンディングワイヤ５接着のための
めっきを施している。
【０００４】近年の多ピン化，ファインピッチ化にとも
ない、リードフレームのインナリード２をいかにファイ
ンピッチ化できるかとともに変形を防止できるかが要求
されている。その例として、インナリード先端の変形防
止の公知の技術として、特開平２−９４５５２号公報で
は、インナリード２を連結片でつないだ状態で熱硬化性
樹脂によりインナリード２を固定してから連結片を除去
することによってインナリード２先端の変形を防止する
方法が考えられている。
ない、リードフレームのインナリード２をいかにファイ
ンピッチ化できるかとともに変形を防止できるかが要求
されている。その例として、インナリード先端の変形防
止の公知の技術として、特開平２−９４５５２号公報で
は、インナリード２を連結片でつないだ状態で熱硬化性
樹脂によりインナリード２を固定してから連結片を除去
することによってインナリード２先端の変形を防止する
方法が考えられている。
【０００５】
【発明が解決しようとする課題】第１の問題点は、イン
ナリードのボンディング部の変形でワイヤリングができ
なくなることである。その理由は、インナリードの変形
によりワイヤリング部にインナリードが存在しないから
である。
ナリードのボンディング部の変形でワイヤリングができ
なくなることである。その理由は、インナリードの変形
によりワイヤリング部にインナリードが存在しないから
である。
【０００６】第２の問題点は、指定の板厚のままのイン
ナリードの形成方法では、ファインピッチ化に限界があ
ることである。その理由は、加工精度に限界があるから
である。板厚が薄くなるとエッチング加工では抜け性、
プレス加工では固定性がよくなりファイン化できるよう
になるからである。
ナリードの形成方法では、ファインピッチ化に限界があ
ることである。その理由は、加工精度に限界があるから
である。板厚が薄くなるとエッチング加工では抜け性、
プレス加工では固定性がよくなりファイン化できるよう
になるからである。
【０００７】本発明は、半導体装置の小型化，半導体ペ
レットの小型化，ファインピッチ化にともない、インナ
リードのファイン化，位置精度向上を目的とする。
レットの小型化，ファインピッチ化にともない、インナ
リードのファイン化，位置精度向上を目的とする。
【０００８】
【課題を解決するための手段】本発明のリードフレーム
は、アイランドと、このアイランドの周囲に配置された
インナリードとを有するリードフレームにおいて、前記
インナリードの先端部の裏面に凹部を形成し、この凹部
にテーピングを施したことを特徴とする。
は、アイランドと、このアイランドの周囲に配置された
インナリードとを有するリードフレームにおいて、前記
インナリードの先端部の裏面に凹部を形成し、この凹部
にテーピングを施したことを特徴とする。
【０００９】本発明の半導体装置は、前記のリードフレ
ームを用い、このリードフレームのアイランドに半導体
ペレットを搭載し、この半導体ペレットの外部端子と前
記リードフレームのインナリード表面をボンディングワ
イヤを介して接続し樹脂封止したことを特徴とする。
ームを用い、このリードフレームのアイランドに半導体
ペレットを搭載し、この半導体ペレットの外部端子と前
記リードフレームのインナリード表面をボンディングワ
イヤを介して接続し樹脂封止したことを特徴とする。
【００１０】本発明によれば、インナリード裏面に凹部
を施すことにより、プレス加工では、従来のリード幅設
定より細く設定することができるためファインピッチ化
ができる。また、インナリードをつぶすことにより、目
的の幅を確保できる。エッチング加工では、ハーフエッ
チング技術により凹部を形成する。この技術を用いると
インナリード先端のエッチング液の流れがスムーズにな
りファイン化が可能となる。また、この凹部にテーピン
グを施すことにより、ワイヤリングする部分を直接テー
プで固定できるため変形防止及びリード位置精度が向上
する。
を施すことにより、プレス加工では、従来のリード幅設
定より細く設定することができるためファインピッチ化
ができる。また、インナリードをつぶすことにより、目
的の幅を確保できる。エッチング加工では、ハーフエッ
チング技術により凹部を形成する。この技術を用いると
インナリード先端のエッチング液の流れがスムーズにな
りファイン化が可能となる。また、この凹部にテーピン
グを施すことにより、ワイヤリングする部分を直接テー
プで固定できるため変形防止及びリード位置精度が向上
する。
【００１１】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００１２】図１（ａ），（ｂ）はそれぞれ本発明の実
施の形態のリードフレームの底面図、図２は図１
（ａ），（ｂ）のリードフレームに半導体ペレットを搭
載した断面図である。本発明の実施の形態のリードフレ
ームは、図１（ａ），（ｂ）に示すように、アイランド
１の周囲のインナリード２の先端部の裏面に凹部が形成
され、この凹部にインナリード２の変形を防止するため
のテーピング３が施されている。このインナリード２の
先端部の板厚が薄くなっているので、ファインピッチ化
が可能であり、また、インナリード２の表面にボンディ
ングワイヤ５にてワイヤリングしていることから、ボン
ディング部の裏面を直接テーピング３で固定することが
でき、インナリード２の変形を防止できるとともに、ボ
ンディング部の位置精度を向上できる。また、インナリ
ードの先端の板厚が薄くなっているので、ファインピッ
チ化の加工も容易となる。
施の形態のリードフレームの底面図、図２は図１
（ａ），（ｂ）のリードフレームに半導体ペレットを搭
載した断面図である。本発明の実施の形態のリードフレ
ームは、図１（ａ），（ｂ）に示すように、アイランド
１の周囲のインナリード２の先端部の裏面に凹部が形成
され、この凹部にインナリード２の変形を防止するため
のテーピング３が施されている。このインナリード２の
先端部の板厚が薄くなっているので、ファインピッチ化
が可能であり、また、インナリード２の表面にボンディ
ングワイヤ５にてワイヤリングしていることから、ボン
ディング部の裏面を直接テーピング３で固定することが
でき、インナリード２の変形を防止できるとともに、ボ
ンディング部の位置精度を向上できる。また、インナリ
ードの先端の板厚が薄くなっているので、ファインピッ
チ化の加工も容易となる。
【００１３】本発明の実施の形態の半導体装置は、図２
に示すように、アイランド１の周囲のインナリード２の
先端部の裏面に凹部が形成され、この凹部にインナリー
ド２の変形を防止するためのテーピングが施されたリー
ドフレームのアイランド１に半導体ペレット４を搭載
し、この半導体ペレット４の外部端子とインナリード２
の表面をボンディングワイヤ５を介して接続し樹脂封止
したものである。このように、インナリード２の先端部
の凹部にテーピング３が施されたリードフレームを用い
ることにより、取り扱い時及び樹脂注入時のインナリー
ド２の変形を防止できるとともに、ボンディング部の位
置精度の高い半導体装置を得ることができる。
に示すように、アイランド１の周囲のインナリード２の
先端部の裏面に凹部が形成され、この凹部にインナリー
ド２の変形を防止するためのテーピングが施されたリー
ドフレームのアイランド１に半導体ペレット４を搭載
し、この半導体ペレット４の外部端子とインナリード２
の表面をボンディングワイヤ５を介して接続し樹脂封止
したものである。このように、インナリード２の先端部
の凹部にテーピング３が施されたリードフレームを用い
ることにより、取り扱い時及び樹脂注入時のインナリー
ド２の変形を防止できるとともに、ボンディング部の位
置精度の高い半導体装置を得ることができる。
【００１４】
【発明の効果】第１の効果は、インナリードの変形を防
止できるとともに、ボンディング部の位置精度を向上で
きることである。その理由は、インナリード先端および
ボンディング部の裏面を直接テーピングにより固定して
いるからである。
止できるとともに、ボンディング部の位置精度を向上で
きることである。その理由は、インナリード先端および
ボンディング部の裏面を直接テーピングにより固定して
いるからである。
【００１５】第２の効果は、インナリードのファインピ
ッチ化に有効である。その理由は、インナリードに施す
凹部は一部的に板厚がうすくなっており、ファインピッ
チ化のための加工が容易となるからである。
ッチ化に有効である。その理由は、インナリードに施す
凹部は一部的に板厚がうすくなっており、ファインピッ
チ化のための加工が容易となるからである。
【図１】（ａ），（ｂ）はそれぞれ本発明の実施の形態
のリードフレームの底面図である。
のリードフレームの底面図である。
【図２】図１（ａ），（ｂ）のリードフレームに半導体
ペレットを搭載した断面図である。
ペレットを搭載した断面図である。
【図３】従来のリードフレームの一例の平面図である。
【図４】図３のリードフレームに半導体ペレットを搭載
した断面図である。
した断面図である。
１ アイランド ２ インナリード ３ テーピング ４ 半導体ペレット ５ ボンディングワイヤ
Claims (2)
- 【請求項１】 アイランドと、このアイランドの周囲に
配置されたインナリードとを有するリードフレームにお
いて、前記インナリードの先端部の裏面に凹部を形成
し、この凹部にテーピングを施したことを特徴とするリ
ードフレーム。 - 【請求項２】 請求項１記載のリードフレームを用い、
このリードフレームのアイランドに半導体ペレットを搭
載し、この半導体ペレットの外部端子と前記リードフレ
ームのインナリード表面をボンディングワイヤを介して
接続し樹脂封止したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16790896A JPH1012802A (ja) | 1996-06-27 | 1996-06-27 | リードフレーム及びそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16790896A JPH1012802A (ja) | 1996-06-27 | 1996-06-27 | リードフレーム及びそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012802A true JPH1012802A (ja) | 1998-01-16 |
Family
ID=15858286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16790896A Pending JPH1012802A (ja) | 1996-06-27 | 1996-06-27 | リードフレーム及びそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012802A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920052B1 (ko) * | 2008-01-02 | 2009-10-07 | 주식회사 하이닉스반도체 | 반도체 패키지용 리드 프레임 |
| WO2011049959A2 (en) * | 2009-10-19 | 2011-04-28 | Texas Instruments Incorporated | Methods and devices for manufacturing cantilever leads in a semiconductor package |
| US9103686B2 (en) | 2010-05-06 | 2015-08-11 | Leica Geosystems Ag | Method and guidance-unit for guiding battery-operated transportation means to reconditioning stations |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228058A (ja) * | 1989-03-01 | 1990-09-11 | Mitsubishi Electric Corp | 半導体装置 |
-
1996
- 1996-06-27 JP JP16790896A patent/JPH1012802A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228058A (ja) * | 1989-03-01 | 1990-09-11 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920052B1 (ko) * | 2008-01-02 | 2009-10-07 | 주식회사 하이닉스반도체 | 반도체 패키지용 리드 프레임 |
| WO2011049959A2 (en) * | 2009-10-19 | 2011-04-28 | Texas Instruments Incorporated | Methods and devices for manufacturing cantilever leads in a semiconductor package |
| WO2011049959A3 (en) * | 2009-10-19 | 2011-08-18 | Texas Instruments Incorporated | Methods and devices for manufacturing cantilever leads in a semiconductor package |
| US8216885B2 (en) | 2009-10-19 | 2012-07-10 | Texas Instruments Incorporated | Methods and devices for manufacturing cantilever leads in a semiconductor package |
| US9103686B2 (en) | 2010-05-06 | 2015-08-11 | Leica Geosystems Ag | Method and guidance-unit for guiding battery-operated transportation means to reconditioning stations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083186A (en) | Semiconductor device lead frame with rounded edges | |
| JPH1012802A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JP3259377B2 (ja) | 半導体装置 | |
| JPS6211499B2 (ja) | ||
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JPH05102364A (ja) | 電子部品用リードフレームの製造方法 | |
| JPH05109928A (ja) | 樹脂封止型半導体装置用リードフレームおよびこれを用いた樹脂封止型半導体装置 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPS62235763A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH03104148A (ja) | 半導体集積回路用パッケージ | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH06302736A (ja) | 半導体装置用リードフレームの製造方法および半導体装置 | |
| JPH0783081B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| KR0167276B1 (ko) | 비엘피 패키지 및 그 제조방법 | |
| JP2550725Y2 (ja) | 半導体装置の成形加工装置 | |
| JP2946775B2 (ja) | 樹脂封止金型 | |
| JPH06163786A (ja) | リードフレーム | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| JPH05243317A (ja) | 半導体装置 | |
| JP2714002B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0595074A (ja) | 半導体装置 | |
| JPH0685141A (ja) | 半導体装置 | |
| JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980721 |