JPS61148849A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61148849A JPS61148849A JP59270802A JP27080284A JPS61148849A JP S61148849 A JPS61148849 A JP S61148849A JP 59270802 A JP59270802 A JP 59270802A JP 27080284 A JP27080284 A JP 27080284A JP S61148849 A JPS61148849 A JP S61148849A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tab
- recess
- resin
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は樹脂封止半導体装置に関し、特に小型（薄型）
樹脂パッケージにおけるリードフレーム構造を対象とす
る。
樹脂パッケージにおけるリードフレーム構造を対象とす
る。
樹脂パッケージを用いた半導体装置は、複数のリード及
びタブとを一体化したリードフレームの状態でタブ上に
半導体チップを接続し、このチップ及び周辺のリードを
樹脂モールド体で封止した構造を有するものであるが、
パッケージを小型化。
びタブとを一体化したリードフレームの状態でタブ上に
半導体チップを接続し、このチップ及び周辺のリードを
樹脂モールド体で封止した構造を有するものであるが、
パッケージを小型化。
薄型化したものにおいては、タブがリード面より低位に
なるよう忙「タブ下げコすることにより、タブ上に接続
したチップの上の樹脂モールド体の厚さを確保する構造
は知られている。（日経マグロウヒル社発行、「日経エ
レクトロニクス」、１９８４年６４号、Ｐ１４１〜Ｐ１
５１）第５図はこれまでの樹脂封止半導体装置の一例を
示す縦断面図であって、例えば、厚さｔ、＝０．２５１
１１のり−ド１をプレスで折り曲げてｄ＝ｏ、３■タブ
下げしたタブ２上に、厚さｔ、＝０．２４關の半導体チ
ップ３を接続し、このチップ３及びリード１を包囲する
ように厚さｔ、＝２ｍのレジン（硬化した樹脂）体４で
封止し、チップ３上のレジン厚ｔ、＝１．０１１１を確
保したものである。
なるよう忙「タブ下げコすることにより、タブ上に接続
したチップの上の樹脂モールド体の厚さを確保する構造
は知られている。（日経マグロウヒル社発行、「日経エ
レクトロニクス」、１９８４年６４号、Ｐ１４１〜Ｐ１
５１）第５図はこれまでの樹脂封止半導体装置の一例を
示す縦断面図であって、例えば、厚さｔ、＝０．２５１
１１のり−ド１をプレスで折り曲げてｄ＝ｏ、３■タブ
下げしたタブ２上に、厚さｔ、＝０．２４關の半導体チ
ップ３を接続し、このチップ３及びリード１を包囲する
ように厚さｔ、＝２ｍのレジン（硬化した樹脂）体４で
封止し、チップ３上のレジン厚ｔ、＝１．０１１１を確
保したものである。
最近の半導体（Ｓｉ ）チップの母材である半導体（Ｓ
ｉウェハの直径が従来の７６〜１００ｍから１２５Ｍと
大口径するに伴りて、チップ厚も０．２４ｇから０．４
ｍと厚くなったことＫより、下記の問題を生じるに至っ
た。
ｉウェハの直径が従来の７６〜１００ｍから１２５Ｍと
大口径するに伴りて、チップ厚も０．２４ｇから０．４
ｍと厚くなったことＫより、下記の問題を生じるに至っ
た。
すなわち、第６因に示すように、チッで厚１．＝０．４
１１１１の半導体チップを在来構造のリードフレーム上
にマウントした場合に、レジン体を従来の小型、薄聾品
の規格で厚さｉ、＝２１１１１１とすると、チップ上の
レジン厚ｔ６は０．８ｍとかなり薄いものとなり、その
ため忙耐湿性が低下するとともに、チップとリードの間
を接続するワイヤ５の流れが急峻となり、ワイヤが倒れ
易く、チップ角度との接触不良を生じやすくなる等の問
題がある。
１１１１の半導体チップを在来構造のリードフレーム上
にマウントした場合に、レジン体を従来の小型、薄聾品
の規格で厚さｉ、＝２１１１１１とすると、チップ上の
レジン厚ｔ６は０．８ｍとかなり薄いものとなり、その
ため忙耐湿性が低下するとともに、チップとリードの間
を接続するワイヤ５の流れが急峻となり、ワイヤが倒れ
易く、チップ角度との接触不良を生じやすくなる等の問
題がある。
本発明はこれらの問題を克服するため釦なされたもので
ある。
ある。
本発明の目的とするところは、小型・薄型パッケージの
半導体装置圧おいて、品質、信頼性を高めうるリードフ
レーム構造を提供することにある。
半導体装置圧おいて、品質、信頼性を高めうるリードフ
レーム構造を提供することにある。
本願忙おいて開示される発明のうち、代表的なものの概
要を簡単忙説明すれば下記のとおりである。
要を簡単忙説明すれば下記のとおりである。
すなわち、複数のリードのリード上面より低位忙釣り下
げられたタブ上に半導体チップを接続し、半導体チップ
とその周辺のリードを樹脂モールド体によって封止した
半導体装置において゛、上記タブ面にくぼみを設け、こ
のくぼみの上圧半導体チップを接続することＫより、く
ぼみの深さだけチップ上の樹脂モールド体の厚さを確保
し、もって耐湿性低下やワイヤ流れ不良をなくし、小型
・薄型化した樹脂パッケージ半導体装置の信頼性を向上
し、前記発明の目的を達成できる。
げられたタブ上に半導体チップを接続し、半導体チップ
とその周辺のリードを樹脂モールド体によって封止した
半導体装置において゛、上記タブ面にくぼみを設け、こ
のくぼみの上圧半導体チップを接続することＫより、く
ぼみの深さだけチップ上の樹脂モールド体の厚さを確保
し、もって耐湿性低下やワイヤ流れ不良をなくし、小型
・薄型化した樹脂パッケージ半導体装置の信頼性を向上
し、前記発明の目的を達成できる。
〔実施例１〕
第１図は本発明の一実施例を示すものであって、小型樹
脂封止半導体装置の縦断面図である。
脂封止半導体装置の縦断面図である。
１は厚さｔｌ＝０．２５ｓｏｃのリードで、これをプレ
ス等で折り曲げてｄｓ＝０．３ｍタブ下げしたタブ２を
形成しである。このタブ２のチップ取付は面に深さｄ、
＝０．１６ｆｌのくぼみ（凹部又は溝）６を掘っである
。このくぼみ６の形成はり−ド７レームの打抜きのプレ
ス金製のスタンピング（よリチップ厚が増加した分だけ
タブ全面にぐぼみを形成する。または、フレーム加工時
にグラインダ、放電加工技術、あるいは、ホトエツチン
グ技術により凹部な形成することができる。このように
してできたフレームを用いて現在の方法と同様にタブ下
げを行う。第２図はくぼみ６の掘られたタブ２及びリー
ドｌを拡大斜面図をもって示すものである。このあと、
タブ下げ、ペレット付け、ボンディング、及びレジンモ
ールドを行うことにより、第１図に示す構造が得られる
。同図において、３は厚さｔｓ＝０．４ｍの半導体チッ
プで、上記タブの上面に取付けられるが、くぼみ６があ
ることにより、レジン体４で封止した場合に、チップ上
面上のレジンの幅は、くぼみ６の深さ分だけ補われて、
幅ｔｙ ＝ １．０１を確保することができる。
ス等で折り曲げてｄｓ＝０．３ｍタブ下げしたタブ２を
形成しである。このタブ２のチップ取付は面に深さｄ、
＝０．１６ｆｌのくぼみ（凹部又は溝）６を掘っである
。このくぼみ６の形成はり−ド７レームの打抜きのプレ
ス金製のスタンピング（よリチップ厚が増加した分だけ
タブ全面にぐぼみを形成する。または、フレーム加工時
にグラインダ、放電加工技術、あるいは、ホトエツチン
グ技術により凹部な形成することができる。このように
してできたフレームを用いて現在の方法と同様にタブ下
げを行う。第２図はくぼみ６の掘られたタブ２及びリー
ドｌを拡大斜面図をもって示すものである。このあと、
タブ下げ、ペレット付け、ボンディング、及びレジンモ
ールドを行うことにより、第１図に示す構造が得られる
。同図において、３は厚さｔｓ＝０．４ｍの半導体チッ
プで、上記タブの上面に取付けられるが、くぼみ６があ
ることにより、レジン体４で封止した場合に、チップ上
面上のレジンの幅は、くぼみ６の深さ分だけ補われて、
幅ｔｙ ＝ １．０１を確保することができる。
上記実施例１で述べたよ５Ｋ、本発明忙よれば、タブ面
にくぼみ（溝）をあけることにより、下記の効果が得ら
れる。
にくぼみ（溝）をあけることにより、下記の効果が得ら
れる。
（１）厚いチップを用いた場合にも、チップ上のレジン
の厚さくｔ、）を充分にとることができ、小型・薄型パ
ッケージにあって耐湿性が損われることがない。
の厚さくｔ、）を充分にとることができ、小型・薄型パ
ッケージにあって耐湿性が損われることがない。
（２）チップ上面位がリード面よりも甚しく高くなるこ
とないため、ワイヤ流れの急峻化がなく、ワイヤとチッ
プとの接触不良がなくなる。ワイヤ（金線）は価格の関
係から細線化の傾向にあり、この点でも１有効である。
とないため、ワイヤ流れの急峻化がなく、ワイヤとチッ
プとの接触不良がなくなる。ワイヤ（金線）は価格の関
係から細線化の傾向にあり、この点でも１有効である。
（３） 上記３１） 、 （２）により信頼性を向上
しうる小型。
しうる小型。
薄型化した樹脂パッケージタイプの半導体装置を提供で
きる。
きる。
小型パック−２の場合、チップ上面のレジン厚さは通常
の標準パッケージ製品に比較し、１／Ｖ丁と薄くなり、
耐湿性は約１／３に低減することが知られている。また
、レジン体全体の厚さくｔ、）は小型化の要請で２．０
１１１１以下忙できない。また、タブ下げ量（ｄ、）を
あまり深くするとタブ下のレジンのボイド（気泡）が発
生するため、タブ下げ量ｄ、は０．３朋以下にできない
。しかし本発明によれば、フレームやレジンの位置寸法
を変更することなくレジン厚を確保することができる。
の標準パッケージ製品に比較し、１／Ｖ丁と薄くなり、
耐湿性は約１／３に低減することが知られている。また
、レジン体全体の厚さくｔ、）は小型化の要請で２．０
１１１１以下忙できない。また、タブ下げ量（ｄ、）を
あまり深くするとタブ下のレジンのボイド（気泡）が発
生するため、タブ下げ量ｄ、は０．３朋以下にできない
。しかし本発明によれば、フレームやレジンの位置寸法
を変更することなくレジン厚を確保することができる。
〔実施例２〕
第３図は本発明の他の一実施例を示すものであり、小型
樹脂封止半導体装置の縦断面図である。
樹脂封止半導体装置の縦断面図である。
この例においては、リード１及びタブ２を含むリードフ
レーム本体は第１図、第２図等で示したリードフレーム
のタブＫ＜［み（溝）６に相当する窓穴８をあけておき
、タブ下面に対して２枚目のフレームとして底板７をカ
シメ等により接合したものである。第４図は底板７のと
りつけられたタブ及びリードを拡大斜面図で示すもので
ある。
レーム本体は第１図、第２図等で示したリードフレーム
のタブＫ＜［み（溝）６に相当する窓穴８をあけておき
、タブ下面に対して２枚目のフレームとして底板７をカ
シメ等により接合したものである。第４図は底板７のと
りつけられたタブ及びリードを拡大斜面図で示すもので
ある。
半導体チップはこの底板７の上に取付けられる。
この場合、タブ２の厚さｔｌが（ぼみ（溝）の深さｄ、
Ｋ相当する。
Ｋ相当する。
上記実施例２で述べた本発明によれば、タブに穴をあけ
底板をとりつけた構造とすることにより、チップ上のレ
ジン厚さにより耐質効果等は、タブ。
底板をとりつけた構造とすることにより、チップ上のレ
ジン厚さにより耐質効果等は、タブ。
にくぼみをあけた実施例１の場合と実質的に同様である
。
。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
小型・薄聾化を要求される樹脂パッケージ半導体装置の
全てに適用できる。
全てに適用できる。
第１図は本発明の一実施例を示す樹脂封止半導体装置の
縦断面図である。 第２図は第１図に示す半導体装置のタブ及びリード部分
の拡大斜面図である。 第３図は本発明の他の一実施例を示す樹脂封止半導体装
置の縦断面図である。 第４図は第３図に示す半導体装置のタブ及びリード部分
の拡大斜面図である。 第５図及び第６図はこれまでの樹脂封止半導体装置の例
を示す縦断面図である。 １・・・リード、２・・・タブ、３・・・半導体チップ
、４・・・レジン体、５・・・ワイヤ（金線）、６・・
・くぼみ（溝）、７・・・底板。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図
縦断面図である。 第２図は第１図に示す半導体装置のタブ及びリード部分
の拡大斜面図である。 第３図は本発明の他の一実施例を示す樹脂封止半導体装
置の縦断面図である。 第４図は第３図に示す半導体装置のタブ及びリード部分
の拡大斜面図である。 第５図及び第６図はこれまでの樹脂封止半導体装置の例
を示す縦断面図である。 １・・・リード、２・・・タブ、３・・・半導体チップ
、４・・・レジン体、５・・・ワイヤ（金線）、６・・
・くぼみ（溝）、７・・・底板。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図
Claims (1)
- 【特許請求の範囲】 １、複数のリードと、リード上面より低位に釣り下げら
れたタブを有し、このタブ上に半導体チップが接続され
、半導体チップとその周辺のリードとが封止体によって
封止されてなる半導体装置であって、上記タブ面にくぼ
みが形成され、このくぼみの面に半導体チップが接続さ
れていることを特徴とする半導体装置。 ２、上記くぼみ上に接続された半導体チップの上面は周
辺のリード上面よりも高位にならない特許請求の範囲第
１項に記載の半導体装置。 ３、上記、封止体は樹脂よりなる特許請求の範囲第１項
又は第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270802A JPS61148849A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270802A JPS61148849A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61148849A true JPS61148849A (ja) | 1986-07-07 |
Family
ID=17491216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270802A Pending JPS61148849A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61148849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241906A (en) * | 1992-07-08 | 1993-09-07 | Kabushiki Kaisha Tokyo Kikai Seisakusho | Feeder apparatus for web rotary press |
-
1984
- 1984-12-24 JP JP59270802A patent/JPS61148849A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241906A (en) * | 1992-07-08 | 1993-09-07 | Kabushiki Kaisha Tokyo Kikai Seisakusho | Feeder apparatus for web rotary press |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US9362210B2 (en) | Leadframe and semiconductor package made using the leadframe | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| JPH06140563A (ja) | 半導体装置 | |
| JP2001015668A (ja) | 樹脂封止型半導体パッケージ | |
| JP3153197B2 (ja) | 半導体装置 | |
| JPS61148849A (ja) | 半導体装置 | |
| US6057176A (en) | Lead frame coining for semiconductor devices | |
| JP3424184B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| JPS61241954A (ja) | 半導体装置 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JPH11260972A (ja) | 薄型半導体装置 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| JP3275787B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH07193179A (ja) | リードフレーム | |
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| KR100460072B1 (ko) | 반도체패키지 | |
| JPH09129812A (ja) | 半導体装置 | |
| JPH0595074A (ja) | 半導体装置 | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS60178636A (ja) | 半導体装置 |