KR19990001110A - 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지 - Google Patents

칩-리드간의 확장 접착부를 갖는 엘오씨 패키지 Download PDF

Info

Publication number
KR19990001110A
KR19990001110A KR1019970024318A KR19970024318A KR19990001110A KR 19990001110 A KR19990001110 A KR 19990001110A KR 1019970024318 A KR1019970024318 A KR 1019970024318A KR 19970024318 A KR19970024318 A KR 19970024318A KR 19990001110 A KR19990001110 A KR 19990001110A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
inner lead
adhesive
package
adhesive part
Prior art date
Application number
KR1019970024318A
Other languages
English (en)
Inventor
이민호
송영재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970024318A priority Critical patent/KR19990001110A/ko
Publication of KR19990001110A publication Critical patent/KR19990001110A/ko

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 엘오씨(LOC) 패키지의 구조에 관한 것으로, 더욱 구체적으로는 내부리드와 반도체 칩 사이의 접착부를 넓게 형성함으로써 반도체 칩과 내부리드의 수평 공차(Tolerance) 또는 경사짐(Tilt)에 의해 접착제가 도포되지 않은 내부리드의 일부가 반도체 칩의 표면과 접촉(Contact)됨을 방지하기 위한 것이며, 이를 위하여 LOC 패키지 내에서 반도체 칩 위로 내부리드가 놓여지는 부분에 형성되는 접착부가 내부리드의 끝단(Tip) 부분에 형성되는 끝단 접착부와 내부리드의 끝단 이외의 부분에 형성되는 확장 접착부를 포함하는 LOC 패키지 구조를 개시하며, 끝단 접착부와 확장 접착부가 서로 연결되어 연속적으로 형성된 LOC 패키지 구조 및 서로 분리되어 형성된 LOC 패키지 구조들을 개시하고, 또한 이러한 구조를 이용함으로써 반도체 칩과 내부리드간의 불필요한 접촉을 방지하여 반도체 칩 위의 표면에 구성된 회로패턴(Metal Line)을 보호하여 안정적인 패키지 구조를 형성한다.

Description

칩-리드간의 확장 접착부를 갖는 엘오씨 패키지
본 발명은 엘오씨(LOC ; Lead On Chip ; 이하 LOC 라 한다) 패키지에 관한 것으로, 더욱 구체적으로는 내부리드와 반도체 칩 사이의 접착부가 넓게 형성되어 내부리드와 반도체 칩간의 불필요한 접촉을 방지하는 칩-리드간의 확장 접착부를 갖는 LOC 패키지에 관한 것이다.
일반적으로, LOC 구조를 적용한 패키지는 패키지 내에 탑재 가능한 반도체 칩(Chip)의 크기 확대, 리드 프레임의 설계 자유도 향상, 소자(Device)의 특성 향상, 다이패드(Die-pad)를 이용했던 기존의 패키지에 대비한 높은 신뢰성 등 많은 장점을 갖고 있다. LOC 구조의 특징은 칩 위로 리드가 놓여진 후 접착됨으로써 다이패드를 필요로 하지 않는 것이며, 그에 따라 접착제를 이용하여 반도체 칩과 내부리드를 접착하는 다이 본딩(Die Bonding) 공정을 필요로 한다. 일반적으로 필름(Film) 형태의 접착제를 이용하지만, 필름 형태의 접착제를 사용함에 따라, 제조원가의 상승, 필름 두께로 인한 성형 마진(Molding Margin)의 감소, 필름의 접착면을 중심으로 열응력(Thermal Stress)이 발생하는 등의 현상이 나타난다. 이에 따라 포팅(Potting) 방식, 스크린 프린팅(Screen Printing) 방식을 적용하는 유체(Liquid) 상태의 접착제를 이용하기도 하지만, 포팅 방식을 적용한 경우 드리핑(Dripping) 등에 의해 필름 형태의 접착제를 이용한 경우보다 접착제가 얇게 도포(Coating)되어 칩 표면의 금속선과 같은 회로패턴(Metal Line) 및 내부리드간에 원하지 않는 접촉이 발생할 수 있다.
또한 필름 또는 유체 상태의 접착제를 이용한 종래의 LOC 패키지 구조에서 공통적으로 나타나는 현상으로, 다이 본딩에 필요한 부위(내부리드의 끝단)에만 접착제가 도포된 구조에서는 봉지재로 성형(Molding)할 때 내부리드의 접착제가 도포되지 않은 부분과 반도체 칩 사이에 불필요한 접촉이 발생할 수 있다. 도 1은 종래의 LOC 패키지(100) 구조를 단면으로 나타낸 것으로 위와 같은 불필요한 접촉(70)이 발생한 경우의 예를 도시하고 있다. 도 1을 참고로 하여 종래의 LOC 패키지(100) 구조에서 발생할 수 있는 접촉(70)을 설명하면, 반도체 칩(10) 위로 내부리드들(20)이 놓여지고 내부리드(20)의 끝단(25)에 접착부(40)가 형성된 구조를 봉지재(60)로 성형할 때 반도체 칩(10)이 기울어지거나(Chip Tilt), 또는 반도체 칩(10)과 내부리드들(20)간의 수평 공차(Tolerance)등에 의해서 접착부(40)가 형성되지 않은 내부리드 부분이 반도체 칩(10)의 표면과 접촉(70)될 수 있다. 또한 이와 같은 접촉(70)에 의해서 반도체 칩(10) 위에 형성되어 있는 금속선과 같은 회로패턴(Metal Line ; 도시되지 않음)에 손상이 일어날 수 있으며 이로 인해 LOC 패키지(100)의 동작불량을 유발할 수 있다.
본 발명의 목적은 LOC 패키지 구조에 있어서, 반도체 칩과 내부리드 사이에 접착부를 넓게 형성함으로써 반도체 칩과 내부리드 사이의 불필요한 접촉을 방지하는 LOC 패키지 구조를 제공하는 것이다.
또한 본 발명은 접착부를 넓게 형성함에 있어서, 반도체 칩 위로 내부리드가 놓여지는 부분에 형성되는 접착부가 놓여진 부분 전체로 형성되거나 내부리드의 끝단을 포함하는 일부분으로 확장된 LOC 패키지 구조를 제공한다.
도 1은 종래의 엘오씨(LOC) 패키지의 구조를 나타낸 단면도,
도 2는 본 발명의 제 1 실시예에 따른 LOC 패키지의 일부를 절개한 평면도,
도 3은 본 발명의 제 1 실시예에 따른 LOC 패키지의 구조를 나타낸 단면도,
도 4는 본 발명의 제 2 실시예에 따른 LOC 패키지의 구조를 나타낸 단면도,
도 5는 본 발명의 제 3 실시예에 따른 LOC 패키지의 구조를 나타낸 단면도이다.
도면의 주요 부분에 대한 설명
10, 110 : 반도체 칩20, 120 : 내부리드들
25, 125 : 내부리드의 끝단40, 140, 240, 340 : 접착부
142, 242, 342 : 끝단 접착부144, 244, 344 : 확장 접착부
60, 160 : 에폭시 몰딩 수지(EMC)70 : 불필요한 접촉 지점
100, 200, 300, 400 : LOC 패키지115 : 본딩패드들
130 : 외부리드들150 : 본딩 와이어
본 발명은 LOC 패키지 구조에 있어서, 칩-리드간의 접착부를 내부리드의 끝단보다 넓게 형성하여 반도체 칩의 표면과 접착제가 도포되지 않은 내부리드들의 불필요한 접촉을 방지하는 LOC 패키지 구조를 갖는다.
즉, 다이 본딩에 필요한 부분인 내부리드의 끝단 부분에만 접착부가 형성되던 종래의 LOC 패키지 구조에 비하여, 본 발명에서는 반도체 칩 위로 내부리드가 놓여지는 부분 내에서 내부리드의 끝단 부분에 형성되는 끝단 접착부에 더하여 내부리드의 끝단 이외의 부분에 형성되는 확장 접착부를 형성함으로써 보다 넓은 부분을 접착부로 형성하여 안정된 LOC 패키지 구조를 갖는다.
도 2에서는 본 발명에 따른 제 1 실시예로, 반도체 칩(110) 위로 내부리드(120)가 놓여지는 부분 전체에 접착부가 형성된 LOC 패키지(200)를 일부를 절개한 평면도로 나타내었고, 도 3에서 이를 단면도로 나타내었다.
도 2 및 도 3을 참고로 하여 본 발명에 따른 LOC 패키지(200)를 상세히 설명하면 다음과 같다. 일면의 중앙에 복수개의 본딩패드들(115)이 형성된 반도체 칩(110) 위로 내부리드들(120)이 놓여 있으며, 놓여진 부분 전체에 접착부(140)가 형성되어 있다. 내부리드의 끝단(125)과 반도체 칩의 본딩패드(115)가 본딩 와이어와 같은 연결수단(150)을 이용하여 전기적으로 연결되어 있으며 반도체 칩(110), 내부리드들(120), 본딩 와이어(150) 및 접착부(140)를 예컨대, 에폭시 몰딩 콤파운드(EMC ; Epoxy Molding Compound)와 같은 봉지재(160)로 봉지한다. 또한 내부리드(120)와 일체로 형성된 외부리드(130)가 성형수지 밖으로 뻗어 있다. 이때 접착부(140)는 끝단 접착부(142)와 확장 접착부(144)가 서로 연결되어 연속적으로 형성되어 있다.
도 4에서는 본 발명의 제 2 실시예로 반도체 칩(110) 위로 내부리드(120)가 놓여지는 부분을 이등분하여 그 중에서 내부리드의 끝단(125)이 포함된 부분에 접착부(240)가 형성된 LOC 패키지(300)의 구조를 단면으로 나타내었다. LOC 패키지(300) 내의 반도체 칩(110) 위로 내부리드(120)가 놓여지는 부분을 이등분하여 그 중에서 내부리드(120)의 끝단(125)을 포함한 부분에만 접착부(240)가 형성되어 있다. 역시 접착부(240)는 끝단 접착부(242)와 확장 접착부(244)가 서로 연결되어 연속적으로 형성되어 있다.
본 발명의 제 1 및 제 2 실시예와는 달리 제 3 실시예에서는 끝단 접착부(342)와 확장 접착부(344)가 서로 분리되어 형성된 경우를 나타낸다. 본 발명의 제 3 실시예를 단면으로 도시한 도 5에서는, LOC 패키지(400) 내의 반도체 칩(110) 위로 내부리드(120)가 놓여지는 부분에서 접착부(340)가 서로 분리된 두 개의 접착부(342,344)로 형성된 구조가 나타난다. 도 5와 같은 LOC 패키지(400) 구조는 필름 형태의 접착제를 사용할 경우 기존의 필름 형태의 접착제를 활용할 수 있다는 점에서 매우 유리하다.
결국 LOC 패키지 내의 반도체 칩과 내부리드간의 접착부는 반도체 칩 위로 내부리드가 놓여진 부분 내에서 부분전체, 끝단을 포함한 일부의 연속된 부분이거나 또는 적어도 둘 이상의 서로 분리된 부분의 합일 수 있으며 또한 그 면적은 반도체 칩과 내부리드의 불필요한 접촉이 발생하지 않을 만큼 안정적인 범위 내에서 자유롭게 형성될 수 있다.
이상과 같은 본 발명에 따른 확장된 접착부를 형성함에 있어서, 접착제로 전기 전도성이 없는 폴리이미드 테이프(Polyimide Tape)와 같은 필름 형태의 접착제 또는 폴리이미드 코팅제(Polyimide Coating)와 같은 유체 형태의 접착제 등을 이용할 수 있으며, 유체 형태의 접착제를 도포하는 방법으로 포팅(Potting) 방식과 스크린 프린팅(Screen Printing) 방식을 이용할 수 있다. 접착부를 형성함에 있어서, 내부리드의 끝단에 형성되는 접착부와 그 외의 부분에 형성되는 접착부는 동일하거나 또는 서로 다른 접착제로 구성될 수 있다.
본 발명은 LOC 패키지 내에서 내부리드와 반도체 칩 사이의 접착부를 넓게 형성함으로써 반도체 칩의 수평 공차로 인해 또는 성형 공정시 발생될 수 있는 칩의 기울어짐으로 인해 일어날 수 있는 내부리드와 반도체 칩 사이의 불필요한 접촉을 방지할 수 있다.
또한 위와 같은 접촉을 방지함으로써 반도체 칩의 표면 위에 형성된 회로패턴을 보호할 수 있어 패키지를 안정적으로 구성할 수 있다.

Claims (6)

  1. 복수개의 본딩패드들이 형성된 활성면을 갖고 있는 반도체 칩;
    상기 반도체 칩의 활성면 위에 놓여지는 복수개의 내부리드들;
    상기 내부리드들과 일체로 형성된 복수개의 외부리드들;
    상기 반도체 칩의 본딩패드와 상기 내부리드를 전기적으로 연결하는 연결수단;
    상기 내부리드를 상기 반도체 칩의 활성면에 접착하는 접착부; 및
    상기 반도체 칩, 상기 내부리드들, 상기 연결수단 및 상기 접착부를 봉지하는 봉지재;
    를 포함하는 엘오씨 패키지에 있어서,
    상기 접착부가
    상기 내부리드의 끝단 부분에 형성된 끝단 접착부; 및
    상기 끝단 접착부와 함께 상기 내부리드와 상기 반도체 칩의 불필요한 접촉을 방지하며, 상기 내부리드의 끝단 이외의 부분에 형성된 확장 접착부;
    를 포함하는 것을 특징으로 하는 엘오씨 패키지.
  2. 제 1 항에 있어서, 상기 끝단 접착부와 상기 확장 접착부가 서로 다른 접착제로 형성된 것을 특징으로 하는 엘오씨 패키지.
  3. 제 1 항에 있어서, 상기 끝단 접착부와 상기 확장 접착부가 서로 연결되어 연속적으로 형성된 것을 특징으로 하는 엘오씨 패키지.
  4. 제 3 항에 있어서, 상기 접착부가 상기 반도체 칩 위로 상기 내부리드가 놓여진 부분 전체에 판 형태로 형성된 것을 특징으로 하는 엘오씨 패키지.
  5. 제 3 항에 있어서, 상기 접착부가 상기 반도체 칩 위로 상기 내부리드가 놓여진 부분을 이등분하여 상기 내부리드의 끝단을 포함하는 부분에 형성된 것을 특징으로 하는 엘오씨 패키지.
  6. 제 1 항에 있어서, 상기 끝단 접착부와 상기 확장 접착부가 서로 분리되어 형성된 것을 특징으로 하는 엘오씨 패키지.
KR1019970024318A 1997-06-12 1997-06-12 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지 KR19990001110A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970024318A KR19990001110A (ko) 1997-06-12 1997-06-12 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970024318A KR19990001110A (ko) 1997-06-12 1997-06-12 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지

Publications (1)

Publication Number Publication Date
KR19990001110A true KR19990001110A (ko) 1999-01-15

Family

ID=65986041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024318A KR19990001110A (ko) 1997-06-12 1997-06-12 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지

Country Status (1)

Country Link
KR (1) KR19990001110A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889817B1 (ko) * 2007-04-03 2009-03-20 삼성전자주식회사 세탁기 및 그 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889817B1 (ko) * 2007-04-03 2009-03-20 삼성전자주식회사 세탁기 및 그 제어방법

Similar Documents

Publication Publication Date Title
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US7247944B2 (en) Connector assembly
US8053278B2 (en) Multi-chip package type semiconductor device
EP0554742B1 (en) Lead-on-chip semiconductor device
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US6313519B1 (en) Support for semiconductor bond wires
KR19990001110A (ko) 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
KR19980064438A (ko) 집적 회로용 극미세 피치 리드 프레임
KR19980084278A (ko) 마이크로-볼 그리드 어레이 패키지
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
KR100216990B1 (ko) 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
JP2993480B2 (ja) 半導体装置
KR970077561A (ko) 금속 기판을 이용한 칩 스케일 패키지(Chip Scale Package)
KR940008317B1 (ko) 반도체 칩 접속방법
JP2771475B2 (ja) 半導体装置
KR920018913A (ko) 반도체 장치 및 그의 제조 방법
KR19990081577A (ko) 멀티 칩 패키지
KR19990017845U (ko) 반도체 패키지
KR20000008384U (ko) 열방출형 반도체 패키지
KR19990001876U (ko) 반도체 패캐이지
KR20030032152A (ko) 패키지용 인쇄회로기판
KR930015036A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination