KR940008317B1 - 반도체 칩 접속방법 - Google Patents

반도체 칩 접속방법 Download PDF

Info

Publication number
KR940008317B1
KR940008317B1 KR1019910024921A KR910024921A KR940008317B1 KR 940008317 B1 KR940008317 B1 KR 940008317B1 KR 1019910024921 A KR1019910024921 A KR 1019910024921A KR 910024921 A KR910024921 A KR 910024921A KR 940008317 B1 KR940008317 B1 KR 940008317B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
bumper
bonding pad
conductive adhesive
Prior art date
Application number
KR1019910024921A
Other languages
English (en)
Other versions
KR930014856A (ko
Inventor
정몽호
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019910024921A priority Critical patent/KR940008317B1/ko
Publication of KR930014856A publication Critical patent/KR930014856A/ko
Application granted granted Critical
Publication of KR940008317B1 publication Critical patent/KR940008317B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)

Abstract

내용 없음.

Description

반도체 칩 접속방법
제1도는 종래의 반도체 칩의 본딩패드 상부에 범퍼를 형성하여 반도체칩과 리드를 연결하는 상태를 나타낸 도해도.
제2도는 종래의 리드에 범퍼를 형성하여 반도체 칩과 리드를 연결하는 상태를 나타낸 도해도.
제3도는 본 발명의 일반성 전도접착제를 사용하여 범퍼를 형성하지 않고 반도체 칩과 리드를 연결하는 상태를 나타낸 도해도.
제4도는 본 발명에 사용되는 일방성 전도접착제의 특성을 나타내는 도해도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 알루미늄 본딩패드
3 : 패시베이션층 4 : 범퍼
5 : 리드 6 : 범퍼
7 : 일방성 전도접착제 8 : 리드
본발명은 반도체 조립공정의 본딩공정에 사용되는 범퍼 형성공정을 제거하기 위한 반도체 칩 접속방법에 관한 것으로, 특히 반도체 칩의 본딩패드 상부의 범퍼를 형성하지 않고 상기 본딩패드 상부에 일방성 전도접착제를 도포하여 반도체 칩의 본딩패드와 리드간에 직접 연결하는 반도체 칩 접속방법에 관한 것이다.
일반적으로, 반도체 조립공정중 반도체 칩과 리드사이를 연결하기 위해 골드와이어 또는 알루미늄 와이어가 주로 사용되어 칩과 리드를 전기적으로 연결시켰으나, TAP(TAPE AUTOMATED BONDING) 또는 FLIP CHIP BONDING 방법도 사용되고 있다.
그러나, TAB 방식 또는 FLIP CHIP BONDING 방식에 의해 반도체 칩과 또는 리드를 연결시키는 종래의 방식에 있어서는 반드시 본딩패드 상부 또는 리드에 범퍼(BUMP)를 형성시켜야 하였다.
왜냐하면, 반도체 칩에서 식각공정에 의해 반도체 칩의 본딩패드가 칩의 상부표면보다 낮아져서, 반도체 칩과 리드를 직접 연결시키기 어렵기 때문이다.
따라서, 반도체 칩의 본딩패드에 범퍼를 형성하거나 또는 리드 범퍼를 만들어, 소정의 시간으로 열, 압력에 인가하여 반도체 칩과 리드를 연결시킨다.
그러나, 종래의 본딩방법은 반도체 칩의 본딩패드에 범퍼를 형성하기 위해 범퍼재질(융기물질)을 패드상에 증착시키는 공정이 추가되어야 하며, 그렇지 않으면, 범퍼가 형성되어 있는 리드를 사용해야 하므로 원가상승의 요인이 되고 있다.
따라서, 본발명은 상술한 문제점을 제거하기 위해, 범퍼형성공정없이, 반도체 칩과 리드를 연결시킬 수 있는 반도체 칩 접속방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위해, 본발명은 반도체 칩의 본딩패드 상부에 일방성 전도접착제를 도포하여, 범퍼없이, 반도체 칩과 리드를 직접 연결시킬 수 있는 것을 특징으로 한다.
이하, 첨부된 도면으로 본발명을 더욱 상세하게 설명하기로 한다.
제1도는 종래의 반도체 칩의 본딩패드 상부에 범퍼를 형성하여 반도체 칩과 리드를 연결하는 상태를 나타낸 도해도이다. 여기서, 제1도의 (a)는 반도체 칩 (1)상부에 알루미늄 본딩패드(2)와 패시베이션(passivation)층(3)이 형성되어 있는 상태를 나타내며, 제1도는 (b)는 제1도의 (a)에 도시된 알루미늄 본딩패드(2) 상부에 범퍼(4)를 증착하여 형성시킨 상태를 나타내며, 제1도의 (c)는 반도체 칩의 본딩패드(2) 상부에 형성된 범퍼(4)를 통하여, 반도체 칩(1)과 리드(5)를 연결시키는 상태를 나타낸다.
제2도는 종래의 리드(5)에 범퍼(6)를 형성하여 반도체 칩(1)과 리드(5)를 연결하는 상태를 나타낸 도해도이다.
여기서 제2도의 (a)는 알루미늄 본딩패드(2)와 접촉되는 리드의 종단부에 범퍼(6)를 형성한 상태를 나타내며, 제2도의 (b)는 제2도의 (a)에 도시된 바와같이 범퍼(6)가 형성된 리드(5)와 반도체 칩(1)의 알루미늄 본딩패드(2)를 연결시키는 상태를 나타낸다.
제3도는 본고안의 일방성 전도접착제를 사용하여 종래의 범퍼를 형성하지 않고 반도체 칩과 리드를 연결하는 상태를 나타낸 도해도이다.
여기서, 제3도의 (a)는 반도체 칩(1)의 알루미늄 본딩패드(2) 상부에 일방성 전도접착제(7)가 도포되어 있는 상태를 나타내며, 제3도의 (b)는 반도체 칩(1)과 리드(8)가 범퍼없이 일방성 전도접착제(7)를 통하여 서로 연결되는 상태를 나타내는데, 반도체 칩(1)의 알루미늄 본딩패드(2) 상부에 일방성 전도접착제(7)를 도포하고 리드(8)와 접착시킨후 반도체 패키지를 경화시켜 반도체 칩(1)과 리드(8) 사이를 연결시킨다.
제4도는 본발명에 의한 일방성 전도접착제의 특성을 나타내기 위한 도해도이다.
제4도에 도시된 바와같이, 일방성 전도접착제는 경화가 되면, 한 방향으로만 전류를 통하게 하고 다른 방향으로는 절연체처럼 동작하여, 전류를 통하지 않게 하는 특성이 있다.
즉, 일방성 전도접착제의 경화후 전압을 인가하면, A-A'와 B-B' 단자사이로는 도체가 되어 전류가 도통하고, A-B, A'-B' 단자로는 부도체가 되어 전류를 통하지 않게 되며, 즉, 이것을 3차원의 공간에서 살펴보며, X방향으로 전류가 흐르면, Y, Z방향으로 전류가 흐르지 않고, Y방향으로 전류가 흐르며, X,Z방향으로는 전류가 흐르지 않고, Z방향으로 전류가 흐르면 X,Y방향으로 전류가 흐르지 않는 특성이 있다.
이상에서 살펴본 바와같이, 본발명에 따르면, 반도체 칩의 본딩패드 상부에 일방성 전도접착제를 도포하여, TAB방식 또는 FLIP CHIP BONDING방식에서, 반도체 칩의 본딩패드 또는 리드에 범퍼를 만들지않고 반도체 칩과 리드를 연결시킬 수 있다.

Claims (1)

  1. 반도체 칩의 본딩패드와 리드르 연결하는데 사용되는 범퍼를 형성하기 위한 공정을 제거하여, 범퍼없이 본딩패드와 리드를 직접 연결시키기 위한 반도체 칩 접속방법에 있어서, 반도체 칩(1) 상부의 패시베이션층(3) 및 본딩패드(2) 상부에 일방성 전도접착제(7)를 도포하여 본딩패드(2)와 리드(8)를 범퍼를 통하지 않고 직접 연결시키는 것을 특징으로 하는 반도체 칩 접속방법.
KR1019910024921A 1991-12-28 1991-12-28 반도체 칩 접속방법 KR940008317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910024921A KR940008317B1 (ko) 1991-12-28 1991-12-28 반도체 칩 접속방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910024921A KR940008317B1 (ko) 1991-12-28 1991-12-28 반도체 칩 접속방법

Publications (2)

Publication Number Publication Date
KR930014856A KR930014856A (ko) 1993-07-23
KR940008317B1 true KR940008317B1 (ko) 1994-09-12

Family

ID=19326481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024921A KR940008317B1 (ko) 1991-12-28 1991-12-28 반도체 칩 접속방법

Country Status (1)

Country Link
KR (1) KR940008317B1 (ko)

Also Published As

Publication number Publication date
KR930014856A (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
KR940008327B1 (ko) 반도체 패키지 및 그 실장방법
US6087718A (en) Stacking type semiconductor chip package
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
JP2571024B2 (ja) マルチチップモジュール
US7247944B2 (en) Connector assembly
JPH08274124A (ja) 樹脂封止型半導体装置
US6777264B2 (en) Method of manufacturing a semiconductor device having a die pad without a downset
JP3243956B2 (ja) 半導体装置およびその製造方法
JPH11145183A (ja) 半導体装置、およびその製造方法
KR940008317B1 (ko) 반도체 칩 접속방법
JPH09232506A (ja) 半導体装置およびその製造方法
KR100249410B1 (ko) 반도체 장치
JPH0345542B2 (ko)
JPH04171970A (ja) 半導体装置
JP2817821B2 (ja) 半導体装置
KR100214857B1 (ko) 멀티 칩 패키지
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
JP2551243B2 (ja) 半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JP2663860B2 (ja) 樹脂封止型半導体装置
KR19980058402A (ko) 솔더 범프를 이용한 스택 패키지
KR930011182A (ko) 반도체 장치 및 그 제조방법
JP2785441B2 (ja) 半導体装置とその製造方法
JPS60182733A (ja) 無接点スイツチのハイブリツド集積回路
JPH11150208A (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040820

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee