FR2557366A1 - Circuit integre a semiconducteur, comportant des zones de fixation de conducteurs externes - Google Patents

Circuit integre a semiconducteur, comportant des zones de fixation de conducteurs externes Download PDF

Info

Publication number
FR2557366A1
FR2557366A1 FR8419816A FR8419816A FR2557366A1 FR 2557366 A1 FR2557366 A1 FR 2557366A1 FR 8419816 A FR8419816 A FR 8419816A FR 8419816 A FR8419816 A FR 8419816A FR 2557366 A1 FR2557366 A1 FR 2557366A1
Authority
FR
France
Prior art keywords
zones
fixing zones
fixing
external conductors
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8419816A
Other languages
English (en)
Other versions
FR2557366B1 (fr
Inventor
Takahiko Arakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2557366A1 publication Critical patent/FR2557366A1/fr
Application granted granted Critical
Publication of FR2557366B1 publication Critical patent/FR2557366B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

LA STRUCTURE ETABLISSANT LES CONNEXIONS AVEC LES CONDUCTEURS EXTERNES D'UN CIRCUIT INTEGRE COMPREND NOTAMMENT UN ENSEMBLE DE ZONES DE FIXATION COMPRENANT DES PREMIERES ZONES23A-23H ET DES SECONDES ZONES26A-26H; UN ENSEMBLE DE PREMIERS CONDUCTEURS EXTERNES24A-24H QUI DOIVENT ETRE CONNECTES AUX PREMIERES ZONES DE FIXATION23A-23H, CES PREMIERS CONDUCTEURS EXTERNES ETANT DISPOSES SUR UNE PREMIERE LIGNEAL1 AVEC LE MEME ECARTEMENT QUE LES PREMIERES ZONES DE FIXATION; ET UN ENSEMBLE DE SECONDS CONDUCTEURS EXTERNES27A-27B QUI DOIVENT ETRE CONNECTES AUX SECONDES ZONES DE FIXATION ET QUI SONT DISPOSES AVEC LE MEME ECARTEMENT QUE CES DERNIERES

Description

La présente invention concerne-un circuit intégré à semiconducteur, et plus particulièrement un tel circuit comportant des structures perfectionnées de zones de fixation et de conducteurs externes.
Pour expliquer le contexte de l'invention, on se réfèrera plus particulièrement à la figure 1 qui montre des connexions entre les zones de fixation et les conducteurs externes d'un circuit intégré à semiconducteur de l'art antérieur. Sur la figure 1, la référence 1 désigne une puce de semiconducteur et la référence 2 désigne une partie destinée à contenir des conducteurs externes dans le boîtier prévu pour le montage de la puce de semiconducteur 1. La référence 3 désigne des zones de fixation disposées à l'intérieur de la puce de semiconducteur 1, le long d'un bord de celle-ci La référence 4 désigne des conducteurs externes disposés dans la partie 2 contenant les conducteurs.
Seules les parties des conducteurs externes 4 qui se trouvent à l'intérieur du boîtier sont représentées sur la figure. La référence 5 désigne des fils destinés à connecter les zones de fixation 3 et les conducteurs externes 4.
les zones de fixation 3 et les conducteurs externes 4 sont disposés à des intervalles admissibles respectifs, de façon que les lignes qui assurent la connexion entre les zones de fixation 3 et les conducteurs externes 4 ne puissent pas traverser leurs zones de fixation 3 adjacentes et leurs conducteurs externes 4 adjacents, même si ces lignes rencontrent le bord de la puce 1 ou celui de la partie 2 contenant les conducteurs sous un angle diffé rent de 90 , comme le montre la figure 1. On prévoit pour l'intervalle admissible une valeur telle que le fil 5 ne vienne pas en contact avec sa zone de fixation 3 adjacente et avec son conducteur externe 4 adjacent, même si ce fil est écarté de sa position du fait de l'imprécision dans la fixation du fil.
Dans le circuit de l'art antérieur ayant une telle structure, l'intervalle entre les conducteurs externes 4 est plus grand que celui entre les zones de fixation 3, et lors 'il est nécessaire de prévoir un grand nombre de broches d'entrée/sortie, l'angle d'intersection du fil 5 et du bord de la puce 1 ou de la partie 2 contenant les conducteurs devient faible,lorsqu'on s'approche des quatre coins de la puce 1 ou de la partie 2 contenant les conducteurs.Ceci fait qu'il est difficile de satisfaire l'exigence mentionnée ci-dessus, consistant en ce que le fil 5 qui connecte la zone de fixation 3 et le conducteur externe 4 ne doit traverser ni sa zone de fixation 3 adjacente ni son conducteur externe 4 adjacent, Pour satisfaire cette exigence, il faut donner une valeur élevée aux intervalles entre les zones de fixation 3 et entre les conducteurs externes 4, mais ceci conduit à une taille de puce accrue. Il est possible d'avoir un grand nombre de broches d'entrée/sortie en utilisant des zones de fixation 3 de petite taille et des conducteurs externes 4 de petite taille, ainsi qu'en rétrécissant les intervalles entre eux.Cependant, dans ce cas, il est nécessaire d'améliorer considérablement la précision de l'opération de fixation de fil, ce qui fait apparaître des problè- mes de fonctionnement et d'installation.
Un autre procédé de l'art antérieur pour connecter des zones de fixation et des conducteurs externes est décrit dans la demande de brevet japonaise publiée n0 Sho55-117251. Dans ce dispositif, des premières zones de fixation qui doivent être connectées à des premiers conducteurs externes, qui sont obtenus en prenant les conducteurs les uns à la suite des autres parmi un ensemble de conducteurs externes, sont disposées à des intervalles approximativement égaux sur une première ligne le long d'un bord de la puce, et des secondes zones de fixation qui doivent être connectées aux seconds conducteurs externes restants sont disposées sur une seconde ligne qui est approximativement parallèle à la première ligne, en étant positionnées de façon intermédiaire entre des lignes adjacentes qui connectent les premiers conducteurs externes et les premières zones de fixation.
Un but de l'invention est de procurer un circuit intégré à semiconducteur pouvant comporter#un grand nombre de zones de fixation, sans augmenter la taille de la puce.
Un autre but de l'invention est de procurer un circuit intégré à semiconducteur pouvant être fabriqué par un appareil habituel de fixation de fils.
L'invention procure un circuit intégré à semiconducteur qui comprend : un ensemble de zones de fixation disposées le long d'un bord d'une puce de semiconducteur un ensemble de premiers conducteurs externes qui doivent être connectés à des premières zones de fixation sélectionnées parmi lesdites zones de fixation, ces premiers conducteurs externes étant disposés sur une première ligne parallèle aux premières zones de fixation, avec des intervalles égaux à ceux qui existent entre les premières zones de fixation ; un ensemble de seconds conducteurs externes qui doivent être connectés à des secondes zones de fixation, ces seconds conducteurs externes étant disposés sur une seconde ligne parallèle aux secondes zones de fixation, avec des intervalles égaux à ceux qui existent entre les secondes zones de fixation ; chacune des premières zones de fixation étant disposée à une distance minimale de chacun des premiers conducteurs externes correspondants ; et chacune des secondes zones de fixation étant disposée à une distance minimale de chacun des seconds conducteurs externes correspondants.
L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés sur lesquels :
La figure 1 est un schéma montrant un circuit intégré à semiconducteur de l'art antérieur
La figure 2 est un schéma montrant un circuit in intégré à semiconducteur qui constitue un mode de réalisation de l'invention ; et
La figure 3 est un schéma montrant un autre mode de réalisation de l'invention.
On va maintenant considérer la figure 2 qui représente un mode de réalisation de l'invention. La référence 21 désigne une puce de semiconducteur. Les références 23a à 23h, 26a à 26h désignent des zones de fixation qui sont disposées à l'intérieur de la puce de semiconducteur 21, le long d'un bord de celle-ci, à des intervalles prédéterminés, et les références 23a à 23h désignent des premières zones de fixation prises l'une à la suite de l'autre parmi les zones correspondantes, tandis que les références 26a à 26h désignent des secondes zones de fixation restantes. les références 24a à 24h désignent des premiers conducteurs externes disposés sur la première ligne AL1 qui est parallèle au bord de la puce 21, avec des intervalles égaux à ceux des premières zones de fixation 23a à 23h. les références 27a à 27h désignent les seconds conducteurs externes disposés sur la seconde ligne AI2 qui est parallèle à la première ligne ÂL1, avec des intervalles égaux à ceux qui existent entre les secondes zones de fixation 26a à 26h. les références 22 et 29 désignent des première et seconde parties contenant les conducteurs, destinées à contenir respectivement les premiers et seconds conducteurs externes 24a à 24h et 27a à 27h, et ces deux parties sont formées dans un boîtier destiné au montage de la puce 21. les ré férences 25a à 25h désignent les premiers fils destinés à établir les connexions entre les premières zones de fixation 23a à 23h et les premiers conducteurs externes 24a à 24h.
les références 28a à 28h désignent des seconds fils destinés à établir les connexions entre les secondes zones de fixation 26a à 26h et les seconds conducteurs externes 27a à 27h.
On réalise le circuit de la manière suivante
les premiers conducteurs externes 24a à 24h qui doivent être connectés aux premières zones de fixation 23a à 23h sont disposés à des intervalles égaux à ceux des premières zones de fixation 23a à 23h. Les lignes droites qui relient les premières zones de fixation 23a à 23h et les premiers conducteurs externes 24a à 24h sont mutuellement parallèles et ne se coupent donc pas. les seconds conducteurs externes 27a à 27h qui doivent être connectés aux secondes zones de fixation 26a à 26h sont disposés dans les positions intermédiaires entre les deux lignes adjacentes qui relient les premières zones de fixation 23a à 23h et les premiers conducteurs externes correspondants 24a à 24h.
les lignes droites qui relient les secondes zones de fixation 26a à 26h et les seconds conducteurs externes 27a à 27h sont mutuellement parallèles et ne se coupent donc pas.
Par conséquent, les fils qui relient les zones de fixation et les conducteurs externes peuvent être fixés de façon à être tous parallèles les uns aux autres. Les fils ne traversent donc pas leurs zones de fixation adjacentes et leurs conducteurs externes adjacents, ce qui permet de raccourcir les intervalles entre les zones de fixation et ceux entre les conducteurs externes, par rapport aux circuits de l'art antérieur. Ceci permet d'augmenter le nombre de broches de signal.
Dans le mode de réalisation considéré ci-dessus, toutes les zones de fixation sont disposées à interval les approximativement égaux, mais il est possible de disposer les zones de fixation à intervalles différents. Une modification correspondante est représentée sur la figure 3, à titre d'autre mode de réalisation de l'invention.Sur cette figure, un groupe de zones de fixation 33a, 36a, ... 36c, 33d sont disposées à intervalles égaux sur une ligne qui s'étend le long d'un bord de la puce 21, et un autre groupe de zones de fixation 33e, 36d, ... 36f, 33h sont également disposées à des intervalles égaux sur la même ligne le long du bord de la puce 21, séparément par rapport au premier groupe de zones de fixation, et une zone de fixation 59 est disposée sur la même#ligne en position centrale entre les deux groupes de zones de fixation. les premiers conducteurs externes 34a à 34f qui doivent être connectés aux premières zones de fixation 36a à 36f prises en succession parmi les deux groupes de zones de fixation, sont disposés sur une première ligne AL1, les seconds conducteurs externes 37a à 37h qui doivent être connectés aux secondes zones de fixation restantes 37a à 37h sont disposés sur une seconde ligne AI2, et un conducteur externe 61 correspondant à la zone de fixation 59 est disposé sur la première ligne ALI, en position centrale entre les deux premiers conducteurs externes 34c et 34f.Ainsi, les fils 38a à 38f et 35a à 35h quisrelient les zones de fixation 33a, 36a, ..., 36f-, 33h et les conducteurs externes 34a à 34f et 37a à 37h peuvent être fixés de façon à être parallèles entre eux et également parallèles au fil 60 qui connecte la zone de fixation 59 et le conducteur externe 61.
Conformément à l'invention, des conducteurs externes sont disposés séparément sur deux lignes parallèles, et des zones de fixation et les conducteurs externes sont disposés de façon que les fils qui relient les zones de fixation et les conducteurs externes soient mutuellement parallèles. Une telle structure permet de raccourcir les intervalles entre les zones de fixation, ce qui permet d'augmenter le nombre de broches de signal.
il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention.

Claims (5)

REVENDICATIONS
1. Circuit intégré à semiconducteur caractérisé en ce qu'il comprend : un ensemble de zones de fixation (23a23h, 26a-26h) disposées le long d'un bord d'une puce de semiconducteur (21) ; un ensemble de premiers conducteurs externes (24a-24h) qui doivent être connectés à des premières zones de fixation (23a-23h) sélectionnées parmi les zones de fixation, ces premiers conducteurs externes (24a-24h) étant disposés sur une première ligne CAtI) parallèle aux premières zones de fixation (23a-23h), et avec des intervalles égaux à ceux qui existent entre les premières zones de fixation (23a-23h) ; et un ensemble de seconds conducteurs externes (27a-27h) qui doivent être connectés à des secondes zones de fixation (26a-26h), ces seconds conducteurs externes (27a-27h) étant disposés sur une seconde ligne (val2) parallèle aux secondes zones de fixation (26a-26h), avec des intervalles égaux à ceux qui existent entre les secondes zones de fixation (26a-26h) ; et en ce que chaque première zone de fixation (23a-23h) est disposée à une distance minimale de chaque premier conducteur externe (24a-24h) correspondant ; et chaque seconde zone de fixation (26a-26h) est disposée à une distance minimale de chaque second conducteur externe (27a-27h) correspondant.
2. Circuit intégré à semiconducteur selon la revendication 1, caractérisé en ce que les premières zones de fixation (23a-23h) sont sélectionnées en succession parmi l'ensemble des zones de fixation, et les secondes zones de fixation (26a-26h) sont formées par les zones de fixation restantes après la sélection.
3. Circuit intégré à semiconducteur selon la revendication 1, caractérisé en ce que la première ligne (AL1) est pratiquement parallèle à la seconde ligne (au2).
4. Circuit intégré à semiconducteur selon la revendication 1, caractérisé en ce que les seconds conducteurs externes (27a-27h) sont disposés en position centrale entre deux lignes adjacentes (25a-25b) reliant les premières zones de fixation (23a-23h) et les premiers conducteurs externes (24a-24h).
5. Circuit intégré à semiconducteur selon la revendication 1, caractérisé en ce que les zones de fixation (23a-23h, 26a-26h) sont disposées avec des intervalles égaux entre elles.
FR8419816A 1983-12-27 1984-12-26 Circuit integre a semiconducteur, comportant des zones de fixation de conducteurs externes Expired FR2557366B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58246871A JPS60138931A (ja) 1983-12-27 1983-12-27 半導体集積回路装置

Publications (2)

Publication Number Publication Date
FR2557366A1 true FR2557366A1 (fr) 1985-06-28
FR2557366B1 FR2557366B1 (fr) 1988-10-14

Family

ID=17154967

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8419816A Expired FR2557366B1 (fr) 1983-12-27 1984-12-26 Circuit integre a semiconducteur, comportant des zones de fixation de conducteurs externes

Country Status (3)

Country Link
JP (1) JPS60138931A (fr)
DE (1) DE3447345A1 (fr)
FR (1) FR2557366B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0382445A2 (fr) * 1989-02-10 1990-08-16 Honeywell Inc. Configuration à haute densité des plages de connection
FR2647962A1 (fr) * 1989-05-30 1990-12-07 Thomson Composants Militaires Circuit electronique en boitier avec puce sur zone quadrillee de plots conducteurs

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142850U (fr) * 1986-03-04 1987-09-09
DE19703639A1 (de) * 1997-01-31 1998-08-06 Bosch Gmbh Robert Verfahren zur Herstellung von Bonddrahtverbindungen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117251A (en) * 1979-02-28 1980-09-09 Fujitsu Ltd Semiconductor device
JPS5651851A (en) * 1979-10-05 1981-05-09 Hitachi Ltd Semiconductor device
JPS5832440A (ja) * 1981-08-20 1983-02-25 Nec Corp 混成集積回路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5561041A (en) * 1978-10-30 1980-05-08 Mitsubishi Electric Corp Packaging device for semiconductor integrated circuit
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
JPS5779629A (en) * 1980-11-06 1982-05-18 Nec Corp Integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117251A (en) * 1979-02-28 1980-09-09 Fujitsu Ltd Semiconductor device
JPS5651851A (en) * 1979-10-05 1981-05-09 Hitachi Ltd Semiconductor device
JPS5832440A (ja) * 1981-08-20 1983-02-25 Nec Corp 混成集積回路装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN, vol. 4, no. 170 (E-35)[652], 22 novembre 1980; & JP - A - 55 117 251 (FUJITSU) 09-09-1980 *
PATENT ABSTRACTS OF JAPAN, vol. 5, no. 113 (E-66)[785], 22 juillet 1981; & JP - A 56 51851 (HITACHI) 09-05-1981 *
PATENT ABSTRACTS OF JAPAN, vol. 7, no. 111 (E-175)[1256], 14 mai 1983; & JP - A - 58 32440 (NIPPON DENKI) 25-02-1983 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0382445A2 (fr) * 1989-02-10 1990-08-16 Honeywell Inc. Configuration à haute densité des plages de connection
EP0382445A3 (fr) * 1989-02-10 1991-04-17 Honeywell Inc. Configuration à haute densité des plages de connection
FR2647962A1 (fr) * 1989-05-30 1990-12-07 Thomson Composants Militaires Circuit electronique en boitier avec puce sur zone quadrillee de plots conducteurs
WO1990015439A1 (fr) * 1989-05-30 1990-12-13 Thomson Composants Militaires Et Spatiaux Circuit electronique en boitier avec puce sur zone quadrillee de plots conducteurs

Also Published As

Publication number Publication date
DE3447345C2 (fr) 1993-04-01
FR2557366B1 (fr) 1988-10-14
JPS60138931A (ja) 1985-07-23
DE3447345A1 (de) 1985-07-11

Similar Documents

Publication Publication Date Title
EP0627765B1 (fr) Dispositif semiconducteur incluant un élément semiconducteur du type "FLIP-CHIP"
EP0469988B1 (fr) Procédé d'interconnexion entre un circuit intégré et un circuit support et circuit intégré adapté à ce procédé
CH627877A5 (fr) Substrat d'interconnexion de composants electroniques a circuits integres.
US20060108694A1 (en) Circuit layout structure and method
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
US9041134B2 (en) Solid-state imaging device
EP0270422B1 (fr) Circuit de mesure des caractéristiques dynamiques d'un boîtier pour circuit intégré rapide, et procédé de mesure de ces caractéristiques dynamiques
EP1310995A2 (fr) Dispositif de blindage des lignes de transmission par la masse ou l'alimentation
FR2557366A1 (fr) Circuit integre a semiconducteur, comportant des zones de fixation de conducteurs externes
US20010040274A1 (en) Semiconductor device
FR3077925A1 (fr) Circuit integre tridimensionnel face a face de structure simplifiee
US5508835A (en) Master clock distributing method and apparatus using same
JP2001345385A (ja) 半導体集積回路の配線方法
US20120280741A1 (en) Semiconductor device
FR2629271A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence
FR2732533A1 (fr) Architecture de bus de communication du type a couplage magnetique, notamment pour des applications aeroportees
JP4797221B2 (ja) 光電子集積回路装置
US9196598B1 (en) Semiconductor device having power distribution using bond wires
JPS58107671A (ja) イメ−ジセンサｉｃ
SE470501B (sv) Förfarande vid montering på ett substrat av en TAB-krets, varvid TAB-strukturens anslutningar utgörs av ett elektriskt ledande anslutningsmönster som framställts på en filmremsa och vilket är anslutet till TAB-strukturens halvledarkretsbricka
JPS61201456A (ja) 半導体集積装置及びその製法
KR100365264B1 (ko) 반도체장치
FR2575554A1 (fr) Module hyperfrequence pour radar doppler dans la bande k
JPH04152577A (ja) 可変容量ダイオード装置
JPH0810209Y2 (ja) 集積回路

Legal Events

Date Code Title Description
ST Notification of lapse