CH627877A5 - Substrat d'interconnexion de composants electroniques a circuits integres. - Google Patents

Substrat d'interconnexion de composants electroniques a circuits integres. Download PDF

Info

Publication number
CH627877A5
CH627877A5 CH1028178A CH1028178A CH627877A5 CH 627877 A5 CH627877 A5 CH 627877A5 CH 1028178 A CH1028178 A CH 1028178A CH 1028178 A CH1028178 A CH 1028178A CH 627877 A5 CH627877 A5 CH 627877A5
Authority
CH
Switzerland
Prior art keywords
conductive
insulating
pad
substrate
repair
Prior art date
Application number
CH1028178A
Other languages
English (en)
Inventor
Bernard Badet
Karel Kurzweil
Original Assignee
Cii Honeywell Bull
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cii Honeywell Bull filed Critical Cii Honeywell Bull
Publication of CH627877A5 publication Critical patent/CH627877A5/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

L'invention se rapporte à un substrat d'interconnexion de composants électroniques à circuits intégrés, et à plus particulièrement pour objet un tel substrat muni d'un dispositif de réparation.
Les techniques modernes mises actuellement en œuvre pour réaliser des équipements électroniques, et plus particulièrement, des ensembles de traitement de l'information, font de plus en plus appel à l'emploi de dispositifs semi-conducteurs à circuits intégrés non enfermés dans des boitiers. Ces dispositifs sans boitier sont désignés le plus souvent sous le nom de pastilles de circuits intégrés («chips» en langue anglo-saxonne). Ils se présentent généralement sous une forme rectangulaire et sont 5 pourvus sur au moins un de leurs côtés de conducteurs de sortie.
D'un autre côté, on connaît bien l'emploi des substrats d'interconnexion, qui se présentent communément sous la forme d'une plaquette faite généralement d'un matériau isolant pourvu de conducteurs de liaison réalisés sous forme de circuits im-îo primés sur la plaquette. Ces conducteurs se répartissent habituellement en plusieurs couches séparées par des couches d'isolation et reliées entre elles par des traversées, qui sont des ouvertures pratiquées dans les couches isolantes et remplies d'un matériau conducteur pour réaliser les connexions entre couches 15 conductrices superposées. La couche conductrice extérieure du substrat d'interconnexion multicouche est pourvue de plots de connexion bordant au moins au domaine du substrat, destinés à la mise en place d'un composant électronique tel qu'une pastille de circuits intégrés. On trouvera un exemple de montage de 20 pastilles à circuits intégrés sur un substrat d'interconnexion dans le brevet français N° 2 379 909 de la titulaire intitulé: «Procédé et appareil de montage de dispositifs sur un substrat«.
Etant donné que les traversées ménagées dans la couche isolante extérieure (qui est la couche isolante supérieure du 25 substrat), destinées à relier les plots d'un domaine, sont faites au niveau de conducteurs de couches conductrices intérieures du substrat d'interconnexion, et compte tenu de la densité extrême recherchée des conducteurs dans un substrat en vue de la miniaturisation, l'emplacement de chacune de ces traversées est con-30 finé à une étroite zone de liberté. Il en résulte que les traversées ne peuvent se trouver qu'à l'extérieur ou qu'à l'intérieur d'un domaine.
La réparation de substrats d'interconnexion est souvent pratiquée dans les laboratoires d'études. Dans ces laboratoires, les 35 chercheurs travaillent sur des substrats déjà bien élaborés et peuvent être amenés à modifier les circuits de connexion du substrat. Ces modifications interviennent dans plusieurs cas, notamment quand il faut: isoler une connexion d'au moins un plot de contact lié à un composant; rattacher un plot à un élément du 40 substrat; isoler une connexion d'un plot pour relier la connexion isolée ou le plot à un autre élément du substrat ; et introduire une nouvelle connexion pour raccorder deux éléments séparés du substrat, tels que deux plots d'un même domaine ou de deux domaines séparés. En somme, pour faire ces corrections, il faut 45 isoler une connexion et/ou apporter une connexion additionnelle au substrat donné. L'isolation est faite par un instrument qui sectionne la connexion, tandis que la connexion complémentaire requiert l'introduction d'un conducteur additionnel sur le substrat et la soudure de ses deux extrémités aux éléments du so substrat à raccorder. L'emploi de l'instrument d'isolation, ainsi que des instruments pour guider le conducteur additionnel et souder les extrémités de celui-ci n'est valable que si la zone de réparation est bien dégagée. C'est le cas où le plot concerné d'un domaine est rattaché à une traversée extérieure au domaine. Par ss contre, si la traversée est intérieure au domaine, l'intervention nécessite le retrait du composant et, en cas d'une connexion additionnelle, le passage de cette connexion sous et entre les conducteurs de sortie du composant pour la fixer à l'extérieur du domaine. Cette intervention comporte de nombreux inconvé-60 nients.
D'abord, l'enlèvement du composant et la pose de celui-ci après réparation sont des opérations délicates qui se traduisent par une augmentation notable du temps de réparation, voire la perte du composant, ce qui grève remarquablement le coût de 65 l'intervention. Ensuite, du point de vue de l'exécution, il faut avoir recours de nouveau à un appareil de montage de dispositifs à circuits intégrés sur un substrat (comme celui décrit dans le brevet suisse N° 607 328 intitulé: «Procédé pour le montage de
3
627 877
microplaquettes de circuits intégrés sur un substrat et installation pour sa mise en œuvre») pour la pose du composant, en tenant compte de la connexion additionnelle qui doit passer sous et entre les conducteurs de sortie du composant; enfin, et surtout pour ce qui concerne l'utilisateur, la qualité de la réparation n'est pas assurée, étant donné tous les risques de court-circuit entre, d'une part, la soudure de l'extrémité intérieure de la connexion additionnelle avec les conducteurs de sortie du composant et, d'autre part, la connexion additionnelle elle-même avec les conducteurs de sortie du composant.
L'invention présente un substrat d'interconnexion n'ayant plus les inconvénients précités des dispositifs de réparation antérieurs.
Le substrat d'interconnexion conforme à l'invention est du type comprenant: un support isolant sur lequel repose un ensemble de couches conductrices et isolantes alternées et superposées ; des plots de contact formés sur la couche isolante supérieure et bordant au moins un domaine destiné à un composant dont les conducteurs de sortie sont à connecter auxdits plots; et des traversées permettant le couplage desdits plots, par l'intermédiaire de la couche conductrice supérieure, à l'une des couches conductrices intérieures et comprenant au moins une traversée intérieure au domaine relative à au moins un plot donné desdits plots, ledit substrat étant caractérisé en ce qu'il comporte un dispositif de réparation comprenant un moyen conducteur de dérivation relié audit plot donné et présentant une partie extérieure au domaine connectée à un plot additionnel se substituant audit plot donné pour la connexion audit composant.
En d'autres termes, le dispositif de réparation mentionné consiste, quelle que soit la configuration initiale du substrat d'interconnexion, à substituer, à une liaison intérieure à un domaine entre un plot et une traversée, une liaison qui présente une partie extérieure au domaine à partir de laquelle il est possible de faire la réparation sans avoir à enlever le composant. En pratique, le dispositif de réparation se compose de couches conductrices et isolantes déposées au moins localement sur le substrat.
Les caractéristiques et avantages de l'invention ressortiront plus clairement de la description qui suit, faite en référence aux dessins annexés.
Dans les dessins:
- la figure 1 est une vue de dessus d'une partie d'un substrat d'interconnexion conventionnel incluant une pastille de circuits intégrés et ne comportant pas de dispositif de réparation conforme à l'invention;
- la figure 2 est une vue en coupe suivant la ligne II—II de la figure 1 ;
- les figures 3A et 3B représentent respectivement sous forme symbolique et schématique un exemple de réparation consistant à isoler une connexion d'un substrat;
- les figures 4A, 4A' et la figure 4B illustrent respectivement sous forme symbolique et schématique un exemple de réparation consistent à apporter une connexion additionnelle au substrat;
- les figures 5 A et 5B illustrent respectivement sous forme symbolique et schématique un exemple de réparation consistant à isoler une connexion existante et à raccorder par une connexion additionnelle l'une des parties de la connexion isolée à un autre élément du substrat ;
- la figure 6 est une vue en coupe d'une partie d'un substrat d'interconnexion pourvue d'un dispositif de réparation ;
- la figure 7 est une vue schématique en perspective du moyen conducteur de dérivation faisant partie du dispositif de réparation représenté sur la figure 6 ;
- la figure 8 est une vue de dessus d'une variante de réalisation d'un dispositif de réparation conforme à l'invention réalisé sur une partie d'un substrat d'interconnexion ;
- la figure 9 est une vue en coupe suivant la ligne IX—IX de la figure 8; et
- la figure 10 illustre schématiquement par un vue en perspective le moyen conducteur de dérivation du dispositif de répa-
5 ration illustré dans les figures 8 et 9.
La figure 1 est une vue de dessus d'une partie d'un substrat d'interconnexion 10 comportant un composant 11 tel que par exemple une pastille de circuits intégrés. Cette pastille est pourvue d'une pluralité de conducteurs de sortie 12 et occupe sur le io substrat 10 un domaine 13 délimité par des plots 14 destinés à recevoir respectivement les extrémités libres des conducteurs de sortie 12 de la pastille 11. Selon l'utilisation que l'on fait de la pastille 11, des plots 14 sont connectés entre eux ou à des plots de domaines 13 différents, soit par des connexions formées en-15 tièrement sur la surface extérieure du substrat comme la connexion 15, soit par des connexions 16,17 comprenant des conducteurs de couches conductrices intérieures au substrat de la manière représentée par exemple sur la figure 2. La figure 2 est une vue en coupe suivant la ligne II—II de la figure 1. Il ressort 20 de la figure 2 que le substrat 10 comprend une plaquette de support 18 en matériau isolant, sur laquelle sont formées successivement des couches conductrices 19a, 19b, 19c et isolantes 20a, 20b alternées et superposées, chaque couche conductrice étant formée d'un réseau de conducteurs. Les conducteurs d'une 25 couche sont respectivement en liaison avec des conducteurs d'une autre couche conductrice par l'intermédiaire de traversées 21 pratiquées dans les couches isolantes 20 qui séparent les couches conductrices 19. Chaque connexion 16 représentée sur les figures 1 et 2 se compose d'un conducteur appartenant à la 30 couche conductrice supérieure 19a et extérieure au domaine 13, et d'au moins une traversée 21 et un conducteur d'une couche conductrice intérieure 19. Au contraire, on a désigné par 17 les connexions qui proviennent d'une traversée 21 intérieure au domaine 13.
35 Les figures 3,4 et 5 donnent divers exemples de modifications qui peuvent être apportées à une partie d'un substrat d'interconnexion 10 analogue à celle représentée sur les figures 1 et 2. Pour cette raison, les éléments analogues ont été désignés par les mêmes chiffres de référence.
40
On a supposé dans ces exemples que les modifications concernent une pastille de circuits intégrés 11 remplissant les fonctions d'une porte logique à trois entrées il—i3 et deux sorties complémentaires s et s, comme représenté sur les figures 3A, 45 4A, 4A' et 5A. Pour faciliter la compréhension, on a différencié les plots 14 dans les figures 3,4 et 5, en désignant par 14a, 14b, 14c les plots relatifs aux trois entrées respectives il, i2, i3 de la porte 11, et par 14d, 14e les plots relatifs à deux autres bornes de la pastille 11, par exemple des bornes d'alimentation en cou-50 rant de fonctionnement ou les deux bornes de sortie de la porte.
On a aussi supposé dans ces exemples que toutes les connexions 22 relatives aux plots 14a-14e sont des connexions à l'extérieur au domaine 13 et qu'elles sont par conséquent, soit des connexions superficielles 15, soit des connexions 16 exté-55 rieures au domaine 13. Par conséquent, les plages de connexion 23a-23e correspondant respectivement aux plots 14a-14e sont, soit des plots 14 d'autres domaines 13 de substrat, soit les surfaces supérieures de traversées 21.
Les figures 3 A et 3B donnent un exemple de modification 60 consistant à isoler la connexion 22b. La connexion isolée est représentée par un trait mixte dans les figures. L'isolement est fait par sectionnement de la connexion par tout procédé, bien connu, mécanique ou chimique (par attaque ou évaporation locale). Les figures 4A et 4B se rapportent à l'adjonction au subs-65 trat d'une connexion additionnelle, nécessairement superficielle, 22a. Les figures 4A' et 4B illustrent l'adjonction d'une connexion additionnelle 24 reliant par exemple la plage d'une traversée extérieure 23c relative au plot 14c à un plot non repré
627 877
4
senté sur la figure 4b d'un autre domaine relatif à une pastille 11', comme représenté sur la figure 4A'.
Enfin, les figures 5A et 5B se rapportent à la combinaison de l'isolement de la connexion 22c et l'adjonction au plot 14c d'une connexion additionnelle 24 devant accorder le plot 14c à un autre élément du substrat, la plage de connexion 23e dans l'exemple illustré.
Les figures 3,4 et 5 illustrent bien la facilité de réparation d'un substrat d'interconnexion quand la réparation porte sur une connexion extérieure à un domaine 13. Néanmoins, elles font aussi bien ressortir la difficulté qu'il y aurait de réparer à l'intérieur du domaine. En effet, pour des raisons de clarté des dessins, les plots 14 et les connexions 22 sont bien espacés. En réalité, ils sont très proches les uns des autres et le nombre des conducteurs extérieurs 12 des pastilles 11 peut être élevé. Dès lors, on comprendra que la réparation à l'intérieur d'un domaine requiert le démontage de la pastille, puis son montage.
Les figures 6 et 7 décrivent un dispositif de réparation 25 conforme à l'invention d'un substrat d'interconnexion 10 tel que décrit dans les figures 1 et 2. A la figure 6, on retrouvera la plaquette de support 18, les trois couches conductrices 19a, 19b, 19c, et les deux couches isolantes 20a et 20b. La pastille 21 repose sur la couche isolante supérieure 20a. Le dispositif de réparation 25 comprend un moyen conducteur de dérivation 26 s'appliquant au moins à chaque plot 14 relié à une connexion intérieure 17 et conformé pour présenter une partie extérieure au domaine 13 sur laquelle il est alors possible d'opérer pour faire la réparation à l'extérieur du domaine. La figure 7 est une vue en perspective du moyen conducteur de dérivation 26, tandis que la figure 6 présente en coupe un exemple de réalisation du dispositif de réparation 25.
Celui-ci comprend une première couche isolante de réparation 27a recouvrant la couche conductrice supérieure 19a du substrat sur au moins une zone chevauchant un plot 14 pourvue d'une connexion intérieure 17. Dans l'exemple illustré, une traversée de réparation 28a est ménagée dans la couche isolante de réparation 27a au niveau du plot 14. Par le dépôt d'une couche conductrice 29a, on forme un conducteur 26a extérieur au domaine 13 et en liaison avec le plot 14. Ensuite, on dépose sur la couche conductrice 29a une seconde couche isolante 27b, dans laquelle on pratique une traversée 28b au niveau de l'extrémité du conducteur 26a qui est extérieure au domaine 13. Sur cette couche conductrice 27b est déposée une seconde couche conductrice de réparation 29b comprenant un conducteur 26b du dispositif de réparation. Le conducteur 26b est parallèle au conducteur 26a et présente deux plages de connexion, à savoir une plage de connexion auxiliaire 30 recouvrant la traversée 28b, et un plot additionnel 14' que l'on substitue au plot 14 pour souder le conducteur 12 de la pastille 21 au substrat 10. De la sorte, il est possible de souder une connexion additionnelle sur la plage 30 ou d'isoler la plage 30 du plot 14', sans avoir à enlever la pastille 21.
Ce mode de réalisation du dispositif de réparation 25 peut 5 comporter plusieurs variantes. Par exemple, la traversée 28a peut être ménagée sur le plot 14 ou à un endroit quelconque de la connexion 17. En outre, le conducteur 26b peut offrir plusieurs plages de connexion auxiliaires 30 pour éviter de souder plusieurs connexions additionnelles sur une même plage. De io surcroît, comme représenté sur la figure 6, les couches isolantes de réparation 27a et 27b peuvent être étendues sur le substrat au delà de la zone concernant le plot 14, par exemple pour former au moins une plage de connexion à partir d'un conducteur se trouvant initialement sur la couche conductrice supé-15 rieure 19a du substrat.
Les figures 8,9 et 10 illustrent un second mode de réalisation d'un dispositif de réparation.25 conforme à l'invention. Les mêmes chiffres de référence désignent les mêmes éléments qui ont été représentés dans les figures précédentes, ceux du dispo-20 sitif 25 étant affectés du signe prime.
Cet exemple de réalisation suppose que les plots 14 sont suffisament espacés pour que l'on puisse faire passer entre eux un conducteur du moyen de dérivation 26'. Une telle réparation ne nécessite plus que le dépôt d'une seule couche isolante de 25 réparation 27'. Dans cette couche est pratiquée une traversée 28' intérieure au domaine 13 et en contact avec la connexion 17, par exemple sur la plage formée par la partie supérieure de la traversée 21 intérieure au domaine 13. Il suffit alors de déposer une couche conductrice de réparation 29' et de la traiter pour 30 former notamment le moyen conducteur de dérivation comprenant: un conducteur 26'a passant entre deux plots voisins et connecté par une extrémité à la traversée 28' ; au moins une plage de connexion auxiliaire 30' reliée à l'extrémité extérieure au domaine 13 du conducteur 26'a; un plot additionnel 14' se 35 substituant au plot 14 pour connecter le conducteur de sortie 12 de la pastille 11 au substrat 10 ; et un conducteur 26'b reliant la plage de connexion 30' au plot additionnel 14'.
Il est clair que la couche isolante 27' peut n'occuper que la zone concernant un seul plot 14 pourvu d'une connexion inté-40 rieure 17. Cependant, comme illustré aux figures 8 et 9, cette couche a été étendue à tout le domaine 13 et les plots 14, de sorte que la pastille 11 repose alors sur la couche isolante de réparation 27'.
Il ressort de la description qui précède que le dispositif de 45 réparation 25,25' conforme à l'invention peut être exécuté soit d'une manière systématique pour permettre toute réparation ultérieure sur tout substrat, en substituant à chaque connexion intérieure 17 un élément conducteur de dérivation, soit en une opération particulière concernant certains plots prédéterminés 50 sur un substrat donné.
C
3 feuilles dessins

Claims (6)

  1. 627 877
    2
    REVENDICATIONS
    1. Substrat d'interconnexion (10) de composants électroniques à circuits intégrés (11), du type comprenant un support isolant (18) sur lequel repose un ensemble de couches conductrices (19a, 19b, 19c) et isolantes (20a, 20b) alternées et superposées; des plots (14) de contact formés sur la couche isolante supérieure (20a) et bordant au moins un domaine (13) destiné à un composant (11) dont les conducteurs de sortie (12) sont à connecter auxdits plots; et des traversées (21) permettant le couplage des plots, par l'intermédiaire de la couche conductrice supérieure, à l'une des couches conductrices intérieures et comprenant au moins une traversée intérieure au domaine (13) relative à au moins un plot donné desdits plots (14), ledit substrat étant caractérisé en ce qu'il comporte un dispositif de réparation (25,25') comprenant un moyen conducteur de dérivation (26, 26') relié audit plot donné (14) et présentant une partie extérieure au domaine connectée à un plot additionnel (14') se substituant audit plot donné pour la connexion audit composant.
  2. 2. Substrat selon la revendication 1, caractérisé en ce que la partie extérieure au domaine du moyen de dérivation précitée comporte au moins une plage de connexion auxiliaire (30,30').
  3. 3. Substrat selon la revendication 1, caractérisé en ce que le moyen de dérivation (26') comprend une couche conductrice de réparation (29') formée sur une couche isolante de réparation (27') reposant sur ladite couche conductrice supérieure (20a) dudit ensemble de couches, la couche conductrice de réparation (29') comprenant un premier conducteur (26'a) relié à la traversée intérieure (21) précitée et ayant une partie extérieure au domaine (13), au moins une plage de connexion auxiliaire (30') reliée à la partie extérieure dudit premier conducteur, ledit plot additionnel (14'), et un second conducteur (26'b) reliant ladite plage de connexion auxiliaire audit plot additionnel.
  4. 4. Substrat selon la revendication 1, caractérisé en ce que le dispositif de réparation (25) comprend une première couche isolante de réparation (27a) formée sur la couche conductrice supérieure (20a) dudit substrat et une seconde couche isolante de réparation (27b) superposé à la première couche isolante de réparation, et le moyen de dérivation précité (26) comprend une première couche conductrice de réparation (29a) formée sur la première couche isolante de réparation (27a) et incluant un premier conducteur (26a) relié audit plot donné (14) et au moins partiellement extérieur audit domaine, et une seconde couche conductrice (29b) formée sur la seconde couche isolante de réparation (27b) et incluant ledit plot additionnel (14'), au moins une plage de connexion auxiliaire (30) extérieure au domaine, et un second conducteur (26b) reliant ladite plage audit plot additionnel, la seconde couche conductrice de réparation (29b) étant en liaison avec la première couche conductrice de réparation (29a) par l'intermédiaire d'au moins une traversée (28b).
  5. 5. Substrat selon la revendication 3 ou 4, caractérisé en ce que les couches isolantes et conductrices, dudit dispositif de réparation s'étendent sur une zone relative seulement à la traversée intérieure précitée.
  6. 6. Substrat selon la revendication 3 ou 4, caractérisé en ce que les couches conductrices et isolantes du dispositif de réparation s'étendent au moins partiellement sur ledit substrat.
CH1028178A 1977-10-03 1978-10-03 Substrat d'interconnexion de composants electroniques a circuits integres. CH627877A5 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7729687A FR2404990A1 (fr) 1977-10-03 1977-10-03 Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation

Publications (1)

Publication Number Publication Date
CH627877A5 true CH627877A5 (fr) 1982-01-29

Family

ID=9196039

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1028178A CH627877A5 (fr) 1977-10-03 1978-10-03 Substrat d'interconnexion de composants electroniques a circuits integres.

Country Status (11)

Country Link
US (1) US4371744A (fr)
JP (1) JPS5461669A (fr)
BE (1) BE870879A (fr)
CA (1) CA1115853A (fr)
CH (1) CH627877A5 (fr)
DE (1) DE2843144A1 (fr)
FR (1) FR2404990A1 (fr)
GB (1) GB2009516B (fr)
IT (1) IT1159117B (fr)
NL (1) NL7809276A (fr)
SE (1) SE441880B (fr)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2496341A1 (fr) * 1980-12-12 1982-06-18 Thomson Csf Composant d'interconnexion topologique
US4489364A (en) * 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
FR2531302A1 (fr) * 1982-07-30 1984-02-03 Xerox Corp Procedes de formation d'un circuit electrique a haute densite et d'elements d'interconnexion pour le circuit
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
JPS5946740A (ja) * 1982-09-09 1984-03-16 Ricoh Co Ltd 光書込デバイス
JPS59193596A (ja) * 1983-04-18 1984-11-02 Kyodo Printing Co Ltd Ｉｃカ−ド用ｉｃモジユ−ル
JPS6022396A (ja) * 1983-07-19 1985-02-04 日本電気株式会社 回路基板
AU3747585A (en) * 1983-12-15 1985-06-26 Laserpath Corp. Electrical circuitry
US4546413A (en) * 1984-06-29 1985-10-08 International Business Machines Corporation Engineering change facility on both major surfaces of chip module
US4584625A (en) * 1984-09-11 1986-04-22 Kellogg Nelson R Capacitive tactile sensor
JPS61131497A (ja) * 1984-11-29 1986-06-19 富士通株式会社 多層プリント基板
JPS61131498A (ja) * 1984-11-29 1986-06-19 富士通株式会社 終端回路配線構造
FR2575331B1 (fr) * 1984-12-21 1987-06-05 Labo Electronique Physique Boitier pour composant electronique
US4789760A (en) * 1985-04-30 1988-12-06 Advanced Micro Devices, Inc. Via in a planarized dielectric and process for producing same
US4659931A (en) * 1985-05-08 1987-04-21 Grumman Aerospace Corporation High density multi-layered integrated circuit package
JPS61296800A (ja) * 1985-06-25 1986-12-27 日本電気株式会社 設計変更用電極
JPS6253000A (ja) * 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
EP0219627B1 (fr) * 1985-09-24 1991-06-05 Oerlikon-Contraves AG Panneau de circuit imprimé à multicouches
US4667404A (en) * 1985-09-30 1987-05-26 Microelectronics Center Of North Carolina Method of interconnecting wiring planes
US4764644A (en) * 1985-09-30 1988-08-16 Microelectronics Center Of North Carolina Microelectronics apparatus
US4652974A (en) * 1985-10-28 1987-03-24 International Business Machines Corporation Method and structure for effecting engineering changes in a multiple device module package
JPS62136098A (ja) * 1985-12-09 1987-06-19 富士通株式会社 高密度配線基板
EP0247575B1 (fr) * 1986-05-30 1993-07-21 Furukawa Denki Kogyo Kabushiki Kaisha Plaquette à circuits imprimés multicouches et sa méthode de production
US5229548A (en) * 1986-10-27 1993-07-20 Black & Decker Inc. Circuit board having a stamped substrate
US4829404A (en) * 1987-04-27 1989-05-09 Flexmark, Inc. Method of producing a flexible circuit and master grid therefor
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US5254811A (en) * 1988-09-30 1993-10-19 Raychem Limited Hybrid microchip bonding article
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
JPH02265243A (ja) * 1989-04-05 1990-10-30 Nec Corp 多層配線およびその形成方法
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
MY105486A (en) * 1989-12-15 1994-10-31 Tdk Corp A multilayer hybrid circuit.
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5132648A (en) * 1990-06-08 1992-07-21 Rockwell International Corporation Large array MMIC feedthrough
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
US5306872A (en) * 1991-03-06 1994-04-26 International Business Machines Corporation Structures for electrically conductive decals filled with organic insulator material
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5128749A (en) * 1991-04-08 1992-07-07 Grumman Aerospace Corporation Fused high density multi-layer integrated circuit module
JP3197022B2 (ja) * 1991-05-13 2001-08-13 ティーディーケイ株式会社 ノイズサプレッサ用積層セラミック部品
US5209798A (en) * 1991-11-22 1993-05-11 Grunman Aerospace Corporation Method of forming a precisely spaced stack of substrate layers
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
US5308926A (en) * 1992-12-08 1994-05-03 Premisys Communications, Inc. Compact isolating backplane for routing electronic signals
US5419038A (en) * 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
US5834705A (en) * 1994-03-04 1998-11-10 Silicon Graphics, Inc. Arrangement for modifying eletrical printed circuit boards
US5995325A (en) * 1994-04-20 1999-11-30 Seagate Technology, Inc. Transducer signal wire termination
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5856235A (en) * 1995-04-12 1999-01-05 Northrop Grumman Corporation Process of vacuum annealing a thin film metallization on high purity alumina
US5809641A (en) * 1996-04-25 1998-09-22 International Business Machines Corporation Method for printed circuit board repair
US5909011A (en) * 1996-08-01 1999-06-01 International Business Machines Corporation Method and apparatus for modifying circuit having ball grid array interconnections
US6329594B1 (en) 1998-01-16 2001-12-11 Bae Systems Information And Electronic Systems Integration, Inc. Integrated circuit package
EP2086299A1 (fr) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Carte de circuit imprimé multicouches et procédé de fabrication d'une carte de circuit imprimé multicouches
JP3865115B2 (ja) * 1999-09-13 2007-01-10 Ｈｏｙａ株式会社 多層配線基板及びその製造方法、並びに該多層配線基板を有するウエハ一括コンタクトボード
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541223A (en) * 1966-09-23 1970-11-17 Texas Instruments Inc Interconnections between layers of a multilayer printed circuit board
US3691290A (en) * 1970-12-14 1972-09-12 Ibm Deletable conductor line structure
GB1356632A (en) * 1971-07-09 1974-06-12 Plessey Co Ltd Multiplayer printed-circuit boards
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US3803483A (en) * 1972-05-05 1974-04-09 Ibm Semiconductor structure for testing of metallization networks on insulative substrates supporting semiconductor chips
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
FR2241946B1 (fr) * 1973-08-24 1976-11-19 Honeywell Bull Soc Ind
FR2365209A1 (fr) * 1976-09-20 1978-04-14 Cii Honeywell Bull Procede pour le montage de micro-plaquettes de circuits integres sur un substrat et installation pour sa mise en oeuvre
FR2379909A1 (fr) * 1977-02-04 1978-09-01 Cii Honeywell Bull Procede et appareil de montage de dispositifs sur un substrat

Also Published As

Publication number Publication date
FR2404990A1 (fr) 1979-04-27
SE441880B (sv) 1985-11-11
US4371744A (en) 1983-02-01
GB2009516B (en) 1982-03-24
IT1159117B (it) 1987-02-25
DE2843144C2 (fr) 1989-07-13
BE870879A (fr) 1979-01-15
SE7810314L (sv) 1979-04-04
NL7809276A (nl) 1979-04-05
FR2404990B1 (fr) 1980-02-15
JPS5461669A (en) 1979-05-18
IT7828018A0 (it) 1978-09-25
GB2009516A (en) 1979-06-13
DE2843144A1 (de) 1979-04-12
CA1115853A (fr) 1982-01-05

Similar Documents

Publication Publication Date Title
CH627877A5 (fr) Substrat d'interconnexion de composants electroniques a circuits integres.
FR2645346A1 (fr) Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication
FR2521350A1 (fr) Boitier porteur de puce semi-conductrice
FR2590105A1 (fr) Ensemble a paillette comprenant un substrat de cablage multicouche
JP2006100435A (ja) 半導体装置およびその製造方法
FR2769389A1 (fr) Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d'une telle carte
EP0647357A1 (fr) Procede d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procede et application a l'interconnexion de pastilles en trois dimensions
FR2691837A1 (fr) Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication.
FR2910707A1 (fr) Capteur d'image a haute densite d'integration
FR2860920A1 (fr) Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions
FR2688630A1 (fr) Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
KR900002084B1 (ko) 반도체장치
FR2645681A1 (fr) Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
GB2364170A (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
EP0323295B1 (fr) Procédé pour fixer sur un support un composant électronique et ses contacts
EP0774780A1 (fr) Procédé de fabrication d'un dispositif de micro-électronique comportant sur un substrat une pluralité d'éléments interconnectés
WO2008074691A1 (fr) Structure de plots de connexion pour capteur d'image sur substrat aminci
EP0368741A1 (fr) Support de circuit intégré et son procédé de fabrication, circuit intégré adapté au support et boîtiers en résultant
FR2517125A1 (fr) Composant semi-conducteur superpose
FR2790905A1 (fr) Composant electrique de puissance a montage par brasage sur un support et procede de montage correspondant
DE102020135087A1 (de) Halbleitergehäuse
US5610100A (en) Method for concurrently forming holes for interconnection between different conductive layers and a substrate element or circuit element close to the substrate surface
US20070057376A1 (en) Semiconductor device and method for fabricating the same
US5739047A (en) Method of fabricating a voidless IC electrical plug

Legal Events

Date Code Title Description
PL Patent ceased