SE441880B - Substrat for hopkoppling av komponenter - Google Patents

Substrat for hopkoppling av komponenter

Info

Publication number
SE441880B
SE441880B SE7810314A SE7810314A SE441880B SE 441880 B SE441880 B SE 441880B SE 7810314 A SE7810314 A SE 7810314A SE 7810314 A SE7810314 A SE 7810314A SE 441880 B SE441880 B SE 441880B
Authority
SE
Sweden
Prior art keywords
connection
substrate
area
contact
insulating layer
Prior art date
Application number
SE7810314A
Other languages
English (en)
Other versions
SE7810314L (sv
Inventor
B Badet
K Kurzweil
Original Assignee
Cii Honeywell Bull
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cii Honeywell Bull filed Critical Cii Honeywell Bull
Publication of SE7810314L publication Critical patent/SE7810314L/sv
Publication of SE441880B publication Critical patent/SE441880B/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

š10314-Û 2 10 15 20 25 30 35 H0 ledande skikt. Flerlagersubstratets övre ledande skikt är försett med anslutningsytor avgränsande åtminstone ett substratområde av- sett för upptagande av en elektronisk komponent, såson en IC-bricka.
Ett exempel på montering av IC-brickor på förbindningssubstrat åter- finnes i den franska patentansökningen 77-03271.
Emedan de i det yttre isolerande skiktet (som är substratets övre isolerande skikt) anbringade genomföringselementen, vilka är inrättade att åstadkomma förbindelser med ett områdes anslutnings- ytor, är placerade mittför substratets inre ledande skikt och med beaktande av den extrema ledartäthet som med hänsyn till miniatyri- seringen eftersträvas på substratet, är det uppenbart att place- ringen av varje dylikt element begränsas till en snäv zon. Detta resulterar i att genomföringselementen bara kan vara belägna utan- för eller inuti ett brickupptagningsområde, dvs. ej vid områdets kant.
Korrigering av substrat av detta slag utföres ofta i forsk- ningslaboratoríer. I dessa laboratorier arbetar forskarna med re- dan framtagna och eventuellt installerade substrat för att modifi- era de på substratet befintliga kretsförbindningarna. Dylika modi- fieringar förekommer i ett flertal fall, främst då det är nödvän- digt att genomföra någon av följande operationer: isolering av en med en komponent förbunden anslutningsyta, förbindning av en an- slutningsyta med ett substratelement, isolering av en förbindelse från en anslutningsyta för att möjliggöra denna förbindelse eller ytas anslutning till ett annat substratelement, eller upprättandet av en ny förbindelse för att sammanbinda separata substratelement, såsom två anslutningsytor inom samma eller två olika brickupptag- ningsomrâden. Sammanfattningsvis kräver genomförandet av dessa kor- rigeringar att en förbindelse isoleras och/eller att en extra för- bindelse används på det givna substratet. Isoleringen utföres med ett instrument som skär av förbindelsen, under det att den komplet- terande förbindelsen erfordrar bildandet av en ytterligare ledares på substratet och lödning av denna ledars ytterändar vid de sub- stratelement som skall förbindas med varandra. Användning av iso- leringsinstrumentet, liksom av instrument för styrning eller in- riktning av den extra ledaren och för lödning av ledarens ytter- ändar, är endast möjlig om korrigeringszonen är lättåtkomlig. Det- ta är fallet då den aktuella anslutningsytan är förbunden med ett genomföringselement beläget utanför brickupptagningsområdet. Om däremot genomföringselementet ligger inom området, kräver ingreppet 10 15 20 25 BO 35 3 7810514-0 att komponenten borttages och, då det gäller en ytterligare förbindelse, att denna förbindelse införes under och mellan kompcnentens anslutningsledare för att fästa förbindelsen utan- för området. Detta ingrepp är förenat med ett flertal olägenheter.
För det första är avlägsnandet av komponenten och dennas âterplacering efter korrigeringen känsliga operationer, vilket vi- sar sig som en avsevärd höjning av tidsåtgången eller t.o.m. med- för att komponenten går förlorad, något som märkbart belastar kostnaden för ingreppet. Vidare är det vid ingreppets genomföran- de erforderligt att åter anlita en apparat för montering av inte- grerade kretsanordningar vid ett substrat (exempelvis en apparat av det slag som beskrives i den franska patentansökningen 76-28170) för att anbringa komponenten under samtidigt beaktande av den extra förbindelse som skall passera under och mellan komponentens anslutningsledare. Sist, men inte minst eftersom detta berör an- vändaren, kan korrigeringens kvalitet ej garanteras till följd av alla kortslutningsrisker dels mellan den vid den extra förbindel- sens ändar befintliga lödningen och komponentens anslutningsledare, dels mellan den extra förbindelsen som sådan och nyssnämnda anslut- ningsledare. Ändamålet med uppfinningen är att eliminera de med de kända korrigeringsanordningarna förknippade, ovan beskrivna nackdelarna.
Detta ändamål uppnås därigenom att ett mellanförbindnings- substrat enligt det bifogade patentkravets l ingress uppvisar de i detta patentkrav angivna kännetecknen.
Enligt uppfinningen kännetecknas ett substrat av det inled- ningsvís nämnda slaget främst av att korrigeringsanordningen inne- fattar extra korrigeringsskikt, vilka täcker kontaktelementen för ett område, i vilkeflešåntaktelement är knutet till ett inre genom- föringselement, och som innehåller minst ett isolerande skikt och ett yttre,ledande skikt som är sammansatt av dels extra kontaktele- ment med motsvarande placering över nämnda kontaktelement för områ- det, dels hjälpanslutningsytorna utanför det motsvarande området och dels ledare, som förbinder de extra kontaktelementen med resp. hjälpanslutningsytor, vilka ytor är förbundna med motsvarande kon- taktelement genom inre förbindelser med korrigeringsanordningen. 7810314-0 u 10 15 20 25 BO 35 HO Med andra ord innebär en i enlighet med uppfinningen utförd korrigeringsanordning att - oberoende av substratets ursprungliga konfiguration - en inom ett brickupptagningsområde liggande för- bindelse mellan en anslutningsyta och ett genomföringselement ut- bytes mot en förbindelse som uppvisar ett utanför området liggan- de parti, vilket-gör det möjligt att utföra korrigeringen utan att komponenten behöver avlägsnas. I praktiken utgöres korrigeringsan- ordningen av ledande och isolerande skikt avsatta åtminstone lokalt på substratet. _ Uppfinningens särdrag och fördelar framgår tydligare av ne- danstående beskrivning av några i ritningen visade utföringsformer.
Fig. 1 är en uppifrån sedd vy av en del av ett konventionellt mel- lanförbindningssubstrat med en IC-bricka men saknande en enligt uppfinningen utförd korrigeringsanordning. Fig. 2 utgör ett tvär- snitt längs linjen II-II i fig. 1. Fíg. BA och 38 representerar i symbolisk respektive schematisk form ett exempel på en korrigering bestående i isolering av en substratanslutning. Fig. UA, UA' och fig. ÄB visar i schematisk respektive symbolisk form ett exempel på en korrigering bestående i upprättandet av en ytterligare för- bindelse vid substratet. Pig. SA och 5B illustrerar i symbolisk respektive schematisk form ett exempel på en korrigering som be- står i isolering av en befintlig förbindelse och anslutning av en av de isolerade delarna till ett annat substratelement via en yt- terligare förbindelse. Pig. 6 visar i tvärsnitt en del av ett mel- lanförbindningssubstrat försett med en korrigeringsanordning enligt föreliggande uppfinning. Pig. 7 är en schematisk perspektivvy av en mellanliggande avledningsförbindelse som utgör del av den i fig. 6 visade anordningen. Pig. 8 är en uppifrån sedd vy av en annan ut- föringsform av en enligt uppfinningen utförd korrigeringsanordning vid en del av ett mellanförbindningssubstrat. Fig. 9 är ett tvär- snitt längs linjen IX-IX i fig. 8. Fig. 10 illustrerar schematiskt i perspektiv den mellanliggande avledningsförbindelsen vid den i fig. 8 och 9 visade anordningen.
Fig. l är en uppifrån sedd vy av ett mellanförbindningssub- strat 10, som uppbär en komponent ll såsom exempelvis en IC-bricka.
Denna bricka är försedd med ett antal benledare 12 och upptar på substratet lO ett område 13, som begränsas av anslutningsytor lä inrättade att uppbära de fria ändarna av brickans ll benledare 12.
I beroende av brickansll användning är ytorna lä förbundna med varandra eller med andra områdens 13 anslutningsytor, antingen via |.. .l UI 5 7810314-o förbindelser anordnade helt på substratets ytteryta, såsom för- bindelsen l5, eller via förbindelser 16, 17 innefattande skikt- u formiga ledare inuti substratet på det 1 fig. 2 visade sättet.
Fig. 2 utgör ett snitt längs linjen II-II i fig. 1. Det framgår av fig. 2, att substratet 10 består av en bärplatta 18 av isole- rande material, pâ vilken omväxlande ledande och isolerande skikt l9a, 19b, 19c respektive 20a, 20b är anordnade ovanpå varandra, varvid varje ledande skikt består av ett ledarnät. Ett skikts le- dare står i förbindelse med respektive ledare hos ett annat skikt genom förmedling ¿v genomföringselement 21 anordnade i de iso- lerande skikt 20 som âtskiljer de ledande skikten 19. Varje i fig. 1 och 2 visad förbindelse 16 består av en till det övre ledande skiktet l9a hörande och utanför området 13 liggande ledare samt av åtminstone ett genomföringselement 21 och en till ett inre le- dande skikt 19 hörande ledare. I motsats härtill betecknar 17 de ledare som hänför sig till ett inom området 13 liggande genomfö- ringselement 21.
Fig. 3, H och 5 återger olika exempel på modifieringar som kan vidtagas vid en del av ett mellanförbindningssubstrat 10, som är analogt med det i fig. 1 och 2 visade substratet. Av sistnämnda skäl har motsvarande organ tilldelats samma hänvisningsbeteckningar.
I dessa exempel har antagits att modifieringarna avser en med integrerade kretsar försedd bricka 11, som fullgör funktionerna för en logikgrind med tre ingångar il-i3 och två sinsemellan komplementära utgångar s och E, vilket åskådliggöres i fig. SA, UA, ÅA' och 5A. För att underlätta förståelsen särskiljes anslutninga- ytorna lä i fig. 3, U och 5 därigenom att man med lfla, lüb, lflc betecknar de anslutningsytor som hänför sig till grindens ll tre respektive ingångar il, i2, i3, och med lüd, lüe de ytor som hän- för sig till andra brickanslutningar, exempelvis matningsspännings- anslutningar eller grindens utgångar.
Dessutom har i dessa exempel antagits, att alla till anslut- ningsytorna lüa-lüe hörande förbindelserna 22 ligger utanför om- rådet 13 och att de således antingen utgöres av ytförbindelser 15 eller förbindelser 15 utanför området 13. Följaktligen utgör de mot ytorna lüa'lUe svarande anslutningsytorna 23a-23e antingen ytor lä hos andra områden 15 hos substratet eller ovanytorna hos genomföringselement 21.
Pig. BA och 35 utgör ett exempel på en modifiering som b i att förbindelsen 22b isoleras. Denna isolerade förbindelse å ges med en bruten linje i figurerna. Isoleringen sker genom att (D I Ja SSI' (f EP' ÛUÅLIçY 7810314-o 6 15 20 25 302 35 HO förbindelsen delas medelst ett känt mekaniskt eller kemiskt (angrepp eller lokal förångning) förfarande. Fig. HA och UB avser tillfogande till substratet av en ytterligare anslutning 22a, som med nödvändighet måste vara ytbelägen. Fig. RA' och HB illustrerar tillfogandet av en ytterligare förbindelse 2ü, som exempelvis för- binder ett yttre, till ytan lüc hörande genomföringselement 2}c med en i fig. HB icke återgiven anslutningsyta hörande till ett annat område tillordnat en bricka ll', såsom visas i fig. üA'.
Fig. 5A och SB avser slutligen en kombination av isolering av förbindelsen 22c och tillfogandet av en ytterligare förbindelse Zh till anslutningsytan lüc. Denna ytterligare förbindelse 2H har till uppgift att ansluta ytan lüc till ett annat element på sub- stratet, i det visade exemplet anslutningsytan 23e.
Fig. 3, U och 5 illustrerar visserligen möjligheten till korrigeringar av ett mellanförbindningssubstrat när korrigeringarna hänför sig till en förbindelse utanför ett område 13. Likväl fram- häver de även tydligt de svårigheter som föreligger med avseende på korrigeringar i områdets inre. För att förtydliga figurerna visas nämligen såväl ytorna lü som förbindelserna 22 inbördes väl separe- rade. I själva verket är separationen avsevärt mindre, och antalet benledare l2 hos brickan ll kan vara större. Härav inser man genast att korrigeringar inom ett område 13 kräver att brickan avlägsnas och därefter åter sätts på plats.
Fig. 6 och 7 återger en enligt uppfinningen utförd korrige- ringsanordning för ett mellanförbindningssubstrat 10 av det slag som visas i fig. 1 och 2. I fig. 6 återfinnas bärplattan 15, de tre ledande skikten l9a, l9b, l9c och de båda isolerande skikten 20a, 20b. Brickan 21 uppbäres av det övre isolerande skiktet 20a.
I knrrigeringsanordningen 25 ingår en mellanliggande avlednings- förbindelse 26 vid åtminstone varje yta lä som står i kontakt med en inre förbindelse 17. Avledningsförbindelsen 26 är utförd så att den uppvisar ett utanför området 13 liggande parti, på vilket be- handlingar således kan företagas så att korrigeringar utföres utanför området 13. Fig. 7 utgör en perspektivvy av avledníngsför- bindelsen 26, under det att fig. 6 i snitt visar ett utförings- exempel på korrigeringsanordningen 25.
Korrigeringsanordningen 25 innefattar ett första isolerande skikt 27a, som täcker substratets övre ledande skikt l9a åtminstone vid en zon belägen på ömse sidor om en yta lä av det slag som är ansluten till en inre förbindelse 17. Vid det visade exemplet är 15 20 25 30 35 HO 7 7810314-0 ett genomföringselement 28a anbringat i det isolerande skiktet 27a míttför ytan lä. Genom avsättning av ett ledande skikt 29a bildas en ledare 26a som ligger utanför området 13 och som står i förbindelse med ytan lä. På det ledande skiktet 29a anbringas därefter ett andra isolerande skikt 27b, i vilket man anbringar ett genomföringselement 2Sb mittför ytteränden av den utanför om- rådet 13 liggande ledaren 26a. På detta isolerande skikt 2": av- sättes ett andra ledande korrigeringsskikt 29b innefattande en till korrigeringsanordningen hörande ledare 26b. Ledaren Ešb för- löper parallellt med ledaren 26a och är försedd med två anslut- ningsytor, nämligen en hjälpförbindelseyta 30 som täcker elementet 28b, och en extra anslutningsyta lÄ', som används i stället för ytan lä för lödning av brickans 21 benledare 12 vid substratet 10.
På detta sätt är det möjligt att löda en extra förbindelse på ytan 30 eller att isolera denna yta 30 från ytan lü' utan att brickan 21 måste avlägsnas.
Detta sä.t att realisera korrigeringsanordningen 25 kan innefatta flera olika varianter. Exempelvis kan genomföringselementet 28a anbringas på anslutningsytan lä eller vid någon godtycklig plats utefter förbindelsen 17. Dessutom kan ledaren 26b uppvisa flera hjälpförbindelseytor 30 för att man skall undgå nödvändigheten av att löda flera extra förbindelser vid en och samma yta. Såsom fram- går av fig. 6, kan dessutom de isolerande skikten 27a och 27b sträcka sig över substratet på andra sidan om den till anslutníngs- ytan lfl hörande zonen, exempelvis för bildandet av åtminstone en anslutningsyta för en ledare som ursprungligen befinner sig på sub- stratets övre ledande skikt l9a.
Fig. 8, 9 och IO illustrerar ett andra sätt att realisera en enligt uppfinningen utförd korrigeringsanordning 25. För motsva- rande detaljer används samma hänvisningsbeteckningar som i föregå- ende figurer, varvid dock de till korrigeringsanordningen hörande detaljerna försetts med primtecken.
Vid detta utföringsexempel antages att anslutningsytcrna lä ligger så långt från varandra, att en till en avledningsförtindel- se 26' hörande ledare skall kunna passera däremellan. Härvid krävs inte avsättning av mer än ett enda till korrigeringsanordningen hörande isolerande skikt 27'. I detta skikt anbringas ett genom- föringselement 28' inom området 15 och i kontakt med förbindelsen 17, exempelvis på den övre kontaktytan hos det inom område lig- »lir gande genomföringselementet 21. Härvid är det således til fyll 8523 7810514-0 8 in att avsätta ett ledande korrigeringsskikt 29' och att behandla detta för bildandet av en mellanliggande avledningsförbindelse innefattande följande delar: en ledare 26'a som sträcker sig emellan tvâ angränsande anslutningsytor lä och som vid sin ena ytterände är förbunden med genomföringselementet 28'; åtminstone en hjälpanslutningsyta 30', som är förbunden med ledarens 26'a utanför omrâdet 13 liggande ytteränden; en extra anslutningsyta lU', som ersätter ytan lä för förbindning av brickans ll ben- ledare 12 med substratet 10; och en ledare 26'b, som förbinder ytan 30' med ytan lü'.
Set är uppenbart att det isolerande skiktet 27' endast be- höver upptaga zonen hörande till en enda, med en inre förbindelse 17 försedd anslutningsyta lä. Såsom framgår av fig. 8 och 9 sträcker sig dock i detta fall nyssnämnda skikt över hela området 13 teh över anslutningsytorna lä, varvid således brickan ll vilar på detta skikt 27'.
Det framgår av ovanstående beskrivning, att den enligt upp- finningen utförda korrigeringsanordningen 25, 25' kan anbringas antingen systematiskt för att möjliggöra alla slag av senare kor? rigeringar vid alla substrat därigenom att varje inre förbindelse 17 utbytes mot en enligt uppfinningen utförd avledníngsförbindelse, eller i form av en speciell operation avseende vissa förutbestämda anslutningsytor på ett givet substrat.

Claims (4)

9 7810314-0 Patentkrav
1. Substrat (10) för hopkoppling av komponenter (11), för- sedda med utgàngsledare (12) i förbindning med kontaktelement (14), som avgränsar respektive områden (13) på substratet (10), vilket substrat innefattar en korrigeringsanordning (26) för att till minst ett av kontaktelementen (14) knyta en utan- för det motsvarande området belägen hjälpanslutningsyta (30), k ä n n e t e c k n a t av att korrigeringsanordningen (26) innefattar extra korrígeringsskikt, vilka täcker kontakt- elementen (14) för ett område (13), i vilket ett kontaktele- ment (14) är knutet till ett inre genomföringselement (21), och som innehåller minst ett isolerande skikt (Z7,27') och ett yttre, ledande skikt (29,29') som är sammansatt av dels extra kontaktelement (14') med motsvarande placering över nämnda kontaktelement (14) för området (13), dels hjälpanslutnings- ytorna (30) utanför det motsvarande området och dels ledare (26b,26'a), som förbinder de extra kontaktelementen (14') med respektive hjälpanslutningsytor (30), vilka ytor är förbundna med motsvarande kontaktelement (14) genom inre förbindelser (26a,28a;28b,28') med korrigeringsanordningen.
2. Substrat enligt krav 1, k ä n n e t e c k n a t av att varje inre förbindelse innefattar ett i det isolerande skiktet (27') utformat genomföringselement (28').
3. Substrat enligt krav 1, k ä n n e t e c k n a t av att den inre förbindelsen är sammansatt av dels ett genomförings- element (28a) vilket mittför kontaktelementet (14) är utformat i ett första isolerande skikt (27a), som täcker detta kontakt- element, dels en första ledare (26a) som är utformad i ett inre, isolerande skikt (29a), och dels ett genomföringselement (28b) som under hjälpanslutníngsytan (30) är utformat i ett andra isolerande skikt (27b).
4. Substrat enligt något av kraven 1-3, k ä n n e t e c k- n a t av att korrigeringsskikten sträcker sig väsentligen utmed hela substratet.
SE7810314A 1977-10-03 1978-10-02 Substrat for hopkoppling av komponenter SE441880B (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7729687A FR2404990A1 (fr) 1977-10-03 1977-10-03 Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation

Publications (2)

Publication Number Publication Date
SE7810314L SE7810314L (sv) 1979-04-04
SE441880B true SE441880B (sv) 1985-11-11

Family

ID=9196039

Family Applications (1)

Application Number Title Priority Date Filing Date
SE7810314A SE441880B (sv) 1977-10-03 1978-10-02 Substrat for hopkoppling av komponenter

Country Status (11)

Country Link
US (1) US4371744A (sv)
JP (1) JPS5461669A (sv)
BE (1) BE870879A (sv)
CA (1) CA1115853A (sv)
CH (1) CH627877A5 (sv)
DE (1) DE2843144A1 (sv)
FR (1) FR2404990A1 (sv)
GB (1) GB2009516B (sv)
IT (1) IT1159117B (sv)
NL (1) NL7809276A (sv)
SE (1) SE441880B (sv)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2496341A1 (fr) * 1980-12-12 1982-06-18 Thomson Csf Composant d'interconnexion topologique
US4489364A (en) * 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
FR2531302A1 (fr) * 1982-07-30 1984-02-03 Xerox Corp Procedes de formation d'un circuit electrique a haute densite et d'elements d'interconnexion pour le circuit
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
JPS5946740A (ja) * 1982-09-09 1984-03-16 Ricoh Co Ltd 光書込デバイス
JPS59193596A (ja) * 1983-04-18 1984-11-02 Kyodo Printing Co Ltd Ｉｃカ−ド用ｉｃモジユ−ル
JPS6022396A (ja) * 1983-07-19 1985-02-04 日本電気株式会社 回路基板
EP0166762A4 (en) * 1983-12-15 1986-05-16 Laserpath Corp Electrical circuitry.
US4546413A (en) * 1984-06-29 1985-10-08 International Business Machines Corporation Engineering change facility on both major surfaces of chip module
US4584625A (en) * 1984-09-11 1986-04-22 Kellogg Nelson R Capacitive tactile sensor
JPS61131497A (ja) * 1984-11-29 1986-06-19 富士通株式会社 多層プリント基板
JPS61131498A (ja) * 1984-11-29 1986-06-19 富士通株式会社 終端回路配線構造
FR2575331B1 (fr) * 1984-12-21 1987-06-05 Labo Electronique Physique Boitier pour composant electronique
US4789760A (en) * 1985-04-30 1988-12-06 Advanced Micro Devices, Inc. Via in a planarized dielectric and process for producing same
US4659931A (en) * 1985-05-08 1987-04-21 Grumman Aerospace Corporation High density multi-layered integrated circuit package
JPS61296800A (ja) * 1985-06-25 1986-12-27 日本電気株式会社 設計変更用電極
JPS6253000A (ja) * 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
DE3679627D1 (de) * 1985-09-24 1991-07-11 Contraves Ag Mehrschichtige gedruckte schaltungsplatte.
US4764644A (en) * 1985-09-30 1988-08-16 Microelectronics Center Of North Carolina Microelectronics apparatus
US4667404A (en) * 1985-09-30 1987-05-26 Microelectronics Center Of North Carolina Method of interconnecting wiring planes
US4652974A (en) * 1985-10-28 1987-03-24 International Business Machines Corporation Method and structure for effecting engineering changes in a multiple device module package
JPS62136098A (ja) * 1985-12-09 1987-06-19 富士通株式会社 高密度配線基板
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
US5229548A (en) * 1986-10-27 1993-07-20 Black & Decker Inc. Circuit board having a stamped substrate
US4829404A (en) * 1987-04-27 1989-05-09 Flexmark, Inc. Method of producing a flexible circuit and master grid therefor
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
KR900702568A (ko) * 1988-09-30 1990-12-07 원본미기재 하이브리드 마이크로칩 접착제품
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
JPH02265243A (ja) * 1989-04-05 1990-10-30 Nec Corp 多層配線およびその形成方法
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
MY105486A (en) * 1989-12-15 1994-10-31 Tdk Corp A multilayer hybrid circuit.
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5132648A (en) * 1990-06-08 1992-07-21 Rockwell International Corporation Large array MMIC feedthrough
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
US5306872A (en) * 1991-03-06 1994-04-26 International Business Machines Corporation Structures for electrically conductive decals filled with organic insulator material
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5128749A (en) * 1991-04-08 1992-07-07 Grumman Aerospace Corporation Fused high density multi-layer integrated circuit module
JP3197022B2 (ja) * 1991-05-13 2001-08-13 ティーディーケイ株式会社 ノイズサプレッサ用積層セラミック部品
US5209798A (en) * 1991-11-22 1993-05-11 Grunman Aerospace Corporation Method of forming a precisely spaced stack of substrate layers
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
US5308926A (en) * 1992-12-08 1994-05-03 Premisys Communications, Inc. Compact isolating backplane for routing electronic signals
US5419038A (en) * 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
US5834705A (en) * 1994-03-04 1998-11-10 Silicon Graphics, Inc. Arrangement for modifying eletrical printed circuit boards
US5995325A (en) * 1994-04-20 1999-11-30 Seagate Technology, Inc. Transducer signal wire termination
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5856235A (en) * 1995-04-12 1999-01-05 Northrop Grumman Corporation Process of vacuum annealing a thin film metallization on high purity alumina
US5809641A (en) * 1996-04-25 1998-09-22 International Business Machines Corporation Method for printed circuit board repair
US5909011A (en) * 1996-08-01 1999-06-01 International Business Machines Corporation Method and apparatus for modifying circuit having ball grid array interconnections
US6329594B1 (en) 1998-01-16 2001-12-11 Bae Systems Information And Electronic Systems Integration, Inc. Integrated circuit package
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
JP3865115B2 (ja) * 1999-09-13 2007-01-10 Ｈｏｙａ株式会社 多層配線基板及びその製造方法、並びに該多層配線基板を有するウエハ一括コンタクトボード
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
JP2005506690A (ja) * 2001-10-09 2005-03-03 テッセラ，インコーポレイテッド 積層パッケージ
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
DE102019215471B4 (de) * 2019-10-09 2022-05-25 Vitesco Technologies GmbH Elektronisches Bauteil mit einer Kontaktieranordnung und Verfahren zur Herstellung eines elektronischen Bauteils

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541223A (en) * 1966-09-23 1970-11-17 Texas Instruments Inc Interconnections between layers of a multilayer printed circuit board
US3691290A (en) * 1970-12-14 1972-09-12 Ibm Deletable conductor line structure
GB1356632A (en) * 1971-07-09 1974-06-12 Plessey Co Ltd Multiplayer printed-circuit boards
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US3803483A (en) * 1972-05-05 1974-04-09 Ibm Semiconductor structure for testing of metallization networks on insulative substrates supporting semiconductor chips
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
FR2241946B1 (sv) * 1973-08-24 1976-11-19 Honeywell Bull Soc Ind
FR2365209A1 (fr) * 1976-09-20 1978-04-14 Cii Honeywell Bull Procede pour le montage de micro-plaquettes de circuits integres sur un substrat et installation pour sa mise en oeuvre
FR2379909A1 (fr) * 1977-02-04 1978-09-01 Cii Honeywell Bull Procede et appareil de montage de dispositifs sur un substrat

Also Published As

Publication number Publication date
DE2843144A1 (de) 1979-04-12
FR2404990A1 (fr) 1979-04-27
GB2009516A (en) 1979-06-13
CH627877A5 (fr) 1982-01-29
SE7810314L (sv) 1979-04-04
FR2404990B1 (sv) 1980-02-15
GB2009516B (en) 1982-03-24
NL7809276A (nl) 1979-04-05
CA1115853A (fr) 1982-01-05
BE870879A (fr) 1979-01-15
IT1159117B (it) 1987-02-25
JPS5461669A (en) 1979-05-18
IT7828018A0 (it) 1978-09-25
DE2843144C2 (sv) 1989-07-13
US4371744A (en) 1983-02-01

Similar Documents

Publication Publication Date Title
SE441880B (sv) Substrat for hopkoppling av komponenter
US6388198B1 (en) Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality
US6720245B2 (en) Method of fabrication and device for electromagnetic-shielding structures in a damascene-based interconnect scheme
CN101320702B (zh) 半导体器件及其制造方法
CN101330026B (zh) 电子器件以及制造电子器件的方法
US4909909A (en) Method for fabricating a fully shielded signal line
CN1061783C (zh) 制造半导体器件的方法
US8242578B2 (en) Anti-fuse device structure and electroplating circuit structure and method
US5903045A (en) Self-aligned connector for stacked chip module
US4649417A (en) Multiple voltage integrated circuit packaging substrate
US8436469B2 (en) Semiconductor device
EP0166401B1 (en) Circuit module
KR20040077268A (ko) 듀얼 다마신 공정의 퓨즈 형성방법
DE102007001191B4 (de) Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung
JP7325384B2 (ja) 半導体装置の製造方法
CN101159261A (zh) 半导体器件及其制造方法
FI92448B (sv) System för att förse en för flera elektriska enheter gemensam spänningslinje med en spänning
CN101330027A (zh) 电子器件的制造方法以及电子器件
US5255099A (en) Solid state pickup device with strap line in vertical register
US5021869A (en) Monolithic semiconductor chip interconnection technique and arrangement
US5610100A (en) Method for concurrently forming holes for interconnection between different conductive layers and a substrate element or circuit element close to the substrate surface
EP0009124A1 (de) Anordnung für Teilnehmerschaltungen von digitalen Zeitmultiplex-Fernmeldeanlagen, insbesondere von PCM-Ortsvermittlungsstellen
EP0182393A2 (en) Excluder device for telephones installed in parallel
US11373938B2 (en) Substrate having a plurality of slit portions between semiconductor devices
US20210091019A1 (en) Distribution layer structure and manufacturing method thereof, and bond pad structure

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 7810314-0

Format of ref document f/p: F

NUG Patent has lapsed

Ref document number: 7810314-0

Format of ref document f/p: F