CN101330026B - 电子器件以及制造电子器件的方法 - Google Patents

电子器件以及制造电子器件的方法 Download PDF

Info

Publication number
CN101330026B
CN101330026B CN2008101252625A CN200810125262A CN101330026B CN 101330026 B CN101330026 B CN 101330026B CN 2008101252625 A CN2008101252625 A CN 2008101252625A CN 200810125262 A CN200810125262 A CN 200810125262A CN 101330026 B CN101330026 B CN 101330026B
Authority
CN
China
Prior art keywords
salient point
insulating barrier
layer
stress absorbing
absorbing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101252625A
Other languages
English (en)
Other versions
CN101330026A (zh
Inventor
山野孝治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101330026A publication Critical patent/CN101330026A/zh
Application granted granted Critical
Publication of CN101330026B publication Critical patent/CN101330026B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明公开电子器件以及制造电子器件的方法，在所述电子器件中，在导电图案上形成有用作外部连接端子的多个第一凸点。所述方法包括：(a)在电极焊盘上形成具有突出部分的第二凸点，其中电极焊盘形成在基板上；(b)在基板上形成绝缘层；(c)使突出部分的一部分从绝缘层的上表面露出；(d)在绝缘层上的凸点提供区域内形成扁平的应力吸收层，其中第一凸点设置在凸点提供区域内；(e)在绝缘层、应力吸收层和突出部分的露出部分上形成第一导电层；(f)使用第一导电层作为馈电层，通过电解电镀法形成第二导电层；(g)通过使第二导电层图案化形成导电图案；以及(h)在形成于应力吸收层上的导电图案上形成第一凸点。

Description

电子器件以及制造电子器件的方法
技术领域
本发明涉及电子器件以及制造电子器件的方法，更具体地说，
本发明涉及以下这种电子器件及其制造方法，即：该电子器件在形成
于绝缘层上的导电图案上具有用作外部连接端子的凸点。
背景技术
已经提出了在例如半导体基板等基板主体上形成电极和导电图案的各种电子器件。作为上述类型的电子设备之一，已经提供了称为“芯片级封装”的半导体器件。
芯片级封装具有以下这种结构，即：通过绝缘层(钝化层)在半导体芯片的器件形成表面上形成重新布线(导电层)，其中半导体芯片是通过把用作半导体基板的晶片切割成块的方式形成的。
例如，在制造这种芯片级封装时，首先在半导体晶片的半导体芯片区域上形成多个电极，然后通过引线结合技术在相应电极上形成凸点。凸点是通过使用结合机由结合线形成的。
此外，在上面形成有凸点的半导体晶片上形成用于保护在该晶片上形成的电路表面的绝缘层。此时，凸点顶端部分形成为从绝缘层露出。
然后，例如通过镀覆方法、印刷方法或类似方法在绝缘层之上形成重新布线。然后，将用作外部连接端子的焊料凸点与该重新布线结合，再通过切割方式把晶片切成单独的小块。这样，就制成了芯片级封装(例如，见JP-A-2002-313985)。
然而，在用作外部连接端子的焊料凸点与形成在绝缘层上的重新布线结合的结构中，当在半导体芯片与安装基板之间存在热膨胀系数差时，在将半导体器件安装到安装基板上时，就会由于加热而在半导体芯片与安装基板之间出现热膨胀差。
在焊料凸点与重新布线直接结合的结构中，由于这种热膨胀差而产生的应力完全施加在焊料凸点与重新布线之间的结合位置。因此，在将半导体器件安装到安装基板上时，存在这样的问题，即：重新布线与焊料凸点之间的结合位置部分断裂。因此，在现有技术的半导体器件中，存在安装可靠性降低的问题。
发明内容
本发明的示例性实施例就是针对上述缺点和上文没有描述的其它缺点而做出的。然而，并不要求本发明克服上述缺点，因此，本发明的示例性实施例可以不必克服上述问题中的任何一个问题。
本发明的一个方面提供一种能够提高安装可靠性的制造电子器件的方法以及电子器件。
根据本发明的一个或多个方面，提供了制造电子器件的方法，在所述电子器件中，在导电图案上形成有用作外部连接端子的多个第一凸点，所述方法包括：
(a)在电极焊盘上形成具有突出部分的第二凸点，其中电极焊盘形成在基板上；
(b)在基板上形成绝缘层；
(c)使突出部分的一部分从绝缘层的上表面露出；
(d)在绝缘层上的凸点提供区域内形成扁平的应力吸收层，其中第一凸点设置在凸点提供区域内；
(e)在绝缘层、应力吸收层和突出部分的露出部分上形成第一导电层；
(f)使用第一导电层作为馈电层，通过电解电镀法形成第二导电层；
(g)通过使第二导电层图案化形成导电图案；以及
(h)在形成于应力吸收层上的导电图案上形成第一凸点。
根据本发明的一个或多个方面，基板可以是半导体基板
根据本发明的一个或多个方面，应力吸收层可以由具有弹性的树脂形成。
根据本发明的一个或多个方面，应力吸收层可以由与绝缘层相同的材料形成。
根据本发明的一个或多个方面，在步骤(e)中，可以通过气相沉积方法形成第一导电层。
根据本发明的一个或多个方面，在步骤(a)中，可以由结合线形成第二凸点。
根据本发明的一个或多个方面，一种电子器件包括：
第一凸点，其用作外部连接端子；
基板，其上面形成有电极焊盘；
第二凸点，其形成在电极焊盘上；
绝缘层，其形成在基板上；
应力吸收层，其设置在绝缘层上的凸点提供区域内，其中第一凸点设置在凸点提供区域内，并且布置在应力吸收层之上；以及
导电图案，其形成在绝缘层和应力吸收层上，并且与第一凸点和第二凸点连接。
根据本发明的一个或多个方面，基板可以是半导体芯片。
从下面的描述、附图和权利要求书中可以看出本发明的其它方面和优点。
附图说明
从下面结合附图的更具体的描述中将更清楚本发明的上述和其它方面、特征和优点。其中：
图1A是示出根据本发明实施例的半导体器件的剖视图；
图1B是以放大方式示出图1A中的凸点及其附近区域的剖视图；
图2是示出根据本发明实施例的半导体器件安装在安装基板上的状态的剖视图；
图3A是示出制造根据本发明实施例的半导体器件的方法的剖视图(#1)；
图3B是示出制造根据本发明实施例的半导体器件的方法的剖 视图(#2)；
图3C是示出制造根据本发明实施例的半导体器件的方法的剖视图(#3)；
图3D是示出制造根据本发明实施例的半导体器件的方法的剖视图(#4)；
图3E是示出制造根据本发明实施例的半导体器件的方法的剖视图(#5)；
图3F是示出制造根据本发明实施例的半导体器件的方法的剖视图(#6)；
图3G是示出制造根据本发明实施例的半导体器件的方法的剖视图(#7)；
图3H是示出制造根据本发明实施例的半导体器件的方法的剖视图(#8)；
图3I是示出制造根据本发明实施例的半导体器件的方法的剖视图(#9)；
图3J是示出制造根据本发明实施例的半导体器件的方法的剖视图(#10)；
图3K是示出制造根据本发明实施例的半导体器件的方法的剖视图(#11)；
图3L是示出制造根据本发明实施例的半导体器件的方法的剖视图(#12)；
图3M是示出制造根据本发明实施例的半导体器件的方法的剖视图(#13)；以及
图4是示出制造根据本发明实施例变型的半导体器件的方法的剖视图。
具体实施方式
下面，将参考附图描述本发明的示例性实施例。
图1A示出了根据本发明实施例的半导体器件。在本实施例中，以将芯片级的半导体器件100(CSP)作为电子器件的实例进行描述。
根据本发明的半导体器件100，在半导体芯片101的上面形成有电极焊盘103，在半导体芯片101的钝化层102上形成有绝缘层105、应力吸收层120和导电图案106。此外，在电极焊盘103上还形成由金制成的凸点104。
如图1B所示，凸点104由结合在电极焊盘103上的凸点主体104A和从凸点主体104A突出的突出部分104B构成。例如，使用引线结合机，用由金制成的结合线形成这种凸点104。具体地说，利用引线结合机连续进行结合线与电极焊盘103的结合处理、以及结合之后的结合线的切割处理，从而形成具有凸点主体104A和突出部分104B的凸点104。
导电图案106有时称为“重新布线”，提供导电图案106是为了使半导体芯片101的电极焊盘103的(扇入(fan in))位置与用作外部连接端子的焊料凸点110的位置不同。此外，绝缘层105由可弹性变形的树脂材料形成，并且几乎不添加例如硬度调节材料(例如，称为NCF的填充物)。这种绝缘层105保护半导体芯片101的电路形成表面(主表面)，并且在形成导电图案106时与应力吸收层120一起构成基材。
通过在第一导电图案107上形成第二导电图案108来构造导电图案106。此外，如以放大方式示出的图1B所示，通过在钛膜114上形成铜膜115来构造第一导电图案107。
通过属于气相沉积方法类型之一的溅射方法(PVD方法)形成构成第一导电图案107的钛膜114和铜膜115。因此，第一导电图案107(钛膜114)与凸点104(突出部分104B)金属结合，从而可以改善第一导电图案107与凸点104之间的电连接和机械连接。钛膜114和铜膜115的形成方法不限于溅射方法。可以采用其它气相沉积方法(例如，CVD方法)。
图1B是以放大方式示出上述半导体器件100的一部分区域(凸点104及其附近区域)的视图，在图1中用由符号“A”所指示的虚线圈出该区域。
如上文所述，当第一导电图案107与凸点104连接时，导电图 案106通过凸点104与半导体芯片101的电子器件连接。此外，在导电图案106上的预定位置中形成焊料凸点110。因此，焊料凸点110通过导电图案106与半导体芯片101电连接。
焊料凸点110用作外部连接端子。因此，如图2所示，当把半导体器件100安装在安装基板130上时，焊料凸点110与形成在安装基板130上面的连接电极131结合。焊料凸点110形成为从形成在阻焊层(绝缘层)109中的开口部分中突出。在这种情况下，阻焊层109形成为覆盖绝缘层105、应力吸收层120和导电图案106。
接下来，将在下面描述应力吸收层120。
应力吸收层120是一种扁平部件，并且形成在绝缘层105上。此外，应力吸收层的形成区域设置为与提供焊料凸点110的区域135(以下称为“凸点提供区域”)基本重合。因此，多个焊料凸点110构造为使得所有的焊料凸点都位于应力吸收层120的上方。
在本实施例中，应力吸收层120由与绝缘层105相同的材料形成。因此，采用几乎不添加硬度调节材料(例如，称为NCF的填充物)的可弹性变形的树脂材料。此外，应力吸收层120的厚度设置为与绝缘层105的厚度相同(例如，20μm-50μm)。
此外，为了增加下文描述的安装可靠性，应力吸收层120的弹性系数优选设置为极软或者相反地设置为极硬。具体地说，当形成的应力吸收层120软时，其弹性系数优选设置在20MPa-1000MPa之间；当形成的应力吸收层120硬时，其弹性系数优选设置在5000MPa(5GPa)或更高。这里，用于本实施例的半导体芯片101(硅)的线膨胀系数为3.5ppm，安装基板130的线膨胀系数为30ppm-200ppm。然而，以上组成元件的材料、厚度、特性等不限于上述值。
此外，这样构造凸点104的突出部分104B，即：使突出部分104B在仅形成有绝缘层105的区域内露出。因此，导电图案106从绝缘层105的使突出部分104B露出的位置延伸到在凸点提供区域135上形成焊料凸点110的预定位置。结果，在应力吸收层120的外周位置在导电图案106上形成阶梯部分，并且通过这种阶梯部分将导电图案106引导到应力吸收层120的上表面。
如上文所述，根据半导体器件100，在凸点提供区域135内形成有绝缘层105和应力吸收层120，在该区域中，焊料凸点110设置在导电图案106上，并且绝缘层105和应力吸收层120由可弹性变形的树脂材料形成。因此，即使当应力施加在焊料凸点110上时，这种应力也能够被绝缘层105和应力吸收层120吸收。
具体地说，当在使图2所示的半导体器件100与安装基板130结合的过程中施加热量时，即使由于半导体芯片101与安装基板130之间的热膨胀差而产生的应力施加在焊料凸点110上，这种应力也能够被绝缘层105和应力吸收层120吸收。因此，这种应力不会施加在焊料凸点110与导电图案106之间的结合位置，因而能够防止在焊料凸点110与导电图案106之间的结合位置出现断裂。结果，通过提供应力吸收层120，可以提高半导体器件100安装到安装基板130上的安装可靠性。
此外，在本实施例中，应力吸收层120不是设置在与单个焊料凸点110相对的位置，而是形成得很宽以覆盖其中提供有多个焊料凸点110的凸点提供区域135。因此，即使不能被为每个焊料凸点110单独形成应力吸收层的结构所吸收的大应力施加在个别焊料凸点110上，应力吸收层120也会由于形成得很宽而可以进行各种弹性变形。结果，这种应力可以可靠地被应力吸收层120吸收。
因此，还可以通过这种结构提高半导体器件100安装到安装基板130上的安装可靠性。在这种情况下，并非总是要将应力吸收层120设置在整个凸点提供区域135中，而是可以将应力吸收层120部分地设置在易于发生应力的区域。
在上述实施例中，绝缘层105和应力吸收层120由相同材料形成，在焊料凸点110中产生的应力也被绝缘层105与应力吸收层120一起吸收。然而，即使绝缘层105由不可弹性变形的材料形成，施加在焊料凸点110上的应力也可以仅被应力吸收层120吸收。此外，应力吸收层120并非总是由单个层形成，而是可以由多个层形成。
接下来，将参考下面的图3A-图3M描述制造上述半导体器件100的方法。在这种情况下，在图3A-图3M中，与图1A-图2所示 的结构相对应的结构被指定相同的附图标记，并将在此省略对其的描述。
为了制造半导体器件100，在图3A所示步骤中，通过已知方法制造具有上面形成有电子电路的多个区域101a(例如，呈栅格状)的半导体基板101A(晶片等，并且以下简称为“基板101A”)。
上述区域101a是与一个半导体芯片101相对应的区域。在区域101a的、上面形成有电子器件的器件形成表面101b上形成电极焊盘103。此外，还在器件形成表面101b的除电极焊盘103以外的部分上形成由例如SiN(Si3N4)制成的钝化层102，从而实现对器件形成表面101b的保护。
图3B以放大方式示出图3A所示的基板101A的一个区域101a。在这种情况下，为了便于展示和阐述，在图3B-图4中以放大方式示出一个区域101a。
在图3C所示步骤中，例如通过引线结合机在电极焊盘103上分别形成凸点104。这种凸点104由用金制成的结合线形成。引线结合机连续进行结合线与电极焊盘103的结合处理、以及在这种结合处理之后的结合线的切割处理，以形成与电极焊盘104结合的凸点主体104A和从凸点主体104A突出的突出部分104B。
然后，在图3D所示步骤中，在基板101A(钝化层102)的整个表面上层叠(粘贴)由树脂材料制成的绝缘层105。选择几乎不添加硬度调节材料(例如，称为NCF的填充物)的可弹性变形的软树脂材料作为绝缘层105的材料。此外，绝缘层105的厚度优选设置为20μm-50μm。
在提供了这种绝缘层105的状态下，凸点104嵌入绝缘层105内。然而，突出部分104B的顶端不必一定要从绝缘层105的上表面露出。
然后，在绝缘层105上设置铜箔112并施加压力配合处理。因此，绝缘层105也受到挤压，使得凸点104的突出部分104B的一部分从绝缘层105的上表面露出。
此时，这样选择绝缘层105的厚度，即：在压力配合处理中， 突出部分104B  靠地从绝缘层105的上表面露出。此外，在这种压力配合处理中，凸点104的突出部分104B被铜箔112挤压，从而使得突出部分104B的顶端部分的高度齐平。
在这种情况下，绝缘层105的材料不限于上述NCF，而是可以采用各种绝缘材料(树脂材料)。例如，可以采用增层树脂(含有填充物的环氧树脂)或称为ACF的树脂材料作为绝缘层105。此外，形成在绝缘层105上的层并非总是由铜箔112形成，而是可以采用由PET制成的临时薄膜。另外，可以采用单面铜箔树脂膜，在该单面铜箔树脂膜中，在树脂膜的一个表面上提供铜箔。
在压力配合处理之后，通过例如蚀刻方法去除铜箔112。图3E示出了去除铜箔112后的状态。如上文所述，经过压力配合处理，突出部分104B从绝缘层105露出并且突出部分104B的高度也会齐平。因此，当去除铜箔112后，突出部分104B从绝缘层105露出。
然后，在图3F所示步骤中，在绝缘层105上层叠(粘贴)应力吸收层120。应力吸收层120是一种扁平的片状部件，并且设置在绝缘层105上的凸点提供区域135的几乎全部表面内，在以后的步骤中会在该凸点提供区域内设置多个焊料凸点110。
在本实施例中，应力吸收层120由与绝缘层105相同的材料形成。也就是说，采用几乎不添加例如硬度调节材料(例如，称为NCF的填充物)的可弹性变形的软树脂材料作为应力吸收层120。此外，应力吸收层120的厚度等于绝缘层105的厚度，并且设置为20μm-50μm。
这样，当应力吸收层120的材料和厚度设置为与绝缘层105的材料和厚度相同时，可以采用用于形成绝缘层105的同一设备作为用于形成应力吸收层120的设备。因此，可以简化形成应力吸收层120的工序，并且还可以实现制造设备的简化。
此外，通常提供用作外部连接端子的焊料凸点110以便从凸点104的设置位置进行扇入。也就是说，凸点提供区域135在半导体芯片101上的位置位于凸点104B的形成位置的内侧。因此，凸点104的突出部分104B从绝缘层105露出的位置位于应力吸收层120的外 侧。因此，不会使突出部分104B的顶端部分在形成应力吸收层120之后被应力吸收层120所覆盖。
在这种情况下，应力吸收层120的材料不限于上述NCF。可以采用具有能够吸收在焊料凸点110与导电图案106之间产生的应力的弹性的各种材料(绝缘材料)。例如，可以采用增层树脂(含有填充物的环氧树脂)或称为ACF的树脂材料作为应力吸收层120。此外，应力吸收层120的厚度不一定与绝缘层105的厚度相等，可以适当调节该厚度以吸收在焊料凸点110与导电图案106之间产生的应力。
这样，当在绝缘层105上形成应力吸收层120时，在图3G所示步骤中，在绝缘层105、应力吸收层120和突出部分104B上形成第一导电层107A。通过属于气相沉积方法类型之一的溅射方法形成第一导电层107A。在这种情况下，形成方法不限于这种方法，而是可以采用例如CVD方法等其它气相沉积方法。
通过在钛膜114上形成铜膜115的方式构造成第一导电层107A。为了在绝缘层105上形成第一导电层107A，首先通过以钛为靶材的溅射形成钛膜114，然后通过以铜为靶材的溅射形成铜膜115。可以连续进行形成钛膜114和铜膜115的操作，同时使用相同的溅射设备。
此外，在本实施例中，钛膜114的厚度设置为0.1μm，铜膜115的厚度设置为0.1μm(在图3G-图3I以及图4中，为了便于展示，以夸张的方式将钛膜114和铜膜115绘制成比其它层更厚)。然而，钛膜114的厚度和材料不限于上述厚度和材料。例如，可以提供厚度为0.035μm的粘性金属层(例如，铬膜)或类似层代替钛膜114。此外，还可以不形成钛膜114，而仅形成铜膜115。
在本实施例中，如上文所述，使用溅射方法形成第一导电层107A(钛膜114和铜膜115)。因此，从绝缘层105突出的突出部分104B与钛膜114金属结合。此外，因为通过溅射方法形成铜膜115(形成在钛膜114上)，所以铜膜115与钛膜114金属结合。
因此，凸点104与第一导电层107A可以紧密结合，而不使用相关技术中的压力配合或导电胶等结合方法。这样，可以改善凸点104与第一导电层107A之间的电连接和机械连接。
然后，在图3H-图3J所示步骤中，使用第一导电层107A作为馈电层(种晶层)，通过电解电镀法形成与凸点104连接的导电图案106。例如，采用所谓的减成法和半加成法作为形成导电图案106的方法。在本实施例中，将描述使用减成法的实例。
首先，在图3H所示步骤中，例如，使用第一导电层107A(钛膜114和铜膜115)作为馈电层，通过电解电镀法在第一导电层107A上形成由铜制成的第二导电层108A。因为第一导电层107A形成在绝缘层105和应力吸收层120(形成在绝缘层105上)上，所以第二导电层108A也形成在绝缘层105和应力吸收层120的整个上表面上。
然后，在图3I所示步骤中，在第二导电层108A上形成具有开口部分Ra的掩模图案R1。可以通过以下方式形成掩模图案R1：通过涂抗蚀剂或粘贴薄膜形成抗蚀层，然后利用光刻方法使该抗蚀层图案化。
然后，使用掩模图案R1作为掩模，对第一导电层107A和第二导电层108A进行蚀刻。这样，如图3J所示，导电图案106具有由第一导电图案107和第二导电图案108构成的多层结构并且与凸点104连接。在本实施例中，第一导电层107A的厚度设置为1μm-2μm，第二导电图案108的厚度设置为10μm-30μm。但是，这些数值是示例性的，本发明不限于这些数值。
在形成导电图案106之后，可以很容易地通过将第一导电层107A作为馈电层来应用电解电镀方法。例如，当通过非电解电镀方法形成馈电层(种晶层)时，需要进行使绝缘层表面粗糙化的处理(所谓的去污处理)，因而使形成电镀层的工序变复杂。
相反，在根据本实施例的方法中，不需要去污处理，因而可以通过简便的方法容易地形成馈电层(第一导电层107A)。因此，根据上述方法，制造半导体器件的方法可以变得简单，并且可以降低制造成本。
然后，在图3K所示步骤中，根据需要，在使导电图案106(铜)的表面粗糙化的处理之后，在层叠绝缘层105上形成具有开口部分109A的阻焊层(绝缘层)109。使导电图案106的一部分从开口部分 109A露。
然后，在图3L所示步骤中，根据需要，通过对基板101A的背面进行研磨，使基板101A的厚度减小至预定厚度。
然后，在图3M所示步骤中，在导电图案106的从开口部分109A露出的部分上形成焊料凸点110。焊料凸点110形成在凸点提供区域135内。因此，由可弹性变形的材料形成的绝缘层105和应力吸收层120介于焊料凸点110与半导体芯片101之间。然后，通过切割把基板101A切成单个的半导体芯片，从而制造成了图1A所示的半导体器件100。
在上述制造方法中，通过减成法形成导电图案106。但是，可以通过半加成法形成导电图案106。在这种情况下，例如，在进行上述制造方法中的图3A-图3G所示步骤之后，可以进行下面的步骤来代替图3H-图3J的步骤。
也就是说，如图4所示，在第一导电层107A上形成具有与导电图案106的形成位置相对应的开口部分Rb的掩模图案R2。可以通过以下方式形成掩模图案R2：通过涂抗蚀剂或粘贴薄膜形成抗蚀层，然后利用光刻方法使该抗蚀层图案化。
然后，使用第一导电层107A作为馈电层(种晶层)，通过电解电镀法，在第一导电层107A的从开口部分Rb露出的部分上形成第二导电图案。然后，将掩模图案R2剥离，再通过蚀刻法去除在剥离掩模图案R2时露出的多余的馈电层107A。这样，可以形成图3J所示的导电图案106。
虽然已经参考本发明的某些示例性实施例示出并描述了本发明，但是其它实施方式也包括在权利要求书的范围之内。本领域所属技术人员应当理解，在不脱离由所附权利要求书定义的本发明的精神和范围的情况下，可以对本发明进行形式和细节上的变化。
具体地说，可以使用玻璃基板或多层配线基板代替半导体基板作为基板101A。因此，本发明示例性实施例可以适用于使用这些基板的各种电子器件。
此外，在上述实施例中，应力吸收层120形成为单层结构。但 应力吸收层120也可以采用多层结构，在该结构中形成各自具有相同或不同特性(弹性等)的多个层。
根据本发明，在绝缘层上的凸点提供区域内形成应力吸收层，在形成于这种应力吸收层上的导电图案上还形成第一凸点。因此，即使在基板与安装有电子器件的安装基板之间存在热膨胀差，由于这种热膨胀差产生的应力也能够被应力吸收层吸收，并且可以防止应力作用在第一凸点与配线图案之间的连接位置上。因此，不会在第一凸点与配线图案之间的结合位置发生断裂，因而可以提高安装可靠性。
本申请基于2007年6月21  日提交的日本专利申请No.2007-163763并要求其优先权，该日本专利申请的全部内容通过引用的方式并入本文。 

Claims (8)

1.一种制造电子器件的方法，在所述电子器件中，在导电图案上形成有用作外部连接端子的多个第一凸点，所述方法包括：
(a)在电极焊盘上形成具有突出部分的第二凸点，所述电极焊盘形成在基板上；
(b)在所述基板上形成绝缘层；
(c)使所述突出部分的一部分从所述绝缘层的上表面露出；
(d)在所述绝缘层上的凸点提供区域内形成扁平的应力吸收层，所述第一凸点设置在所述凸点提供区域内；
(e)在所述绝缘层、应力吸收层和突出部分的露出部分上形成第一导电层；
(f)使用所述第一导电层作为馈电层，通过电解电镀法形成第二导电层；
(g)通过使所述第二导电层图案化来形成导电图案；以及
(h)在形成于所述应力吸收层上的所述导电图案上形成所述第一凸点。
2.根据权利要求1所述的制造电子器件的方法，其中，
所述基板是半导体基板。
3.根据权利要求2所述的制造电子器件的方法，其中，
所述应力吸收层由具有弹性的树脂形成。
4.根据权利要求3所述的制造电子器件的方法，其中，
所述应力吸收层由与所述绝缘层相同的材料形成。
5.根据权利要求4所述的制造电子器件的方法，其中，
在步骤(e)中，所述第一导电层是通过气相沉积方法形成的。
6.根据权利要求5所述的制造电子器件的方法，其中，
在步骤(a)中，所述第二凸点是由结合线形成的。
7.一种电子器件，包括：
第一凸点，其用作外部连接端子；
基板，其上面形成有电极焊盘；
第二凸点，其形成在所述电极焊盘上；
绝缘层，其形成在所述基板上；
应力吸收层，其设置在所述绝缘层上的凸点提供区域内，所述第一凸点设置在所述凸点提供区域内，并且布置在所述应力吸收层之上；以及
导电图案，其形成在所述绝缘层和所述应力吸收层上，并且与所述第一凸点和所述第二凸点连接。
8.根据权利要求7所述的电子器件，其中，
所述基板是半导体芯片。
CN2008101252625A 2007-06-21 2008-06-23 电子器件以及制造电子器件的方法 Expired - Fee Related CN101330026B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-163763 2007-06-21
JP2007163763A JP4708399B2 (ja) 2007-06-21 2007-06-21 電子装置の製造方法及び電子装置
JP2007163763 2007-06-21

Publications (2)

Publication Number Publication Date
CN101330026A CN101330026A (zh) 2008-12-24
CN101330026B true CN101330026B (zh) 2011-08-03

Family

ID=39766904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101252625A Expired - Fee Related CN101330026B (zh) 2007-06-21 2008-06-23 电子器件以及制造电子器件的方法

Country Status (6)

Country Link
US (1) US20090001570A1 (zh)
EP (1) EP2006908B1 (zh)
JP (1) JP4708399B2 (zh)
KR (1) KR20080112987A (zh)
CN (1) CN101330026B (zh)
TW (1) TW200901412A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4121542B1 (ja) * 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置の製造方法
JP4635062B2 (ja) 2008-03-11 2011-02-16 株式会社東芝 半導体装置の製造方法
JP5140565B2 (ja) * 2008-11-28 2013-02-06 三洋電機株式会社 素子搭載用基板、半導体モジュール、および携帯機器
CN101835085A (zh) * 2010-05-10 2010-09-15 瑞声声学科技(深圳)有限公司 硅基电容麦克风的制作方法
CN101848411A (zh) * 2010-06-07 2010-09-29 瑞声声学科技(深圳)有限公司 硅基电容麦克风及硅基电容麦克风的制作方法
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
CN103165566B (zh) * 2011-12-19 2016-02-24 先进封装技术私人有限公司 基板结构、半导体封装件及半导体封装件的制造方法
KR102012935B1 (ko) 2012-06-13 2019-08-21 삼성전자주식회사 전기적 연결 구조 및 그의 제조방법
US9041215B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method
CN103545320B (zh) 2013-11-11 2015-11-25 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN105161466B (zh) * 2015-07-08 2018-04-17 华进半导体封装先导技术研发中心有限公司 高功率器件扇出型封装结构及生产工艺
CN105161474B (zh) * 2015-07-08 2019-01-04 华进半导体封装先导技术研发中心有限公司 扇出型封装结构及其生产工艺
CN115020258A (zh) 2016-04-19 2022-09-06 罗姆股份有限公司 半导体装置、功率模块、半导体装置的制造方法及半导体模块
CN110622301B (zh) 2017-05-10 2023-06-23 罗姆股份有限公司 功率半导体装置及其制造方法
CN106960829B (zh) * 2017-05-11 2019-07-12 北京工业大学 一种缓解芯片封装应力的结构及其制作方法
CN114531774A (zh) * 2022-02-21 2022-05-24 京东方科技集团股份有限公司 一种柔性电路板、制作方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5143865A (en) * 1988-09-02 1992-09-01 Kabushiki Kaisha Toshiba Metal bump type semiconductor device and method for manufacturing the same
US6235552B1 (en) * 1999-07-09 2001-05-22 Samsung Electronics Co., Ltd. Chip scale package and method for manufacturing the same using a redistribution substrate
CN1320960A (zh) * 2000-04-19 2001-11-07 卓联科技有限公司 形成无铅凸点互连的方法
CN1375869A (zh) * 2001-03-19 2002-10-23 卡西欧计算机株式会社 半导体器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP2000323605A (ja) * 1999-05-10 2000-11-24 Hitachi Ltd 半導体装置とその製造方法、およびこれを用いた電子機器
US6770547B1 (en) * 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
JP3640876B2 (ja) * 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
JP4361222B2 (ja) * 2001-03-19 2009-11-11 株式会社フジクラ 半導体パッケージおよび半導体パッケージの製造方法
JP3614828B2 (ja) * 2002-04-05 2005-01-26 沖電気工業株式会社 チップサイズパッケージの製造方法
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP4165460B2 (ja) * 2003-06-13 2008-10-15 沖電気工業株式会社 半導体装置
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
JP2007088142A (ja) * 2005-09-21 2007-04-05 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP4441480B2 (ja) 2005-12-13 2010-03-31 日立電線株式会社 光コネクタ用接続治具

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5143865A (en) * 1988-09-02 1992-09-01 Kabushiki Kaisha Toshiba Metal bump type semiconductor device and method for manufacturing the same
US6235552B1 (en) * 1999-07-09 2001-05-22 Samsung Electronics Co., Ltd. Chip scale package and method for manufacturing the same using a redistribution substrate
CN1320960A (zh) * 2000-04-19 2001-11-07 卓联科技有限公司 形成无铅凸点互连的方法
CN1375869A (zh) * 2001-03-19 2002-10-23 卡西欧计算机株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN101330026A (zh) 2008-12-24
EP2006908A2 (en) 2008-12-24
EP2006908A3 (en) 2009-11-11
US20090001570A1 (en) 2009-01-01
KR20080112987A (ko) 2008-12-26
JP4708399B2 (ja) 2011-06-22
EP2006908B1 (en) 2013-08-14
TW200901412A (en) 2009-01-01
JP2009004544A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
CN101330026B (zh) 电子器件以及制造电子器件的方法
US7138064B2 (en) Semiconductor device and method of manufacturing the same
EP1770776B1 (en) Method for manufacturing semiconductor ic-embedded substrate
CN1921079B (zh) 配线基板的制造方法
US7795127B2 (en) Electronic device manufacturing method and electronic device
US7087511B2 (en) Method for conducting heat in a flip-chip assembly
US20020064935A1 (en) Semiconductor device and manufacturing method the same
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
TW201110309A (en) Stacking package structure with chip embedded inside and die having through silicon via and method of the same
US7981724B2 (en) Manufacturing method for semiconductor device embedded substrate
US7915078B2 (en) Manufacturing method for semiconductor device embedded substrate
US8102048B2 (en) Electronic device manufacturing method and electronic device
KR20040047822A (ko) 컴플라이언트 전기 단자들을 갖는 반도체 디바이스, 이반도체 디바이스를 포함하는 장치, 및 그 제조 방법들
US20090168380A1 (en) Package substrate embedded with semiconductor component
US7202421B2 (en) Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices
CN101441992A (zh) 半导体器件及其制造方法
US7985619B2 (en) Manufacturing method for semiconductor device embedded substrate
KR20130107819A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110803

Termination date: 20200623

CF01 Termination of patent right due to non-payment of annual fee