CN101441992A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101441992A
CN101441992A CNA2008101809569A CN200810180956A CN101441992A CN 101441992 A CN101441992 A CN 101441992A CN A2008101809569 A CNA2008101809569 A CN A2008101809569A CN 200810180956 A CN200810180956 A CN 200810180956A CN 101441992 A CN101441992 A CN 101441992A
Authority
CN
China
Prior art keywords
insulating barrier
semiconductor device
semiconductor
forms
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101809569A
Other languages
English (en)
Inventor
山野孝治
町田洋弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101441992A publication Critical patent/CN101441992A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种半导体器件及其制造方法，该方法包括：制备步骤，制备半导体基板，所述半导体基板包括多个半导体芯片形成区域和设置在所述多个半导体芯片形成区域之间并包括基板切割位置的划线区域；半导体芯片形成步骤，在所述多个半导体芯片形成区域上形成具有电极焊盘的半导体芯片；第一绝缘层形成步骤，在半导体芯片和半导体基板的划线区域上形成第一绝缘层；第二绝缘层形成步骤，在所述第一绝缘层的除与所述基板切割位置相对应的区域以外的部分上形成第二绝缘层；以及切割步骤，在所述基板切割位置处切割所述半导体基板。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。更具体地说，本发明涉及以下半导体器件以及该半导体器件的制造方法，即：在平面结构中，该半导体器件的尺寸大致与半导体芯片相等，并且在该半导体器件中，半导体芯片与配线图案倒装芯片连接(flip-chip connect)。
背景技术
最近几年，应用半导体的产品(例如数码相机和手机等各种移动设备)已经在减小尺寸、减少厚度和降低重量方面取得了迅速的进展。因此，半导体器件也需要减小尺寸并增加密度。因此，研发出了称为芯片级封装(CSP)的半导体器件(例如，见图1)，其中在平面结构中，该半导体器件的构造成尺寸大致与其半导体芯片相等，并且还提出了各种制造方法。
下面将阐述作为这种所谓芯片级封装的常规半导体器件100。图1是常规半导体器件100的剖视图。
半导体器件100包括半导体芯片101、内部连接端子102、树脂层103、配线图案104、阻焊层106和外部连接端子107。
半导体芯片101具有半导体基板109、半导体集成电路111、电极焊盘112和保护膜113。例如，半导体基板109为变薄且切割的Si晶片。
半导体集成电路111设置在图2所示半导体基板109的一个表面上。电极焊盘112设置在半导体集成电路111上并与设置在半导体集成电路111上的导线电连接。保护膜113设置在半导体集成电路111上并保护半导体集成电路111。
树脂层103设置成覆盖布置在半导体集成电路111上的保护膜113。
配线图案104形成在树脂层103上并具有外部连接端子设置区域104A，在该外部连接端子设置区域上设置有外部连接端子107。
内部连接端子102穿透树脂层103，并且将设置在半导体集成电路111上的电极焊盘112与设置在树脂层103上的配线图案104电连接。
阻焊层106设置成覆盖配线图案104的除外部连接端子设置区域104A以外的区域。外部连接端子107设置在配线图案104的外部连接端子设置区域104A上。
通过下面的步骤(a)至(g)制造半导体器件100。
(a)在一块半导体基板110上形成多个半导体集成电路111、电极焊盘112和保护膜113。
(b)在半导体基板110的除电极焊盘112以外的基本上整个表面上形成树脂层103。
(c)在电极焊盘112上形成内部连接端子102。
(d)在树脂层103和电极焊盘112上形成配线图案104。
(e)在树脂层103的基本上整个表面上形成阻焊层106，以便覆盖配线图案104的除与外部连接端子107连接的区域以外的区域。
(f)在配线图案104的从阻焊层106露出来的区域上形成外部连接端子107。
(g)切割经过步骤(a)至(f)的半导体基板110，并将其分成各半导体芯片101。例如，如图2所示，通过沿着划线C移动切块刀来切割划线区域B，以将半导体基板110分成各半导体芯片101。
当使用通过上述方法获得的半导体器件100时，在使用时对半导体器件100进行加热，并且在使用之后使其逐渐冷却。根据这种加热/冷却的循环，半导体器件100热膨胀或者热收缩。通常，由于半导体芯片101由硅制成，树脂层103由诸如聚酰亚胺树脂和热固性环氧树脂等树脂制成，阻焊层106由诸如环氧树脂和环氧丙烯酸树脂等树脂制成，所以当半导体器件100被加热或冷却时，各层101、103和106会根据各自实际固有的热膨胀系数膨胀或者收缩。
此外，由于硅与树脂之间存在很大的热膨胀系数差异，所以根据加热和冷却，由硅制成的半导体芯片101的尺寸变化与由树脂制成的树脂层103和阻焊层106的尺寸变化不同。
这种尺寸变化会产生导致树脂层103从半导体芯片101上剥离的应力。因此，因使用半导体器件100而产生的这种重复性应力会导致树脂层103从半导体芯片101上剥离。
通常，由于树脂层103与半导体芯片101之间的结合力在角落部分变得最弱，并且因尺寸变化引起的应力在同一角落部分变得最大，所以树脂层103的剥离从半导体芯片101的角落部分开始。
因此，存在的问题是，由于树脂层103从角落部分剥离而使半导体器件100的可靠性降低。
应当注意，在制造半导体器件100时，如果使用热固性树脂作为阻焊层，那么随着阻焊层硬化，在制造半导体器件100的过程中会引起收缩，并且还会产生尺寸变化。因此，即使在制造半导体器件100时也会产生抗蚀膜103的剥离。
发明内容
鉴于上述情况做出了本发明，并且本发明的目的是提供一种可靠性增强的半导体器件以及该半导体器件的制造方法。
为了达到上述目的，根据本发明的第一方面，提供一种制造半导体器件的方法，包括：
制备步骤，制备半导体基板，所述半导体基板包括：
多个半导体芯片形成区域，和
划线区域，其设置在所述多个半导体芯片形成区域之间并包括基板切割位置；
半导体芯片形成步骤，在所述多个半导体芯片形成区域上形成具有电极焊盘的半导体芯片；
第一绝缘层形成步骤，在半导体芯片和半导体基板的划线区域上形成第一绝缘层；
第二绝缘层形成步骤，在所述第一绝缘层的除与所述基板切割位置相对应的区域以外的部分上形成第二绝缘层；以及
切割步骤，在所述基板切割位置处切割所述半导体基板。
根据如本发明第一方面所述的本发明的第二方面，所述方法还包括：
内部连接端子形成步骤，在所述半导体芯片形成步骤之后，在所述电极焊盘上形成内部连接端子；
金属层形成步骤，在所述第一绝缘层形成步骤之后，在所述第一绝缘层上形成与所述内部连接端子电连接的金属层；
配线图案形成步骤，对所述金属层进行蚀刻，并形成配线图案；以及
外部连接端子形成步骤，在所述配线图案的预定区域中形成与所述配线图案电连接的外部连接端子。
根据如本发明第一或第二方面所述的本发明的第三方面，所述第一绝缘层没有使所述半导体芯片的与划线区域相对应的部分露出。
根据如本发明第一至第三方面中的任一方面所述的本发明的第四方面，所述第一绝缘层由非光敏绝缘材料制成。
根据如本发明第一至第四方面中的任一方面所述的本发明的第五方面，所述第二绝缘层通过包括蚀刻处理步骤在内的光刻法形成。
根据本发明第六方面，提供了一种半导体器件，包括：
半导体基板，所述半导体基板包括：
多个半导体芯片形成区域，和
划线区域，其设置在所述多个半导体芯片形成区域之间并包括基板切割位置；
半导体芯片，其设置在所述半导体芯片形成区域上并包括电极焊盘；
第一绝缘层，其设置在所述半导体基板上；以及
第二绝缘层，其设置在所述第一绝缘层上并具有开口，
其中，通过所述第二绝缘层的开口使所述第一绝缘层的与所述半导体基板的基板切割位置相对应的部分露出。
根据如本发明第六方面所述的本发明的第七方面，所述半导体器件还包括：
内部连接端子，其设置在所述电极焊盘上；
配线图案，其设置在所述第一绝缘层上并包括与所述内部连接端子电连接的金属层；以及
外部连接端子，其与所述配线图案电连接。
根据如本发明第六或第七方面所述的本发明的第八方面，所述第一绝缘层没有使所述半导体芯片的与划线区域相对应的部分露出。
根据如本发明第六至第八方面中任一方面所述的本发明的第九方面，所述第一绝缘层由非光敏绝缘材料制成。
根据本发明，可以提供一种半导体器件及其制造方法，其中该半导体器件及其制造方法能够降低半导体器件的制造成本，并且能够提高半导体器件的成品率和可靠性。
附图说明
图1是常规半导体器件的剖视图；
图2是常规半导体器件的平面图；
图3是本发明第一实施例的半导体器件的剖视图；
图4是半导体基板的平面图；
图5是示出本发明第一实施例的半导体器件的制造步骤的视图(第一步)；
图6是示出本发明第一实施例的半导体器件的制造步骤的视图(第二步)；
图7是示出本发明第一实施例的半导体器件的制造步骤的视图(第三步)；
图8是示出本发明第一实施例的半导体器件的制造步骤的视图(第四步)；
图9是示出本发明第一实施例的半导体器件的制造步骤的视图(第五步)；
图10是示出本发明第一实施例的半导体器件的制造步骤的视图(第六步)；
图11是示出本发明第一实施例的半导体器件的制造步骤的视图(第七步)；
图12是示出本发明第一实施例的半导体器件的制造步骤的视图(第八步)；
图13是示出本发明第一实施例的半导体器件的制造步骤的视图(第九步)；
图14是示出本发明第一实施例的半导体器件的制造步骤的视图(第十步)；
图15是示出本发明第一实施例的半导体器件的制造步骤的视图(第十一步)；
图16是示出本发明第一实施例的半导体器件的制造步骤的视图(第十二步)；
图17是示出本发明第一实施例的半导体器件的制造步骤的视图(第十三步)；
图18是示出本发明第一实施例的半导体器件的制造步骤的视图(第十四步)；
图19是示出本发明第一实施例的半导体器件的制造步骤的视图(第十五步)；
图20是示出本发明第一实施例的半导体器件的制造步骤的视图(第十六步)；
图21是本发明第二实施例的半导体器件的剖视图；
图22是示出本发明第二实施例的半导体器件的制造步骤的视图(第一步)；
图23是示出本发明第二实施例的半导体器件的制造步骤的视图(第二步)；
图24是示出本发明第二实施例的半导体器件的制造步骤的视图(第三步)；
图25是示出本发明第二实施例的半导体器件的制造步骤的视图(第四步)；
图26是示出本发明第二实施例的半导体器件的制造步骤的视图(第五步)；
图27是示出本发明第二实施例的半导体器件的制造步骤的视图(第六步)；以及
图28是示出本发明第二实施例的半导体器件的制造步骤的视图(第七步)。
具体实施方式
下面，将参考附图对本发明的示例性实施例进行描述。
(第一实施例)
图3是本发明第一实施例的半导体器件的剖视图。如图3所示，第一实施例的半导体器件10具有半导体芯片11、内部连接端子12、绝缘层13(第一绝缘层)、包括金属层26和第二金属层27的配线图案14、阻焊层16(第二绝缘层)以及外部连接端子17。这里，D部位表示在常规半导体器件中不利地产生剥离的部分。即保护膜24与第一绝缘层13之间的边界，并且该边界与下文所述的划线区域B相邻。
图4是半导体基板的平面图，本发明第一实施例的半导体器件形成在该半导体基板上。在图4中，31表示半导体基板，C表示通过切块设备对半导体基板31进行切割的位置(以下称为“基板切割位置C”)。半导体基板31具有多个半导体器件形成区域A和划线区域B，划线区域B包括基板切割位置C，用于使多个半导体器件形成区域A彼此分开。多个半导体器件形成区域A为形成半导体器件10的区域。半导体基板31为变薄的基板，并且在基板切割位置C进行切割从而形成图3所示的半导体基板21。
在图3中，半导体芯片11具有半导体基板21、半导体集成电路22、多个电极焊盘23以及保护膜24。半导体基板21为用于形成半导体集成电路22的基板。半导体基板21已经变薄。半导体基板21的厚度T1可以设为例如100μm-300μm。半导体基板21为例如通过切割变薄的Si晶片获得的各个单独的小片。
半导体集成电路22设置在半导体基板21的前表面一侧。半导体集成电路22包括形成在半导体基板21中的扩散层(未示出)、堆叠在半导体基板21上的绝缘层(未示出)、设置在堆叠的绝缘层中的导通部(未示出)以及配线等(未示出)。
多个电极焊盘23设置在半导体集成电路22上。这些电极焊盘23与设置在半导体集成电路22上的配线(未示出)电连接。可以使用例如Al作为电极焊盘23的材料。
保护膜24设置在半导体集成电路22上。保护膜24保护半导体集成电路22。可以使用例如SiN膜、PSG(磷硅玻璃)膜作为保护膜24。作为另外一种选择，还可以将包括聚酰亚胺或类似物的层另外堆叠在包括SiN膜、PSG膜的层上。
在每个电极焊盘23上都设置有一个内部连接端子12。内部连接端子12用于使半导体集成电路22与配线图案14电连接。内部连接端子12的高度H1可以设为例如10μm-60μm。可以使用例如Au凸点、镀Au膜或者包括通过无电解电镀法形成的Ni膜和覆盖在Ni膜上的Au膜的金属膜作为内部连接端子12的材料。可以通过例如结合法或者电镀法形成Au凸点。
绝缘层13(第一绝缘层)设置成覆盖内部连接端子12的除内部连接端子12的上表面12A以外的部分以及半导体芯片11。内部连接端子12的上表面12A从绝缘层13露出。绝缘层13的上表面13A设为与内部连接端子12的上表面12A基本上齐平。可以使用例如具有粘性的片状绝缘层(例如，非导电膜(NCF，Non Conductive Film))或者糊状绝缘层(例如，非导电糊(NCP，Non Conductive Paste))作为绝缘层13。绝缘层13的厚度T2可以设为例如10μm-60μm。
配线图案14包括金属层26和第二金属层27，并且设置在绝缘层13的上表面13A上，以便与内部连接端子12的上表面12A接触。配线图案14通过内部连接端子12与半导体集成电路22电连接。配线图案14具有外部连接端子设置区域14A，外部连接端子17设置在该外部连接端子设置区域14A中。可以使用例如Cu作为配线图案14的材料。配线图案14的厚度可以设为例如12μm。
阻焊层16(第二绝缘层)设置成在外部连接端子设置区域14A处以及在全部或部分划线区域B处是敞开的，并且覆盖配线图案14。需要指出的是，阻焊层16的与基板切割位置C相对应的部分必须是敞开的。外部连接端子17设置在配线图案14的外部连接端子设置区域14A中。外部连接端子17是要与设置在例如母板等安装基板(未示出)上的焊盘电连接的端子。可以使用例如焊料凸点作为外部连接端子17。
这里，在半导体器件10的全部或部分划线区域B上不形成阻焊层16。阻焊层16的与基板切割位置C相对应的部分必须是敞开的。因此，当在基板切割位置C切割半导体器件31时，半导体芯片11和绝缘层13被切割，而阻焊层16不被切割。因此，绝缘层13在半导体器件10的外周处露出(半导体芯片11的主表面未露出)。在绝缘层13的切割平面与阻焊层16的端面之间具有一定距离L1。
如上文所述，在全部或部分划线区域上不形成阻焊层16，并且阻焊层16的与基板切割位置C相对应的部分必须是敞开的。因此，在绝缘层13的切割表面与阻焊层16的端面之间具有一定距离L1，这能够减小阻焊层16施加在D部位上的拉伸应力和硬化收缩力作用(释放施加在D部位上的应力)。这可以防止绝缘层13从半导体芯片11上剥离。
图5至图20是示出根据本发明第一实施例的半导体器件的制造步骤的视图。在图5至图20中，与第一实施例的半导体器件10相同的组成部件用相同的附图标记和符号表示。在图5至图20中，C表示通过切块设备对半导体基板31进行切割的位置(以下称为“基板切割位置C”)；A表示多个半导体器件形成区域(以下称为“半导体器件形成区域A”)；B表示包括基板切割位置C的划线区域，用于使多个半导体器件形成区域A分开(以下称为“划线区域B”)。
首先，在图5所示的步骤中，制备具有多个半导体器件形成区域A和划线区域B的半导体基板31(见图4)，其中划线区域B包括基板切割位置C，用于使多个半导体器件形成区域A分开。半导体基板31是变薄的基板，并且在基板切割位置C处被切割，从而形成前述半导体基板21(见图3)。可以使用例如Si晶片作为半导体基板31。半导体基板31的厚度T3可以设为例如500μm-775μm。
然后，在图6所示的步骤中，在半导体基板31的与半导体器件形成区域A相对应的前表面一侧，通过已知方法形成具有半导体集成电路22、电极焊盘23和保护膜24的半导体芯片11(半导体芯片形成步骤)。可以使用例如Al作为电极焊盘23的材料。可以使用例如SiN膜或PSG膜作为保护膜24。作为另外一种选择，还可以将含有聚酰亚胺或类似物的层另外堆叠在包括SiN膜、PSG膜等膜的层上。
然后，在图7所示的步骤中，在设置于多个半导体器件形成区域A中的多个电极焊盘23上分别形成内部连接端子12(内部连接端子形成步骤)。可以使用例如Au凸点、镀Au膜或者包括通过无电解电镀法形成的Ni膜和堆叠在Ni膜上的Au膜的金属膜作为各个内部连接端子12。可以通过例如结合法形成Au凸点。需要指出的是，在图7所示步骤中形成的多个内部连接端子12的高度是不同的。
然后，在图8所示的步骤中，形成绝缘层13(第一绝缘层)，以便覆盖多个半导体芯片11的设置有内部连接端子12的一侧(多个半导体芯片11的前表面一侧)和内部连接端子12(第一绝缘层形成步骤)。这里，绝缘层13覆盖包括半导体器件形成区域A、划线区域B和基板切割区域C在内的半导体基板的整个表面。可以使用例如具有粘性的片状绝缘树脂(例如，非导电膜(NCF，Non ConductiveFilm))或者糊状绝缘树脂(例如，非导电糊(NCP，Non ConductivePaste))作为绝缘层13。
当使用具有粘性的片状绝缘树脂时，将该片状绝缘树脂结合在图7所示结构的上表面一侧，从而形成绝缘层13。作为另外一种选择，当使用糊状绝缘树脂作为绝缘层13时，通过印刷法将该糊状绝缘树脂形成在图7所示结构的上表面一侧，然后预烘烤该绝缘树脂并使其半硬化。半硬化的绝缘树脂具有粘性。绝缘层13的厚度T4可以设为例如20μm-100μm。
然后，在图9所示的步骤中，在绝缘层13的上表面13A上形成金属箔25。具体地说，制备Cu箔作为金属箔25，并且将Cu箔结合在绝缘层13的上表面13A上。金属箔25的厚度T5可以设为例如10μm。
然后，在图10所示的步骤中，在加热图9所示结构的同时，从金属箔25的上表面25A一侧按压金属箔25。结果，金属箔25的下表面25B与多个内部连接端子12的上表面12A相互接触，从而使金属箔25与内部连接端子12压力结合(压力结合步骤)。此外，通过加热图9所示的结构，使绝缘层13硬化。绝缘层13在压力结合之后的厚度T2可以设为例如10μm-60μm。然后，在图11所示的步骤中，通过蚀刻法将金属箔25全部去除。经过图9至图11所示的步骤，可以在下文所述的图12的步骤中增强金属层26与内部连接端子12之间的附着。
然后，在图12所示的步骤中，通过例如溅射法形成金属层26，以便覆盖图11所示结构的上表面(绝缘层13的上表面13A)(金属层形成步骤)。金属层26与内部连接端子12电连接。可以使用例如Cu层、包括Cu层和Cr层的叠层制品或包括Cu层和Ti层的叠层制品作为金属层26。作为另外一种选择，金属层26可以为无电解镀Cu层，通过气相沉积法、涂布法、化学气相沉积(CVD)法等形成的金属薄膜层。还可以选择的是，可以结合前述金属层的形成方法。金属层26的厚度T6可以设为例如10μm。
然后，在图13所示的步骤中，例如通过将金属层26作为馈电层的电解电镀法等方法形成第二金属层27，以便覆盖图12所示结构的上表面(金属层26的上表面26A)(金属层形成步骤)。具体地说，可以使用Cu等作为第二金属层27。第二金属层27的厚度T7可以设为例如10μm。然后，在图14所示的步骤中，在第二金属层27的上表面27A上涂布抗蚀剂，并且使该抗蚀剂曝光并显影，从而在第二金属层27的上表面27A的与配线图案14的形成区域相对应的位置上形成抗蚀膜28。
然后，在图15所示的步骤中，通过使用抗蚀膜28作为掩模对金属层26和第二金属层27进行蚀刻，从而去除金属层26和第二金属层27的未形成有抗蚀膜28的部分。结果，形成了配线图案14(配线图案形成步骤)。
然后，在图16所示的步骤中，将图15所示的抗蚀膜28去除。之后，对配线图案14进行粗糙化处理。可以通过黑化处理或者粗糙化蚀刻处理中的任一种方法进行配线图案14的粗糙化处理。粗糙化处理是为了提高配线图案14与设置在配线图案14的上表面和侧表面上的阻焊层16之间的附着。
然后，在图17所示的步骤中，涂布抗蚀剂以便覆盖配线图案14的顶部和绝缘层13的顶部。然后，通过光刻法使抗蚀剂曝光并显影。通过蚀刻法去除抗蚀剂的与外部连接端子设置区域14A和全部或部分划线区域B相对应的部分。结果，形成阻焊层16(第二绝缘层)，其中该阻焊层具有用于使外部连接端子设置区域14A和全部或部分划线区域B露出的开口(第二绝缘层形成步骤)。
也就是说，阻焊层16(第二绝缘层)形成于绝缘层13(第一绝缘层)的除与基板切割位置C相对应的区域以外的部分上。换句话说，通过阻焊层16(第二绝缘层)的开口使绝缘层13(第一绝缘层)的与半导体基板31的基板切割位置C相对应的部分露出。
应当注意，必须形成用于露出全部或部分划线区域B的开口，以便露出基板切割位置C。阻焊层16的厚度可以设为例如25μm。划线区域B的宽度可以设为例如200μm。此外，考虑到阻焊层16与图16所示结构之间的对准偏差等因素，阻焊层16的与划线区域B相对应的开口部分的宽度W1可以设为例如150μm。
然后，在图18所示的步骤中，从半导体基板31的背面一侧对半导体基板31进行抛光或研磨，以便使半导体基板31变薄。为使半导体基板31变薄，例如，可以使用背面研磨机。半导体基板31在变薄之后的厚度T1可以设为例如100μm-300μm。
然后，在图19所示的步骤中，在配线图案14的外部连接端子设置区域14A中形成外部连接端子17(外部连接端子形成步骤)。结果，在多个半导体器件形成区域A中形成与半导体器件10相对应的结构。然后，在图20所示的步骤中，沿着基板切割位置C对与划线区域B相对应的半导体基板31进行切割(切割步骤)。结果，制成了多个半导体器件10。通过例如切块法进行半导体基板31的切割。
需要指出的是，在半导体器件10的全部或部分划线区域B上不形成阻焊层16。阻焊层16的与基板切割位置C相对应的部分必定是敞开的。因此，当在基板切割位置C处对半导体基板31进行切割时，半导体芯片11和绝缘层13被切割，而阻焊层16不被切割。因此，绝缘层13在半导体器件10的外周边处露出(半导体芯片11的主表面未露出)。在绝缘膜13与阻焊层16之间的边界部分处产生高度差异。
根据本发明第一实施例的半导体器件及其制造方法，在半导体器件10的全部或部分划线区域B上不形成阻焊层16(第二绝缘层)，并且阻焊层16(第二绝缘层)的与基板切割位置C相对应的部分必定是敞开的。因此，在绝缘层13(第一绝缘层)的切割表面与阻焊层16(第二绝缘层)的端面之间具有一定距离L1，这能够减小阻焊层16(第二绝缘层)施加在D部位上的拉伸应力和硬化收缩力作用(释放施加在D部位上的应力)。这可以防止绝缘层13(第一绝缘层)从半导体芯片11上剥离，从而可以提高半导体器件10的成品率。
此外，整个半导体芯片11覆盖有绝缘层13(第一绝缘层)，并且半导体芯片11的主表面未露出。因此，可以提高半导体器件10的可靠性。
(第二实施例)
图21是根据本发明第二实施例的半导体器件的剖视图。在图21中，与第一实施例的半导体器件10相同的组成部件用相同的附图标记和符号表示。参见图21，除了用包括金属层26的配线图案41代替设置在第一实施例的半导体器件10中的包括金属层26和第二金属层27的配线图案14以外，按照与半导体器件10相同的方式构造第二实施例的半导体器件40。
图22至图28是示出根据本发明第二实施例的半导体器件的制造步骤的视图。在图22至图28中，与第二实施例的半导体器件40相同的组成部件用相同的附图标记和符号表示。参考图22至图28，将对第二实施例的半导体器件40的制造方法进行描述。首先，通过进行与在本发明第一实施例中描述并在图5至图12中示出的步骤中的处理相同的处理，形成图12所示的结构。然后，在图22所示的步骤中，将抗蚀剂涂布在图12所示结构的上表面(金属层26的上表面26A)上。然后，使抗蚀剂曝光并显影，从而在金属层26的与配线图案41的形成区域相对应的部分上形成抗蚀膜28。
然后，在图23所示的步骤中，通过使用抗蚀膜28作为掩模对金属层26进行蚀刻，从而去除金属层26的没有形成抗蚀膜28的部分。结果，形成了配线图案41(配线图案形成步骤)。
然后，在图24所示的步骤中，将图23所示的抗蚀膜28去除。之后，对配线图案41进行粗糙化处理。可以通过黑化处理或者粗糙化蚀刻处理中的任一种方法进行配线图案41的粗糙化处理。粗糙化处理是为了提高配线图案41与形成在配线图案41的上表面和侧表面上的阻焊层16之间的附着。
然后，在图25所示的步骤中，涂布抗蚀剂以便覆盖配线图案41的顶部和绝缘层13的顶部。然后，通过光刻法使抗蚀剂曝光并显影。通过蚀刻法去除抗蚀剂的与外部连接端子设置区域41A和全部或部分划线区域B相对应的部分。结果，形成阻焊层16(第二绝缘层)，其中该阻焊层具有用于使外部连接端子设置区域41A和全部或部分划线区域B露出的开口(第二绝缘层形成步骤)。
需要指出的是，必须形成用于露出全部或部分划线区域B的开口，以便露出基板切割位置C。阻焊层16的厚度可以设为例如25μm。划线区域B的宽度可以设为例如200μm。此外，考虑到阻焊层16与图24所示结构之间的对准偏差等因素，阻焊层16的与划线区域B相对应的开口部分的宽度W1可以设为例如150μm。
然后，在图26所示的步骤中，从半导体基板31的背面一侧对半导体基板31进行抛光或研磨，以使半导体基板31变薄。为使半导体基板31变薄，例如，可以使用背面研磨机。半导体基板31在变薄之后的厚度T1可以设为例如100μm-300μm。
然后，在图27所示的步骤中，在配线图案41的外部连接端子设置区域41A中形成外部连接端子17(外部连接端子形成步骤)。结果，在多个半导体器件形成区域A中形成与半导体器件40相对应的结构。然后，在图28所示的步骤中，沿着基板切割位置C对与划线区域B相对应的半导体基板31进行切割(切割步骤)。结果，制成了多个半导体器件40。通过例如切块法进行半导体基板31的切割。
这里，在半导体器件40的全部或部分划线区域B上不形成阻焊层16。阻焊层16的与基板切割位置C相对应的部分必定是敞开的。因此，当沿着基板切割位置C切割半导体器件31时，半导体芯片11和绝缘层13被切割，而阻焊层16不被切割。因此，绝缘层13在半导体器件40的外周边处露出(半导体芯片11的主表面未露出)。因此，在绝缘层13的切割表面与阻焊层16的端面之间具有一定距离L1。
与本发明第一实施例的半导体器件以及制造方法一样，根据本发明第二实施例的半导体器件以及制造方法，在半导体器件40的全部或部分划线区域B上不形成阻焊层16(第二绝缘层)，并且阻焊层16(第二绝缘层)的与基板切割位置C相对应的部分必定是敞开的。因此，在绝缘层13(第一绝缘层)的切割表面与阻焊层16(第二绝缘层)的端面之间具有一定距离L1，这能够减小阻焊层16(第二绝缘层)施加在D部位上的拉伸应力和硬化收缩力作用(释放施加在D部位上的应力)。这可以防止绝缘层13(第一绝缘层)从半导体芯片11上剥离，从而可以提高半导体器件40的成品率。
此外，由于整个半导体芯片11都覆盖有绝缘层13(第一绝缘层)，并且半导体芯片11的主表面未露出，所以可以提高半导体器件40的可靠性。
至此，已经详细地描述了本发明的优选实施例。然而，本发明不限于前述实施例。在不脱离本发明范围的情况下，可以对前述实施例进行各种修改和替换。
例如，在本发明的第一和第二实施例中，描述了在第一绝缘层上形成配线图案(再配线)的实例。然而，本发明在以下情况中也是有效的，即：在半导体芯片上按照顺序堆叠第一绝缘层和第二绝缘层，并且第二绝缘层在第一绝缘层上施加应力，使得半导体芯片与第一绝缘层相互剥离。因此，本发明同样可以应用于其中没有形成再配线的任何半导体器件，只要该半导体器件为具有在半导体芯片上按顺序堆叠第一绝缘层和第二绝缘层的结构的半导体器件即可。
此外，形成配线图案(再配线)的方法不限于本发明第一实施例和第二实施例所述的方法。例如，也可以采用下面的(半加成)法。在绝缘层上形成金属层。然后，在金属层的上表面上涂布抗蚀剂，并且使该抗蚀剂曝光并显影。结果，形成了具有用于露出配线形成区域的开口的抗蚀膜。然后，通过使用金属层作为馈电层的电解电镀法或类似方法在该开口上形成金属膜。然后，将抗蚀膜去除。然后，通过蚀刻法去除金属层的未形成金属膜的区域。结果，形成了包括金属层和金属膜的配线图案。

Claims (9)

1.一种制造半导体器件的方法，包括：
制备步骤，制备半导体基板，所述半导体基板包括：
多个半导体芯片形成区域，和
划线区域，其设置在所述多个半导体芯片形成区域之间并包括基板切割位置；
半导体芯片形成步骤，在所述多个半导体芯片形成区域上形成具有电极焊盘的半导体芯片；
第一绝缘层形成步骤，在所述半导体芯片和所述半导体基板的所述划线区域上形成第一绝缘层；
第二绝缘层形成步骤，在所述第一绝缘层的除与所述基板切割位置相对应的区域以外的部分上形成第二绝缘层；以及
切割步骤，在所述基板切割位置处切割所述半导体基板。
2.根据权利要求1所述的制造半导体器件的方法，还包括：
内部连接端子形成步骤，在所述半导体芯片形成步骤之后，在所述电极焊盘上形成内部连接端子；
金属层形成步骤，在所述第一绝缘层形成步骤之后，在所述第一绝缘层上形成与所述内部连接端子电连接的金属层；
配线图案形成步骤，对所述金属层进行蚀刻，并形成配线图案；以及
外部连接端子形成步骤，在所述配线图案的预定区域中形成与所述配线图案电连接的外部连接端子。
3.根据权利要求1或2所述的制造半导体器件的方法，
其中，所述第一绝缘层没有使所述半导体芯片的与所述划线区域相对应的部分露出。
4.根据权利要求1至3中任一项所述的制造半导体器件的方法，
其中，所述第一绝缘层由非光敏绝缘材料制成。
5.根据权利要求1至4中任一项所述的制造半导体器件的方法，
其中，所述第二绝缘层通过包括蚀刻处理步骤在内的光刻法形成。
6.一种半导体器件，包括：
半导体基板，所述半导体基板包括：
多个半导体芯片形成区域，和
划线区域，其设置在所述多个半导体芯片形成区域之间并包括基板切割位置；
半导体芯片，其设置在所述半导体芯片形成区域上并包括电极焊盘；
第一绝缘层，其设置在所述半导体基板上；以及
第二绝缘层，其设置在所述第一绝缘层上并具有开口，
其中，通过所述第二绝缘层的所述开口使所述第一绝缘层的与所述半导体基板的所述基板切割位置相对应的部分露出。
7.根据权利要求6所述的半导体器件，还包括：
内部连接端子，其设置在所述电极焊盘上；
配线图案，其设置在所述第一绝缘层上并包括与所述内部连接端子电连接的金属层；以及
外部连接端子，其与所述配线图案电连接。
8.根据权利要求6或7所述的半导体器件，
其中，所述第一绝缘层没有使所述半导体芯片的与所述划线区域相对应的部分露出。
9.根据权利要求6至8中任一项所述的半导体器件，
其中，所述第一绝缘层由非光敏绝缘材料制成。
CNA2008101809569A 2007-11-20 2008-11-20 半导体器件及其制造方法 Pending CN101441992A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007300790 2007-11-20
JP2007300790A JP5139039B2 (ja) 2007-11-20 2007-11-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN101441992A true CN101441992A (zh) 2009-05-27

Family

ID=40298658

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101809569A Pending CN101441992A (zh) 2007-11-20 2008-11-20 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US7906833B2 (zh)
EP (1) EP2065928A3 (zh)
JP (1) JP5139039B2 (zh)
KR (1) KR20090052282A (zh)
CN (1) CN101441992A (zh)
TW (1) TW200931595A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509725A (zh) * 2017-09-15 2019-03-22 东芝存储器株式会社 半导体装置
CN112542432A (zh) * 2019-09-20 2021-03-23 Nepes株式会社 半导体封装件及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4121542B1 (ja) * 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置の製造方法
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20130183823A1 (en) * 2012-01-18 2013-07-18 Chipbond Technology Corporation Bumping process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129161B2 (ja) 1995-08-18 2001-01-29 松下電器産業株式会社 チップの実装装置および実装方法
US6707153B2 (en) * 2000-03-23 2004-03-16 Seiko Epson Corporation Semiconductor chip with plural resin layers on a surface thereof and method of manufacturing same
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP5070661B2 (ja) 2001-04-27 2012-11-14 パナソニック株式会社 半導体装置およびその製造方法
US6818475B2 (en) * 2001-10-22 2004-11-16 Wen-Kun Yang Wafer level package and the process of the same
JP3614828B2 (ja) 2002-04-05 2005-01-26 沖電気工業株式会社 チップサイズパッケージの製造方法
JP2004134709A (ja) * 2002-10-15 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
JP3976043B2 (ja) * 2004-10-25 2007-09-12 セイコーエプソン株式会社 半導体装置及びその製造方法
KR100660868B1 (ko) * 2005-07-06 2006-12-26 삼성전자주식회사 칩의 배면이 몰딩된 반도체 패키지 및 그의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509725A (zh) * 2017-09-15 2019-03-22 东芝存储器株式会社 半导体装置
CN109509725B (zh) * 2017-09-15 2022-10-14 铠侠股份有限公司 半导体装置
CN112542432A (zh) * 2019-09-20 2021-03-23 Nepes株式会社 半导体封装件及其制作方法
CN112542432B (zh) * 2019-09-20 2024-05-17 Nepes株式会社 半导体封装件及其制作方法

Also Published As

Publication number Publication date
US7906833B2 (en) 2011-03-15
EP2065928A2 (en) 2009-06-03
TW200931595A (en) 2009-07-16
EP2065928A3 (en) 2011-01-26
US20090127665A1 (en) 2009-05-21
JP5139039B2 (ja) 2013-02-06
JP2009129982A (ja) 2009-06-11
KR20090052282A (ko) 2009-05-25

Similar Documents

Publication Publication Date Title
EP1416529B1 (en) Manufacturing method of semiconductor device
KR101173075B1 (ko) 집적 회로 디바이스를 패키징하는 방법 및 장치
CN100426492C (zh) 微电子封装件及其制造方法
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
US20020064935A1 (en) Semiconductor device and manufacturing method the same
TWI476880B (zh) 用於積體電路之凸塊應力減輕層
CN101154606B (zh) 半导体器件的制造方法
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2005175019A (ja) 半導体装置及び積層型半導体装置
US9362173B2 (en) Method for chip package
CN101393848A (zh) 半导体器件的制造方法
JP2006294701A (ja) 半導体装置及びその製造方法
US8865570B2 (en) Chips with high fracture toughness through a metal ring
CN101441992A (zh) 半导体器件及其制造方法
JP5385452B2 (ja) 半導体装置の製造方法
JP2001168231A5 (zh)
US20120153507A1 (en) Semiconductor device and method for manufacturing the same
JP2010109181A (ja) 半導体装置内蔵基板の製造方法
CN101188204B (zh) 半导体器件及其制造方法
JP2010109182A (ja) 半導体装置の製造方法
JP2006179563A (ja) 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器
JP2012033624A (ja) ウエハレベルパッケージ構造およびその製造方法
JP5070661B2 (ja) 半導体装置およびその製造方法
TWI233672B (en) High density substrate for flip chip
JP2004200420A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090527