CN101154606B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101154606B
CN101154606B CN2007101541921A CN200710154192A CN101154606B CN 101154606 B CN101154606 B CN 101154606B CN 2007101541921 A CN2007101541921 A CN 2007101541921A CN 200710154192 A CN200710154192 A CN 200710154192A CN 101154606 B CN101154606 B CN 101154606B
Authority
CN
China
Prior art keywords
metal level
splicing ear
inner splicing
semiconductor device
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101541921A
Other languages
English (en)
Other versions
CN101154606A (zh
Inventor
山野孝治
荒井直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101154606A publication Critical patent/CN101154606A/zh
Application granted granted Critical
Publication of CN101154606B publication Critical patent/CN101154606B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体器件的制造方法，在平面图中所述半导体器件的尺寸与半导体芯片的尺寸大致相同，半导体芯片以倒装方式结合到配线图案上，本发明的目的是提供一种半导体器件的制造方法，该制造方法能够减少制造步骤的数量，以实现制造成本的最小化。形成绝缘树脂(13)以覆盖多个内部连接端子(12)、以及多个半导体芯片(11)的形成有所述内部连接端子的表面，然后在绝缘树脂(13)之上形成用于形成配线图案的金属层(33)，并且通过按压金属层(33)而使金属层(33)与多个内部连接端子(12)压力结合。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，并且涉及在平面图中尺寸与半导体芯片大致相同的半导体器件的制造方法，其中，半导体芯片以倒装方式结合到配线图案上。
背景技术
在传统半导体器件中，存在这样一种称为芯片尺寸封装的半导体器件(例如，参见图1)，该半导体器件制造成在平面图中具有与半导体芯片几乎相同的尺寸。
图1是传统半导体器件的横截面图。
参照图1，传统半导体器件100包括半导体芯片101、内部连接端子102、树脂层103、配线图案104、阻焊层106以及外部连接端子107。
半导体芯片101包括薄化的半导体基板110、半导体集成电路111、多个电极片112以及保护膜113。半导体集成电路111设置在半导体基板110的顶面上。半导体集成电路111包括(一个或多个)扩散层、(一个或多个)绝缘层、(一个或多个)导通孔以及(一个或多个)配线等。多个电极片112设置在半导体集成电路111之上。该多个电极片112与设置在半导体集成电路111上的配线电连接。保护膜113设置在半导体集成电路111之上。保护膜113是用于保护半导体集成电路111的膜。
内部连接端子102设置在电极片112上。内部连接端子102的顶端从树脂层103露出。内部连接端子102的顶端与配线图案104连接。树脂层103设置为覆盖半导体芯片101的设置有内部连接端子102的表面。
配线图案104设置在树脂层103上。配线图案104与内部连接端子102连接。配线图案104经由内部连接端子102与电极片112电连接。配线图案104具有外部连接端子形成区域104A，在该区域上设置有外部连接端子107。阻焊层106设置在树脂层103之上，以覆盖配线图案104的除外部连接端子形成区域104A之外的部分。
图2至图10示出传统半导体器件的制造步骤。在图2至图10中，与图1所示传统半导体器件相同的构成部分由相同的附图标记表示。
首先，在图2所示的制造步骤中，在还没有薄化的半导体基板110之上形成包括半导体集成电路111、多个电极片112和保护膜113的半导体芯片101。接下来，在图3所示的制造步骤中，在多个电极片112上形成内部连接端子102。此时，多个内部连接端子102在高度上有所不同。
接下来，在图4所示的制造步骤中，将平板115压在多个内部连接端子102上，以使内部连接端子102的高度齐平。然后，在图5所示的制造步骤中，形成树脂层103，从而覆盖内部连接端子102以及半导体芯片101的形成有内部连接端子102的表面。
接下来，在图6所示的制造步骤中，研磨树脂层103，直到内部连接端子102的顶面102A从树脂层103露出为止。此时，进行研磨，以使树脂层103的顶面103A与内部连接端子102的顶面102A大致齐平。
接下来，在图7所示的制造步骤中，在树脂层103的顶面103A之上形成配线图案104。接下来，在图8所示的制造步骤中，在树脂层103之上形成阻焊层106，从而覆盖配线图案104的除外部连接端子形成区域104A之外的部分。
接下来，在图9所示的制造步骤中，从半导体基板110的底侧研磨半导体基板110，以使半导体基板110变薄。接下来，在图10所示的制造步骤中，在外部连接端子形成区域104A之上形成外部连接端子107。以这种方式，完成半导体器件100(参见专利文献1，即，日本专利No.3,614,828)。
然而，传统半导体器件100的制造方法需要使多个内部连接端子102的高度齐平的步骤，以及通过研磨树脂层103使多个内部连接端子102的顶面102A从树脂层103露出的步骤，因此存在制造步骤增多并因此增加制造成本的问题。
发明内容
考虑到上述问题而提出本发明，本发明的目的是提供一种能够降低制造成本的半导体器件的制造方法。
根据本发明的第一方面，提供了一种半导体器件的制造方法，所述半导体器件包括：多个半导体芯片形成于其上的半导体基板，背对半导体基板一侧形成有电极片的所述多个半导体芯片、设置在所述电极片上的内部连接端子以及与所述内部连接端子连接的配线图案，
所述方法包括：
绝缘树脂形成步骤，其用于形成绝缘树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层形成步骤，其用于在所述绝缘树脂之上形成金属层；
压力结合步骤，其用于通过按压所述金属层而使所述金属层与所述内部连接端子压力结合；以及
配线图案形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述金属层而形成所述配线图案。
根据本发明，在形成所述绝缘树脂以覆盖所述多个内部连接端子、以及所述多个半导体芯片的形成有所述内部连接端子的表面之后，通过在所述绝缘树脂之上形成用于形成所述配线图案的金属层，并且按压所述金属层以使所述金属层与所述多个内部连接端子压力结合，就不再需要如下步骤：使所述多个内部连接端子的高度齐平的步骤，以及研磨所述绝缘树脂以使所述多个内部连接端子的一部分从所述绝缘树脂露出的步骤。以这种方式，可以减少制造步骤的数量，从而能够降低半导体器件的制造成本。
根据本发明的第二方面，提供了一种半导体器件的制造方法，所述半导体器件包括：多个半导体芯片形成于其上的半导体基板、背对半导体基板一侧形成有电极片的所述多个半导体芯片、设置在所述电极片上的内部连接端子以及与所述内部连接端子连接的配线图案，
所述方法包括：
绝缘树脂形成步骤，其用于形成绝缘树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层层压步骤，其用于在所述绝缘树脂之上顺序层压第一金属层和第二金属层；
压力结合步骤，其用于通过按压所述第二金属层而使所述第一金属层与所述内部连接端子压力结合；
连接片形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
根据本发明，在形成所述绝缘树脂以覆盖所述多个内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面之后，通过在所述绝缘树脂之上顺序形成用于形成所述配线图案的第一金属层、以及用于形成所述连接片的第二金属层，并且按压所述第二金属层以使所述第一金属层与所述多个内部连接端子压力结合，就不再需要如下步骤：使所述多个内部连接端子的高度齐平的步骤，以及研磨所述绝缘树脂以使所述多个内部连接端子的一部分从所述绝缘树脂露出的步骤。以这种方式，可以减少制造步骤的数量，从而能够降低半导体器件的制造成本。
根据本发明的第三方面，提供了一种半导体器件的制造方法，所述半导体器件包括：多个半导体芯片形成于其上的半导体基板、背对半导体基板一侧形成有电极片的所述多个半导体芯片、设置在所述电极片上的内部连接端子以及与所述内部连接端子连接的配线图案，
所述方法包括：
绝缘树脂形成步骤，其用于形成绝缘树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
层层压步骤，其用于在所述绝缘树脂之上顺序层压第一金属层、第二金属层、以及用于保护所述第二金属层的保护层；
压力结合步骤，其用于在所述层层压步骤之后通过按压所述保护层而使所述第一金属层与所述内部连接端子压力结合；
保护层除去步骤，其用于在所述压力结合步骤之后除去所述保护层；
连接片形成步骤，其用于通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
根据本发明，在形成所述绝缘树脂以覆盖所述多个内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面之后，通过在所述绝缘树脂之上顺序形成用于形成所述配线图案的第一金属层、用于形成所述连接片的第二金属层、以及用于保护所述第二金属层的保护层，并且按压所述保护层以使所述第一金属层与所述多个内部连接端子压力结合，就不再需要如下步骤：使所述多个内部连接端子的高度齐平的步骤，以及研磨所述绝缘树脂以使所述多个内部连接端子的一部分从所述绝缘树脂露出的步骤。以这种方式，可以减少制造步骤的数量，从而能够降低半导体器件的制造成本。
此外，在使所述第一金属层与所述多个内部连接端子压力结合时，通过按压形成于所述第二金属层之上的保护层，可以避免损坏所述第二金属层。
根据本发明的第四方面，提供了一种半导体器件的制造方法，所述半导体器件包括：多个半导体芯片形成于其上的半导体基板、背对半导体基板一侧形成有电极片的所述多个半导体芯片、设置在所述电极片上的内部连接端子以及与所述内部连接端子连接的配线图案，
所述方法包括：
绝缘树脂形成步骤，其用于形成绝缘树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层层压步骤，其用于在所述绝缘树脂之上顺序层压第一金属层、第二金属层以及第三金属层；
压力结合步骤，其用于通过按压所述第三金属层而使所述第一金属层与所述内部连接端子压力结合；
金属柱形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述第三金属层而形成金属柱；
连接片形成步骤，其用于通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
根据本发明，在形成所述绝缘树脂以覆盖所述多个内部连接端子、以及所述多个半导体芯片的形成有所述内部连接端子的表面之后，通过在所述绝缘树脂之上顺序形成用于形成所述配线图案的第一金属层、用于形成所述连接片的第二金属层、以及用于形成所述金属柱的第三金属层，并且按压所述第三金属层以使所述第一金属层与所述多个内部连接端子压力结合，就不再需要如下步骤：使所述多个内部连接端子的高度齐平的步骤，以及研磨所述绝缘树脂以使所述多个内部连接端子的一部分从所述绝缘树脂露出的步骤。以这种方式，可以减少制造步骤的数量，从而能够降低半导体器件的制造成本。
此外，通过在所述连接片之上形成所述金属柱，例如，通过将所述外部连接端子设置于所述金属柱上，可以减缓当所述外部连接端子与诸如母板等安装板连接时可能施加于所述外部连接端子上的应力。
根据本发明的第五方面，提供了一种半导体器件的制造方法，所述半导体器件包括：多个半导体芯片形成于其上的半导体基板、背对半导体基板一侧形成有电极片的所述多个半导体芯片、设置在所述电极片上的内部连接端子以及与所述内部连接端子连接的配线图案，
所述方法包括：
各向异性导电树脂形成步骤，其用于形成各向异性导电树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层形成步骤，其用于在所述各向异性导电树脂之上形成金属层；
压力结合步骤，其用于通过按压所述金属层而使所述金属层与所述内部连接端子压力结合；以及
配线图案形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述金属层而形成所述配线图案。
根据本发明，在形成所述各向异性导电树脂以覆盖所述多个内部连接端子、以及所述多个半导体芯片的形成有所述内部连接端子的表面之后，通过在所述各向异性导电树脂之上形成用于形成所述配线图案的金属层，并且按压所述金属层以使所述金属层与所述多个内部连接端子压力结合，就不再需要如下步骤：使所述多个内部连接端子的高度齐平的步骤，以及研磨所述各向异性导电树脂以使所述多个内部连接端子的一部分从所述各向异性导电树脂露出的步骤。以这种方式，可以减少制造步骤的数量，从而能够降低半导体器件的制造成本。
此外，利用所述各向异性导电树脂，与使用所述绝缘树脂的情况相比，按压所述金属层的压力可以更小，如此可以更容易地制造半导体器件。
根据本发明的第六方面，提供了一种半导体器件的制造方法，所述半导体器件包括：多个半导体芯片形成于其上的半导体基板、背对半导体基板一侧形成有电极片的所述多个半导体芯片、设置在所述电极片上的内部连接端子以及与所述内部连接端子连接的配线图案，
所述方法包括：
各向异性导电树脂形成步骤，共用于形成各向异性导电树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层层压步骤，其用于在所述各向异性导电树脂之上顺序层压第一金属层和第二金属层；
压力结合步骤，其用于通过按压所述第二金属层而使所述第一金属层与所述内部连接端子压力结合；
连接片形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
根据本发明，在形成所述各向异性导电树脂以覆盖所述多个内部连接端子、以及所述多个半导体芯片的形成有所述内部连接端子的表面之后，通过在所述各向异性导电树脂之上顺序形成用于形成所述配线图案的第一金属层、以及用于形成所述连接片的第二金属层，并且按压所述第二金属层以使所述第一金属层与所述多个内部连接端子压力结合，就不再需要如下步骤：使所述多个内部连接端子的高度齐平的步骤，以及研磨所述各向异性导电树脂以使所述多个内部连接端子的一部分从所述各向异性导电树脂露出的步骤。以这种方式，可以减少制造步骤的数量，从而能够降低半导体器件的制造成本。
根据本发明的第七方面，提供了一种半导体器件的制造方法，所述半导体器件包括：多个半导体芯片形成于其上的半导体基板、背对半导体基板一侧形成有电极片的所述多个半导体芯片、设置在所述电极片上的内部连接端子以及与所述内部连接端子连接的配线图案，
所述方法包括：
各向异性导电树脂形成步骤，其用于形成各向异性导电树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
层层压步骤，其用于在所述各向异性导电树脂之上顺序层压第一金属层、第二金属层、以及用于保护所述第二金属层的保护层；
压力结合步骤，其用于在所述层层压步骤之后通过按压所述保护层而使所述第一金属层与所述内部连接端子压力结合；
保护层除去步骤，其用于在所述压力结合步骤之后除去所述保护层；
连接片形成步骤，其用于通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
根据本发明，在形成所述各向异性导电树脂以覆盖所述多个内部连接端子、以及所述多个半导体芯片的形成有所述内部连接端子的表面之后，通过在所述各向异性导电树脂之上顺序形成用于形成所述配线图案的第一金属层、用于形成所述连接片的第二金属层、以及用于保护所述第二金属层的保护层，并且按压所述保护层以使所述第一金属层与所述多个内部连接端子压力结合，就不再需要如下步骤：使所述多个内部连接端子的高度齐平的步骤，以及研磨所述各向异性导电树脂以使所述多个内部连接端子的一部分从所述各向异性导电树脂露出的步骤。以这种方式，可以减少制造步骤的数量，从而能够降低半导体器件的制造成本。
此外，在使所述第一金属层与所述多个内部连接端子压力结合时，通过按压形成于所述第二金属层之上的保护层，可以避免损坏所述第二金属层。
根据本发明的第八方面，提供了一种半导体器件的制造方法，所述半导体器件包括：多个半导体芯片形成于其上的半导体基板、背对半导体基板一侧形成有电极片的所述多个半导体芯片、设置在所述电极片上的内部连接端子以及与所述内部连接端子连接的配线图案，
所述方法包括：
各向异性导电树脂形成步骤，其用于形成各向异性导电树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层层压步骤，其用于在所述各向异性导电树脂之上顺序层压第一金属层、第二金属层以及第三金属层；
压力结合步骤，其用于通过按压所述第三金属层而使所述第一金属层与所述内部连接端子压力结合；
金属柱形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述第三金属层而形成金属柱；
连接片形成步骤，其用于通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
根据本发明，在形成所述各向异性导电树脂以覆盖所述多个内部连接端子、以及所述多个半导体芯片的形成有所述内部连接端子的表面之后，通过在所述各向异性导电树脂之上顺序形成用于形成所述配线图案的第一金属层、用于形成所述连接片的第二金属层、以及用于形成所述金属柱的第三金属层，并且按压所述第三金属层以使所述第一金属层与所述多个内部连接端子压力结合，就不再需要如下步骤：使所述多个内部连接端子的高度齐平的步骤，以及研磨所述各向异性导电树脂以使所述多个内部连接端子的一部分从所述各向异性导电树脂露出的步骤。以这种方式，可以减少制造步骤的数量，从而能够降低半导体器件的制造成本。
此外，通过在所述连接片之上形成所述金属柱，例如，通过将所述外部连接端子设置于所述金属柱上，可以减缓当所述外部连接端子与诸如母板等安装板连接时可能施加于所述外部连接端子上的应力。
根据本发明，可以减少制造步骤以使半导体器件的制造成本将至最低。
附图说明
图1是传统半导体器件的横截面图。
图2示出传统半导体器件的制造步骤(第一步)。
图3示出传统半导体器件的制造步骤(第二步)。
图4示出传统半导体器件的制造步骤(第三步)。
图5示出传统半导体器件的制造步骤(第四步)。
图6示出传统半导体器件的制造步骤(第五步)。
图7示出传统半导体器件的制造步骤(第六步)。
图8示出传统半导体器件的制造步骤(第七步)。
图9示出传统半导体器件的制造步骤(第八步)。
图10示出传统半导体器件的制造步骤(第九步)。
图11示出根据本发明第一实施例的半导体器件的横截面图。
图12示出根据本发明第一实施例的半导体器件的制造步骤(第一步)。
图13示出根据本发明第一实施例的半导体器件的制造步骤(第二步)。
图14示出根据本发明第一实施例的半导体器件的制造步骤(第三步)。
图15示出根据本发明第一实施例的半导体器件的制造步骤(第四步)。
图16示出根据本发明第一实施例的半导体器件的制造步骤(第五步)。
图17示出根据本发明第一实施例的半导体器件的制造步骤(第六步)。
图18示出根据本发明第一实施例的半导体器件的制造步骤(第七步)。
图19示出根据本发明第一实施例的半导体器件的制造步骤(第八步)。
图20示出根据本发明第一实施例的半导体器件的制造步骤(第九步)。
图21示出根据本发明第一实施例的半导体器件的制造步骤(第十步)。
图22示出根据本发明第一实施例的半导体器件的制造步骤(第十一步)。
图23示出半导体基板的平面图。
图24示出根据本发明第二实施例的半导体器件的横截面图。
图25示出根据本发明第二实施例的半导体器件的制造步骤(第一步)。
图26示出根据本发明第二实施例的半导体器件的制造步骤(第二步)。
图27示出根据本发明第二实施例的半导体器件的制造步骤(第三步)。
图28示出根据本发明第三实施例的半导体器件的横截面图。
图29示出根据本发明第三实施例的半导体器件的制造步骤(第一步)。
图30示出根据本发明第三实施例的半导体器件的制造步骤(第二步)。
图31示出根据本发明第三实施例的半导体器件的制造步骤(第三步)。
图32示出根据本发明第三实施例的半导体器件的制造步骤(第四步)。
图33示出根据本发明第三实施例的半导体器件的制造步骤(第五步)。
图34示出根据本发明第三实施例的半导体器件的制造步骤(第六步)。
图35示出根据本发明第三实施例的修改形式的半导体器件的制造步骤(第一步)。
图36示出根据本发明第三实施例的修改形式的半导体器件的制造步骤(第二步)。
图37示出根据本发明第三实施例的修改形式的半导体器件的制造步骤(第三步)。
图38示出根据本发明第四实施例的半导体器件的横截面图。
图39示出根据本发明第四实施例的半导体器件的制造步骤(第一步)。
图40示出根据本发明第四实施例的半导体器件的制造步骤(第二步)。
图41示出根据本发明第四实施例的半导体器件的制造步骤(第三步)。
图42示出根据本发明第四实施例的半导体器件的制造步骤(第四步)。
图43示出根据本发明第四实施例的半导体器件的制造步骤(第五步)。
图44示出根据本发明第四实施例的半导体器件的制造步骤(第六步)。
图45示出根据本发明第四实施例的半导体器件的制造步骤(第七步)。
图46示出根据本发明第四实施例的半导体器件的制造步骤(第八步)。
图47示出根据本发明第四实施例的半导体器件的制造步骤(第九步)。
图48示出根据本发明第四实施例的半导体器件的制造步骤(第十步)。
图49示出根据本发明第四实施例的半导体器件的制造步骤(第十一步)。
具体实施方式
现在将参照附图描述本发明的实施例。
第一实施例
图11是根据本发明第一实施例的半导体器件的横截面图。
参照图11，根据本发明第一实施例的半导体器件10包括：半导体芯片11，内部连接端子12，绝缘树脂13，配线图案14、15，阻焊层16，以及外部连接端子17。
半导体芯片11包括半导体基板21、半导体集成电路22、电极片23以及保护膜24。半导体基板21是用于形成半导体集成电路22的基板。半导体基板21已经薄化。半导体基板21的厚度T1可以是例如100μm至300μm。举例来说，半导体基板21是已经从薄化的硅(Si)晶片上切下来的单个半导体基板。
半导体集成电路22设置在半导体基板21的顶面上。半导体集成电路22例如包括：(一个或多个)扩散层(未示出)，其形成于半导体基板21中；(一个或多个)绝缘层(未示出)，其层压在半导体基板21之上；(一个或多个)导通孔(未示出)，其形成于层压的绝缘层中；以及(一个或多个)配线(未示出)等。
多个电极片23设置在半导体集成电路22之上。电极片23与设置在半导体集成电路22上的配线(未示出)电连接。对于电极片23的材料，可以使用例如铝(Al)。
保护膜24形成于半导体集成电路22之上。保护膜24是用于保护半导体集成电路22的膜。对于保护膜24，可以使用SiN膜、PSG膜等。
内部连接端子12形成于电极片23上。内部连接端子12是设置为电连接半导体集成电路22和配线图案14的连接端子。内部连接端子12的高度H1可以是例如10μm至60μm。对于内部连接端子12，可以使用例如金(Au)凸点、镀金(Au)膜或金属膜，该金属膜包括通过无电解镀方法形成的镍(Ni)膜和覆盖镍(Ni)膜的金(Au)膜。可以通过结合方法或镀覆方法形成金(Au)凸点。
绝缘树脂13形成为覆盖内部连接端子12的除内部连接端子12的顶面12A之外的部分以及半导体芯片11。内部连接端子12的顶面从绝缘树脂13露出。绝缘树脂的顶面13A与内部连接端子12的顶面12A大致齐平。对于绝缘树脂，可以使用例如粘接性片状绝缘树脂(即，NCF(非导电膜))、或膏状绝缘树脂(即，NCP(非导电膏))。绝缘树脂13的厚度T2可以是例如10μm至60μm。
配线图案14设置在绝缘树脂13的顶面13A之上，从而与内部连接端子12的顶面12A相接触。配线图案14经由内部连接端子12与半导体集成电路22电连接。配线图案14具有外部连接端子形成区域14A，在该区域上设置有外部连接端子17。
配线图案15设置在绝缘树脂13的顶面13A之上。配线图案15具有外部连接端子形成区域15A，在该区域上设置有外部连接端子17。对于配线图案14、15的材料，可以使用例如铜(Cu)。配线图案14、15的厚度可以是例如12μm。
阻焊层16设置在绝缘树脂13之上，以覆盖配线图案14、15的除外部连接端子形成区域14A、15A之外的部分。阻焊层16具有用于露出外部连接端子形成区域14A的开口16A以及用于露出外部连接端子形成区域15A的开口16B。
外部连接端子17设置在配线图案14、15的外部连接端子形成区域14A、15A上。外部连接端子17是将要与设置在诸如母板等的安装板(未示出)上的电极片电接触的连接端子。对于外部连接端子17，可以使用例如焊料凸点。
图12至图22是示出根据本发明第一实施例的半导体器件的制造步骤的视图，图23是半导体基板的平面图。在图12至图23中，与第一实施例的半导体器件10的构成部分相同的构成部分由相同的附图标记表示。另外，在图12至图23中，“C”表示半导体基板31中将要被切割机切断的位置(下面称之为“切断位置C”)
首先，在图12所示的制造步骤中，提供半导体基板31，该半导体基板具有多个半导体器件形成区域A和用于将多个半导体器件形成区域A隔开的划线区域B(参见图23)。半导体器件形成区域A是其中形成半导体器件10的区域。半导体器件31将被薄化并在切断部分C处切断，以构成前面描述的半导体基板21(参见图11)。对于半导体基板31，可以使用例如硅(Si)晶片。半导体基板31的厚度T3可以是例如500μm至775μm。
接下来，在图13所示的制造步骤中，在半导体基板31的与半导体器件形成区域A对应的顶面之上形成包括半导体集成电路22、电极片23和保护膜24的半导体芯片11。对于电极片23的材料，可以使用例如铝(Al)。对于保护膜24，可以使用SiN膜、PSG膜等。
在图14所示的制造步骤中，在设置于多个半导体器件形成区域A中的多个电极片23之上分别形成内部连接端子。对于内部连接端子12，可以使用例如金(Au)凸点、镀金(Au)膜或金属膜，该金属膜包括通过无电解镀方法形成的镍(Ni)膜和覆盖镍(Ni)膜的金(Au)膜。可以通过例如结合方法形成金(Au)凸点。通过图14所示的制造步骤形成的多个内部连接端子12在高度上有所不同。
之后，在图15所示的制造步骤中，在内部连接端子12以及多个半导体芯片11的形成有内部连接端子12的表面(多个半导体芯片11的顶面)之上形成绝缘树脂13(绝缘树脂形成步骤)。对于绝缘树脂13，可以使用例如粘接性片状绝缘树脂(即，NCF(非导电膜))、或膏状绝缘树脂(即，NCP(非导电膏))。当使用粘接性片状绝缘树脂时，通过将片状绝缘树脂贴附到图14所示结构的顶面之上来形成绝缘树脂13。当使用膏状绝缘树脂作为绝缘树脂13时，通过印刷方法在图15所示结构的顶面上形成膏状绝缘树脂，然后将绝缘树脂预烤至半固化状态。该半固化绝缘树脂是粘接性的。绝缘树脂13的厚度T4可以是例如20μm至100μm。
接下来，在图16所示的制造步骤中，在绝缘树脂13的顶面13A上形成金属层33(金属层形成步骤)。金属层33是将要在后面参照图18所述的制造步骤中进行蚀刻以构成配线图案14、15的金属层。更具体地说，提供铜(Cu)箔作为金属层33，该铜(Cu)箔附着在绝缘树脂13的顶面13A上。金属层33的厚度T5可以是例如10μm。
接下来，在图17所示的制造步骤中，在加热图16所示结构的同时，从金属层33的顶面33A按压金属层33，以使金属层的底面33B与多个内部连接端子12的顶面12A相接触，并且使金属层33与内部连接端子12压力结合(压力结合步骤)。另外，通过加热图17所示的结构，绝缘树脂13将固化。在压力结合步骤之后，绝缘树脂13的厚度T2可以是例如10μm至60μm。
以这种方式，通过在绝缘树脂13之上形成用于形成配线图案14、15的金属层33，并且按压金属层33以使金属层33与多个内部连接端子12压力结合，就不再需要在传统方法中使用的如下步骤：使多个内部连接端子12的高度齐平的步骤，以及研磨绝缘树脂13以使多个内部连接端子12的顶部从绝缘树脂13露出的步骤。以这种方式，可以减少制造半导体器件10所需的制造步骤的数量，从而能够降低半导体器件10的制造成本。
接下来，在图18所示的制造步骤中，通过蚀刻方法使金属层33图案化，以便在多个半导体器件形成区域A中形成配线图案14、15(配线图案形成步骤)，之后，执行配线图案14、15的粗糙化处理。
更具体地说，当在金属层33之上形成图案化的抗蚀膜之后，利用抗蚀膜作为掩模蚀刻金属层33，以形成配线图案14、15。可以通过黑氧化方法或粗糙化蚀刻方法来执行配线图案14、15的粗糙化处理。执行粗糙化处理以增强配线图案14、15与将要形成于配线图案14、15的顶面和侧面上的阻焊层16的结合力。
接下来，在图19所示的制造步骤中，形成阻焊层16，从而覆盖绝缘树脂13以及配线图案14、15的除外部连接端子形成区域14A、15A之外的部分。
接下来，在图20所示的制造步骤中，从半导体基板31的背面侧磨削或研磨半导体基板31，以使半导体基板31变薄。在薄化半导体基板31的过程中，可以使用例如背侧研磨机。薄化之后的半导体基板31的厚度T6可以是例如100μm至300μm。
接下来，在图21所示的制造步骤中，在配线图案14、15的外部连接端子形成区域14A、15A上形成外部连接端子17。以这种方式，在多个半导体器件形成区域A中形成与半导体器件10相当的结构。
接下来，在图22所示的制造步骤中，沿着切断部分C切断半导体基板31。以这种方式，完成多个半导体器件10。
根据该实施例的制造方法，在形成绝缘树脂13以覆盖多个内部连接端子12以及多个半导体芯片11的形成有内部连接端子12的表面(多个半导体芯片11的顶面)之后，通过在绝缘树脂13之上形成用于形成配线图案14、15的金属层33，并且按压该金属层以使金属层33与多个内部连接端子12压力结合，就不再需要如下步骤：使多个内部连接端子12的高度齐平的步骤，以及研磨绝缘树脂13以使多个内部连接端子12的顶部从绝缘树脂露出的步骤，如此可以减少制造步骤的数量，从而能够降低半导体器件10的制造成本。
第二实施例
图24是示出根据本发明第二实施例的半导体器件的横截面图。
参照图24，除了在半导体器件10上使用各向异性导电树脂41代替绝缘树脂13之外，第二实施例的半导体器件40按照与第一实施例的半导体器件10相似的方式构造。
对于各向异性导电树脂41，可以使用例如粘接性片状各向异性导电树脂(即，ACF(各向异性导电膜))、或膏状各向异性导电树脂(即，ACP(各向异性导电膏))等。ACP和ACF是环氧树脂基绝缘树脂，其含有由分散于其中的镍(Ni)/金(Au)覆盖的小树脂球，ACP和ACF是在竖直方向具有导电性并且在水平方向具有绝缘性的树脂。各向异性导电树脂41的厚度T7可以是例如10μm至60μm。
图25至图27是示出根据本发明第二实施例的半导体器件的制造步骤的视图。在图25至图27中，与第二实施例的半导体器件40的构成部分相同的构成部分由相同的附图标记表示。
现在将参照图25至图27描述根据本发明第二实施例的半导体器件40的制造方法。首先，执行与第一实施例中描述的图12至图14所示步骤类似的制造步骤，从而形成图14所示的结构。
接下来，在图25所示的制造步骤中，形成各向异性导电树脂41，从而覆盖内部连接端子12以及多个半导体芯片11的设置有内部连接端子12的表面(多个半导体芯片11的顶面)(各向异性导电树脂形成步骤)。对于各向异性导电树脂，可以使用粘接性片状各向异性导电树脂(即，ACF(各向异性导电膜))、或膏状各向异性导电树脂(即，ACP(各向异性导电膏))等。
当使用膏状各向异性导电树脂(即，ACP(各向异性导电膏))作为各向异性导电树脂41时，通过印刷方法形成膏状各向异性导电树脂，然后将膏状各向异性导电树脂预烤至半固化状态。该半固化各向异性导电树脂具有作为粘接剂的功能。各向异性导电树脂41的厚度T8可以是例如20μm至100μm。
接下来，在图26所示的制造步骤中，在各向异性导电树脂41的顶面41A之上形成金属层33(金属层形成步骤)。更具体地说，提供铜(Cu)箔作为金属层33，该铜(Cu)箔附着在各向异性导电树脂41的顶面41A上。金属层33的厚度T5可以是例如10μm。
接下来，在图27所示的制造步骤中，在加热图26所示结构的同时，从金属层33的顶面33A按压金属层33，以使金属层的底面33B与多个内部连接端子12的顶面12A相接触，并且使金属层33与内部连接端子12压力结合(压力结合步骤)。另外，通过加热图26所示的结构，各向异性导电树脂41将固化。在压力结合步骤之后的各向异性导电树脂41的厚度T7可以是例如10μm至60μm。
以这种方式，在形成各向异性导电树脂41以覆盖内部连接端子12以及多个半导体芯片11的设置有内部连接端子12的表面(多个半导体芯片11的顶面)之后，通过在各向异性导电树脂41之上形成用于形成配线图案14、15的金属层33，并且按压金属层33以使金属层33与多个内部连接端子12压力结合，其中在按压金属层33时施加的压力可以小于在使用绝缘树脂的情况下所施加的压力，如此可以更容易地制造半导体器件40。
之后，通过执行与结合第一实施例描述的图18至图22所示步骤类似的制造步骤，完成多个半导体器件40。
根据该实施例的制造方法，在形成各向异性导电树脂41以覆盖多个内部连接端子12以及多个半导体芯片11的形成有内部连接端子12的表面(多个半导体芯片11的顶面)之后，通过在各向异性导电树脂41之上形成用于形成配线图案14、15的金属层33，并且按压该金属层以使金属层33与多个内部连接端子12压力结合，就不再需要如下步骤：使多个内部连接端子12的高度齐平的步骤，以及研磨各向异性导电树脂41以使多个内部连接端子12的顶部从各向异性导电树脂露出的步骤，如此可以减少制造步骤的数量，从而能够降低半导体器件40的制造成本。
此外，通过提供各向异性导电树脂41来代替第一实施例的半导体器件10上设置的绝缘树脂13，当按压金属层33时施加的压力可以更小，如此可以更容易地制造半导体器件40。
第三实施例
图28是示出根据本发明第三实施例的半导体器件的横截面图。
参照图28，除了向半导体器件10添加连接片51之外，第三实施例的半导体器件50按照与第一实施例的半导体器件10相似的方式构造。
连接片51设置在配线图案14、15的外部连接端子形成区域14A、15A上。连接片51从形成于阻焊层16中的开口16A、16B露出。外部连接端子17设置在连接片51之上。对于连接片51的材料，可以使用锡(Sn)、镍(Ni)、钛(Ti)等。连接片51的厚度可以是例如2μm。
图29至图34是示出根据本发明第三实施例的半导体器件的制造步骤的视图。在图29至图34中，与第三实施例的半导体器件50的构成部分相同的构成部分由相同的附图标记表示。
现在将参照图28至图34描述根据本发明第三实施例的半导体器件50的制造方法。首先，执行与第一实施例中描述的图12至图15所示步骤类似的制造步骤，从而形成图15所示的结构。
接下来，在图29所示的制造步骤中，在绝缘树脂13的顶面13A上顺序形成第一金属层54和第二金属层55(金属层层压步骤)。第一金属层54是将要通过蚀刻而图案化以构成配线图案14、15的金属层。另外，在蚀刻第二金属层55时第一金属层用作阻蚀层。第二金属层55是将要通过蚀刻而图案化以构成连接片51的金属层。
当使用例如锡(Sn)层、镍(Ni)层、钛(Ti)层作为第二金属层55时，可以使用铜(Cu)层等作为第一金属层54。更具体地说，通过将片状金属箔附着在绝缘树脂13的顶面13A上来形成第一金属层和第二金属层，在该片状金属箔中，锡(Sn)层(相当于第二金属层)层压在铜(Cu)箔(相当于第一金属层)上。第一金属层54的厚度T9可以是例如10μm。第二金属层55的厚度T10可以是例如2μm。
接下来，在图30所示的制造步骤中，在加热图29所示结构的同时，按压第二金属层55，以使第一金属层54的底面54A与多个内部连接端子12的顶面12A相接触，从而使第一金属层54与内部连接端子12压力结合(压力结合步骤)。另外，通过加热图29所示的结构，绝缘树脂13将固化。在压力结合步骤之后的绝缘树脂13的厚度T2可以是例如10μm至60μm。
以这种方式，通过按压第二金属层55以使第一金属层54与多个内部连接端子12压力结合，就不再需要如下步骤：使多个内部连接端子12的高度齐平的步骤，以及研磨绝缘树脂13以使多个内部连接端子12的顶部从绝缘树脂露出的步骤，如此可以减少制造步骤的数量，从而能够降低半导体器件50的制造成本。
接下来，在图31所示的制造步骤中，通过蚀刻方法使第二金属层55图案化，以便在与半导体器件形成区域14A、15A对应的部分中于第一金属层54之上形成连接片51(连接片形成步骤)。更具体地说，在第二金属层55之上形成图案化的抗蚀膜，利用抗蚀膜作为掩模，通过各向异性蚀刻方法蚀刻第二金属层55，从而形成连接片51。
此时，第一金属层54在第二金属层55的蚀刻过程中用作阻蚀层，如此可以避免蚀刻绝缘树脂13。
接下来，在图32所示的制造步骤中，在图31所示的结构之上形成图案化的抗蚀膜57。抗蚀膜57是在蚀刻第一金属层54以形成配线图案14、15时所用的掩模。
接下来，在图33所示的制造步骤中，利用抗蚀膜57作为掩模蚀刻第一金属层54，以形成配线图案14、15(配线图案形成步骤)。
接下来，在图34所示的制造步骤中，除去抗蚀膜57。之后，通过执行与结合第一实施例描述的图20至图22所示步骤类似的制造步骤，完成多个半导体器件50。
根据该实施例的半导体器件的制造方法，在形成绝缘树脂13以覆盖多个内部连接端子12以及多个半导体芯片11的形成有内部连接端子12的表面(多个半导体芯片11的顶面)之后，通过在绝缘树脂13之上顺序形成用于形成配线图案14、15的第一金属层54、以及用于形成连接片51的第二金属层55，并且按压第二金属层55以使第一金属层54与多个内部连接端子12压力结合，就不再需要如下步骤：使多个内部连接端子12的高度齐平的步骤，以及研磨绝缘树脂13以使多个内部连接端子12的顶部从绝缘树脂露出的步骤，如此可以减少制造步骤的数量，从而能够降低半导体器件50的制造成本。
在该实施例的半导体器件50中，描述的是在配线图案14、15与半导体芯片11之间设置绝缘树脂13的情况，然而，可以使用根据第二实施例所描述的各向异性导电树脂41来代替绝缘树脂13。在这种情况下，可以获得与根据第二实施例的半导体器件40的制造方法所获得的效果类似的效果。
图35至图37示出根据本发明第三实施例的半导体器件的制造步骤的修改形式。在图35至图37中，与图29所示半导体器件的构成部分相同的构成部分由相同的附图标记表示。
现在将参照图35至图37描述根据本发明第三实施例的半导体器件50的制造方法的修改形式。首先，通过执行与结合第一实施例所描述的图12至图15所示步骤相同的制造步骤，形成图15所示的结构。
接下来，在图35所示的制造步骤中，在绝缘树脂13的顶面13A上形成第一金属层54、第二金属层55和保护层61(层层压步骤)。保护层61是用于保护第二金属层55的层。保护层61利用具有低粘合力的粘接剂附着在第二金属层55上。因此，保护层61构造成容易从第二金属层55剥离。对于保护层61，可以使用例如铜(Cu)箔。此外，保护层61的厚度T11可以是例如35μm至100μm。
接下来，在图36所示的制造步骤中，在加热图35所示结构的同时，按压保护层61，以使第一金属层54的底面54A与多个内部连接端子12的顶面12A相接触，从而使第一金属层54与内部连接端子12压力结合(压力结合步骤)。另外，通过加热图35所示的结构，绝缘树脂13将固化。在压力结合步骤之后的绝缘树脂13的厚度T2可以是例如10μm至60μm。
以这种方式，通过按压设置在第二金属层55之上的保护层61，以使将要构成配线图案14、15的第一金属层54与多个内部连接端子12压力结合，可以避免损坏厚度较小的第二金属层。
接下来，在图37所示的制造步骤中，除去保护层61(保护层除去步骤)。之后，通过执行与参照图31至图34所述的步骤类似的制造步骤，然后执行与结合第一实施例参照图20至图22所描述的步骤类似的制造步骤，完成多个半导体器件50。
根据该实施例的半导体器件的制造方法的修改形式，通过在第二金属层55之上形成保护层61，并且按压该保护层61以使用于形成配线图案14、15的第一金属层54与多个内部连接端子12压力结合，可以避免损坏厚度较小的第二金属层。
第四实施例
图38是根据本发明第四实施例的半导体器件的横截面图。
参照图38，除了具有代替阻焊层16的封装树脂72并且还包括金属柱71之外，第四实施例的半导体器件70按照与第三实施例的半导体器件50相似的方式构造。
金属柱71设置在连接片51之上。金属柱71的侧面被封装树脂72覆盖。金属柱71的顶面71A从封装树脂72中露出。金属柱71的顶面71A与封装树脂72的顶面72A大致齐平。外部连接端子17设置在金属柱71的顶面71A上。
金属柱71与外部连接端子17和连接片51电连接。金属柱71具有这样的功能：减缓当外部连接端子17与诸如母板等安装板(未示出)连接时外部连接端子17可能受到的应力。对于金属柱71的材料，可以使用例如铜(Cu)。金属柱71的高度H2可以是例如50μm至100μm。
封装树脂72设置在绝缘树脂13之上，以覆盖配线图案14、15、连接片51以及金属柱71的侧面。对于封装树脂72，可以使用例如通过转移成型方法或压缩成型方法形成的环氧树脂。
图39至图49是示出根据本发明第四实施例的半导体器件的制造步骤的视图。在图39至图49中，与图35所示结构中的构成部分相同的构成部分由相同的附图标记表示。
现在将参照图39至图49描述第四实施例的半导体器件70的制造方法。首先，执行与参照第一实施例描述的图12至图15所示步骤类似的制造步骤，从而形成图15所示的结构。
接下来，在图39所示的制造步骤中，在绝缘树脂13的顶面13A顺序上形成第一金属层54、第二金属层55和第三金属层74(金属层层压步骤)。在蚀刻第二金属层55以构成连接片51时，第一金属层54用作阻蚀层。对于第一金属层54的材料，可以使用例如铜(Cu)。第一金属层54的厚度T9可以是例如10μm。
在蚀刻第三金属层74以构成金属柱71时，第二金属层55用作阻蚀层。对于第二金属层55的材料，可以使用例如锡(Sn)、镍(Ni)或钛(Ti)。第二金属层55的厚度T10可以是例如2μm。
第三金属层74是将要在通过蚀刻而图案化之后构成金属柱71的金属层。对于第三金属层74的材料，可以使用例如铜(Cu)。第三金属层74的厚度T12可以是例如50μm至100μm。
例如，通过将片状金属箔附着在绝缘树脂13的顶面13A上来形成第一金属层54、第二金属层55和第三金属层74，该片状金属箔由铜(Cu)箔(相当于第一金属层54)、锡(Sn)层(相当于第二金属层55)以及另一铜(Cu)箔(相当于第三金属层74)的层压制品构成。
接下来，在图40所示的制造步骤中，在加热图39所示结构的同时，按压第三金属层74，以使第一金属层54的底面54A与多个内部连接端子12的顶面12A相接触，从而使第一金属层54与内部连接端子12压力结合(压力结合步骤)。另外，通过加热图39所示的结构，绝缘树脂13将固化。在压力结合步骤之后的绝缘树脂13的厚度T2可以是例如10μm至60μm。
以这种方式，在形成绝缘树脂13以覆盖多个内部连接端子12以及多个半导体芯片11的设置有内部连接端子12的表面之后，通过在绝缘树脂13之上顺序形成用于形成配线图案14、15的第一金属层54、第二金属层55以及第三金属层74，并且按压第三金属层74以使第一金属层54与多个内部连接端子12压力结合，就不再需要如下步骤：使多个内部连接端子12的高度齐平的步骤，以及研磨绝缘树脂13以使多个内部连接端子12的一部分从绝缘树脂13露出的步骤，如此可以减少制造步骤的数量，从而能够降低半导体器件70的制造成本。
接下来，在图41所示的制造步骤中，在第三金属层74的与金属柱71的形成区域对应的部分之上形成图案化的抗蚀膜76。然后，在图42所示的制造步骤中，利用抗蚀膜76作为掩模，蚀刻第三金属层74，以便在抗蚀膜76之下的部分中形成金属柱71(金属柱形成步骤)。
此时，第二金属层55在第三金属层74的蚀刻过程中用作阻蚀层，如此可以避免在蚀刻第三金属层74时蚀刻第二金属层55。
接下来，在图43所示的制造步骤中，利用抗蚀膜76作为掩模，蚀刻第二金属层55，从而形成连接片51(连接片形成步骤)。
此时，第一金属层54在第二金属层55的蚀刻过程中用作阻蚀层，如此可以避免在蚀刻第二金属层55时蚀刻第一金属层54。
接下来，在图44所示的制造步骤中，除去抗蚀膜76。然后，在图45所示的制造步骤中，在图44所示的结构之上形成图案化的抗蚀膜78。抗蚀膜78是用于通过蚀刻第一金属层54而形成配线图案14、15的掩模。
接下来，在图46所示的制造步骤中，利用抗蚀膜78作为掩模蚀刻第一金属层54，以形成配线图案14、15(配线图案形成步骤)。然后，在图47所示的制造步骤中，除去抗蚀膜78。
接下来，在图48所示的制造步骤中，形成封装树脂72，以覆盖图47所示结构的顶面。封装树脂72可以例如通过转移成型方法或压缩成型方法形成。对于封装树脂72，可以使用例如环氧树脂。
接下来，在图49所示的制造步骤中，除去封装树脂72的多余部分，以使金属柱71的顶面71A与封装树脂72的顶面72A大致齐平。更具体地说，例如通过等离子灰化除去封装树脂72的多余部分。
之后，通过执行与参照第一实施例描述的图20至图22所示步骤类似的制造步骤，完成多个半导体器件70。
根据该实施例的半导体器件的制造方法，在形成绝缘树脂13以覆盖多个内部连接端子12以及多个半导体芯片11的形成有内部连接端子12的表面之后，通过在绝缘树脂13之上顺序形成用于形成配线图案14、15的第一金属层54、第二金属层55以及第三金属层74，并且按压第三金属层74以使第一金属层54与多个内部连接端子12压力结合，就不再需要如下步骤：使多个内部连接端子12的高度齐平的步骤，以及研磨绝缘树脂13以使多个内部连接端子12的一部分从绝缘树脂13露出的步骤，如此可以减少制造步骤的数量，从而能够降低半导体器件70的制造成本。
此外，通过在外部连接端子17与连接片51之间形成金属柱71，可以减缓施加于外部连接端子17上的应力。
在该实施例的半导体器件70中，描述的是在配线图案14、15与半导体芯片11之间设置绝缘树脂13的情况，然而，可以使用第二实施例中所描述的各向异性导电树脂41来代替绝缘树脂13。在这种情况下，可以获得与根据第二实施例的半导体器件40的制造方法所获得的效果类似的效果。
在各个实施例中，如果半导体基板是具有8英寸直径的晶片，则通过在压力结合步骤中在150℃至200℃温度下施加11,000kg或更大的压力，可以达到本发明的目的。
尽管至此已经描述了本发明的优选实施例，然而本发明不限于所公开的任何具体的实施例，可以在权利要求书所述的本发明的范围和精髓内进行各种变化和修改。
本发明适用于在平面图中尺寸与半导体芯片大致相同的半导体器件的制造方法，其中，半导体芯片以倒装方式结合到配线图案上。

Claims (16)

1.一种半导体器件的制造方法，所述半导体器件包括：
半导体基板，多个半导体芯片形成于其上；
所述多个半导体芯片，其具有在背对半导体基板一侧形成在半导体芯片中的电极片；
内部连接端子，其设置在所述电极片上；以及
配线图案，其与所述内部连接端子连接，
所述方法包括：
绝缘树脂形成步骤，其用于形成绝缘树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层形成步骤，其用于在所述绝缘树脂上形成金属层；
压力结合步骤，其用于通过按压所述金属层而使所述金属层与所述内部连接端子压力结合；以及
配线图案形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述金属层而形成所述配线图案。
2.一种半导体器件的制造方法，所述半导体器件包括：
半导体基板，多个半导体芯片形成于其上；
所述多个半导体芯片，其具有在背对半导体基板一侧形成在半导体芯片中的电极片；
内部连接端子，其设置在所述电极片上；以及
配线图案，其与所述内部连接端子连接，所述方法包括：
绝缘树脂形成步骤，其用于形成绝缘树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层层压步骤，其用于在所述绝缘树脂之上顺序层压第一金属层和第二金属层；
压力结合步骤，其用于通过按压所述第二金属层而使所述第一金属层与所述内部连接端子压力结合；
连接片形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
3.根据权利要求2所述的半导体器件的制造方法，其中，
所述第一金属层是蚀刻所述第二金属层时的阻蚀层。
4.一种半导体器件的制造方法，所述半导体器件包括：
半导体基板，多个半导体芯片形成于其上；
所述多个半导体芯片，其具有在背对半导体基板一侧形成在半导体芯片中的电极片；
内部连接端子，其设置在所述电极片上；以及
配线图案，其与所述内部连接端子连接，
所述方法包括：
绝缘树脂形成步骤，其用于形成绝缘树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
层层压步骤，其用于在所述绝缘树脂之上顺序层压第一金属层、第二金属层、以及用于保护所述第二金属层的保护层；
压力结合步骤，其用于在所述层层压步骤之后通过按压所述保护层而使所述第一金属层与所述内部连接端子压力结合；
保护层除去步骤，其用于在所述压力结合步骤之后除去所述保护层；
连接片形成步骤，其用于通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
5.根据权利要求4所述的半导体器件的制造方法，其中，
所述第一金属层是蚀刻所述第二金属层时的阻蚀层。
6.一种半导体器件的制造方法，所述半导体器件包括：
半导体基板，多个半导体芯片形成于其上；
所述多个半导体芯片，其具有在背对半导体基板一侧形成在半导体芯片中的电极片；
内部连接端子，其设置在所述电极片上；以及
配线图案，其与所述内部连接端子连接，
所述方法包括：
绝缘树脂形成步骤，其用于形成绝缘树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层层压步骤，其用于在所述绝缘树脂之上顺序层压第一金属层、第二金属层以及第三金属层；
压力结合步骤，其用于通过按压所述第三金属层而使所述第一金属层与所述内部连接端子压力结合；
金属柱形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述第三金属层而形成金属柱；
连接片形成步骤，其用于通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
7.根据权利要求6所述的半导体器件的制造方法，其中，
所述第二金属层是蚀刻所述第三金属层时的阻蚀层。
8.根据权利要求6所述的半导体器件的制造方法，其中，
所述第一金属层是蚀刻所述第二金属层时的阻蚀层。
9.一种半导体器件的制造方法，所述半导体器件包括：
半导体基板，多个半导体芯片形成于其上；
所述多个半导体芯片，其具有在背对半导体基板一侧形成在半导体芯片中的电极片；
内部连接端子，其设置在所述电极片上；以及
配线图案，其与所述内部连接端子连接，
所述方法包括：
各向异性导电树脂形成步骤，其用于形成各向异性导电树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层形成步骤，其用于在所述各向异性导电树脂之上形成金属层；
压力结合步骤，其用于通过按压所述金属层而使所述金属层与所述内部连接端子压力结合；以及
配线图案形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述金属层而形成所述配线图案。
10.一种半导体器件的制造方法，所述半导体器件包括：
半导体基板，多个半导体芯片形成于其上；
所述多个半导体芯片，其具有在背对半导体基板一侧形成在半导体芯片中的电极片；
内部连接端子，其设置在所述电极片上；以及
配线图案，其与所述内部连接端子连接，
所述方法包括：
各向异性导电树脂形成步骤，其用于形成各向异性导电树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层层压步骤，其用于在所述各向异性导电树脂之上顺序层压第一金属层和第二金属层；
压力结合步骤，其用于通过按压所述第二金属层而使所述第一金属层与所述内部连接端子压力结合；
连接片形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
11.根据权利要求10所述的半导体器件的制造方法，其中，
所述第一金属层是蚀刻所述第二金属层时的阻蚀层。
12.一种半导体器件的制造方法，所述半导体器件包括：
半导体基板，多个半导体芯片形成于其上；
所述多个半导体芯片，其具有在背对半导体基板一侧形成在半导体芯片中的电极片；
内部连接端子，其设置在所述电极片上；以及
配线图案，其与所述内部连接端子连接，
所述方法包括：
各向异性导电树脂形成步骤，其用于形成各向异性导电树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
层层压步骤，其用于在所述各向异性导电树脂之上顺序层压第一金属层、第二金属层、以及用于保护所述第二金属层的保护层；
压力结合步骤，其用于在所述层层压步骤之后通过按压所述保护层而使所述第一金属层与所述内部连接端子压力结合；
保护层除去步骤，其用于在所述压力结合步骤之后除去所述保护层；
连接片形成步骤，其用于通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
13.根据权利要求12所述的半导体器件的制造方法，其中，
所述第一金属层是蚀刻所述第二金属层时的阻蚀层。
14.一种半导体器件的制造方法，所述半导体器件包括：
半导体基板，多个半导体芯片形成于其上；
所述多个半导体芯片，其具有在背对半导体基板一侧形成在半导体芯片中的电极片；
内部连接端子，其设置在所述电极片上；以及
配线图案，其与所述内部连接端子连接，
所述方法包括：
各向异性导电树脂形成步骤，用于形成各向异性导电树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；
金属层层压步骤，其用于在所述各向异性导电树脂之上顺序层压第一金属层、第二金属层以及第三金属层；
压力结合步骤，其用于通过按压所述第三金属层而使所述第一金属层与所述内部连接端子压力结合；
金属柱形成步骤，其用于在所述压力结合步骤之后通过蚀刻所述第三金属层而形成金属柱；
连接片形成步骤，其用于通过蚀刻所述第二金属层而形成连接片；以及
配线图案形成步骤，其用于通过蚀刻所述第一金属层而形成所述配线图案。
15.根据权利要求14所述的半导体器件的制造方法，其中，
所述第二金属层是蚀刻所述第三金属层时的阻蚀层。
16.根据权利要求14所述的半导体器件的制造方法，其中，
所述第一金属层是蚀刻所述第二金属层时的阻蚀层。
CN2007101541921A 2006-09-26 2007-09-24 半导体器件的制造方法 Expired - Fee Related CN101154606B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-260948 2006-09-26
JP2006260948A JP4105202B2 (ja) 2006-09-26 2006-09-26 半導体装置の製造方法
JP2006260948 2006-09-26

Publications (2)

Publication Number Publication Date
CN101154606A CN101154606A (zh) 2008-04-02
CN101154606B true CN101154606B (zh) 2011-04-13

Family

ID=38847000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101541921A Expired - Fee Related CN101154606B (zh) 2006-09-26 2007-09-24 半导体器件的制造方法

Country Status (6)

Country Link
US (1) US7749889B2 (zh)
EP (1) EP1906445A3 (zh)
JP (1) JP4105202B2 (zh)
KR (1) KR20080028283A (zh)
CN (1) CN101154606B (zh)
TW (1) TW200818358A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303443A (zh) * 2007-05-11 2008-11-12 鸿富锦精密工业（深圳）有限公司 相机模组及其组装方法
JP4121542B1 (ja) * 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置の製造方法
JP5064157B2 (ja) * 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
JP2010010249A (ja) 2008-06-25 2010-01-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
EP2421341B1 (en) 2008-12-22 2013-09-11 Fujitsu Limited Electronic component and method of manufacturing the same
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2015076446A (ja) * 2013-10-07 2015-04-20 日立化成株式会社 太陽電池セル
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
KR102256299B1 (ko) 2016-08-02 2021-05-26 삼성에스디아이 주식회사 리튬이차전지용 리튬 코발트 복합 산화물 및 이를 포함한 양극을 함유한 리튬이차전지
KR102256296B1 (ko) * 2016-08-02 2021-05-26 삼성에스디아이 주식회사 리튬이차전지용 리튬 코발트 복합 산화물 및 이를 포함한 양극을 함유한 리튬이차전지
KR102374316B1 (ko) * 2017-06-20 2022-03-15 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503112A (en) * 1981-06-12 1985-03-05 Oak Industries Inc. Printed circuit material
EP1291906A1 (en) * 2000-04-19 2003-03-12 Toyo Kohan Co., Ltd. Semiconductor device and fabrication method therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
KR100218996B1 (ko) 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
JP3378171B2 (ja) 1997-06-02 2003-02-17 山一電機株式会社 半導体パッケージの製造方法
JP3780688B2 (ja) 1998-02-27 2006-05-31 日立化成工業株式会社 Ｃｓｐ用基板の製造法
TW495436B (en) * 1999-06-10 2002-07-21 Toyo Kohan Co Ltd Clad plate of interposer formation for semiconductor device, interposer for semiconductor device, and their manufacturing methods
JP2002110854A (ja) 2000-09-28 2002-04-12 Nec Corp 半導体装置およびその製造方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3614828B2 (ja) 2002-04-05 2005-01-26 沖電気工業株式会社 チップサイズパッケージの製造方法
JP2004193297A (ja) 2002-12-11 2004-07-08 Dainippon Printing Co Ltd ウェハレベルパッケージおよびその製造方法
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503112A (en) * 1981-06-12 1985-03-05 Oak Industries Inc. Printed circuit material
EP1291906A1 (en) * 2000-04-19 2003-03-12 Toyo Kohan Co., Ltd. Semiconductor device and fabrication method therefor

Also Published As

Publication number Publication date
TW200818358A (en) 2008-04-16
CN101154606A (zh) 2008-04-02
EP1906445A3 (en) 2009-11-25
KR20080028283A (ko) 2008-03-31
JP2008084958A (ja) 2008-04-10
US20080076207A1 (en) 2008-03-27
US7749889B2 (en) 2010-07-06
EP1906445A2 (en) 2008-04-02
JP4105202B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
CN101154606B (zh) 半导体器件的制造方法
EP2006908B1 (en) Electronic device and method of manufacturing the same
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
US8211754B2 (en) Semiconductor device and manufacturing method thereof
US8288865B2 (en) Semiconductor module having semiconductor device mounted on device mounting substrate
KR20090029660A (ko) 반도체 장치의 제조 방법
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
WO2011136363A1 (ja) 回路装置の製造方法
US7964493B2 (en) Method of manufacturing semiconductor device
CN101393877A (zh) 制造半导体器件的方法
JP5238985B2 (ja) 半導体装置の製造方法
JP2004080006A (ja) 半導体装置の製造方法
JP3877700B2 (ja) 半導体装置及びその製造方法
JP2010016395A5 (zh)
US8148254B2 (en) Method of manufacturing semiconductor device
JP4401330B2 (ja) 半導体装置及びその製造方法
JP2008147367A (ja) 半導体装置及びその製造方法
JP4286264B2 (ja) 半導体装置及びその製造方法
KR100523298B1 (ko) 금 범프가 형성된 반도체 칩과 그 제조방법
CN112992840A (zh) 封装结构及其制造方法
JP2006100580A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

Termination date: 20190924