CN112992840A - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN112992840A
CN112992840A CN201911296304.6A CN201911296304A CN112992840A CN 112992840 A CN112992840 A CN 112992840A CN 201911296304 A CN201911296304 A CN 201911296304A CN 112992840 A CN112992840 A CN 112992840A
Authority
CN
China
Prior art keywords
layer
conductive
circuit
package structure
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911296304.6A
Other languages
English (en)
Inventor
王纯敏
林溥如
柯正达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201911296304.6A priority Critical patent/CN112992840A/zh
Publication of CN112992840A publication Critical patent/CN112992840A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种封装结构，包括线路重布结构、晶片、内导电强化元件及保护层。线路重布结构包括第一线路层及设置于第一线路层之上的第二线路层。第一线路层电性连接第二线路层。晶片设置于线路重布结构上，并电性连接第二线路层。内导电强化元件设置于线路重布结构上。内导电强化元件具有30～200GPa的杨氏模数。保护层覆盖晶片及内导电强化元件的开口侧壁。在此揭露的封装结构具有足够的机械强度，不易有翘曲现象的发生。

Description

封装结构及其制造方法
技术领域
本发明是关于一种封装结构，以及关于一种封装结构的制造方法。
背景技术
传统上，晶片封装结构包括基板、位于基板上的晶片及覆盖晶片的封装材料层。由于基板、晶片及封装材料层的热膨胀系数差异大，当执行热制造过程以形成晶片及封装材料层于基板上时，晶片封装结构经常严重翘曲。因此，降低了晶片封装结构安装在印刷电路板上的良率。
另一方面，当欲形成一封装结构形成于另一封装结构上的堆迭式封装结构(package-on-package，POP)时，翘曲现象亦导致制造过程上的困难。
发明内容
本发明的一些实施方式是提供一种封装结构，包括线路重布结构、晶片、至少一个内导电强化元件、及第一保护层。线路重布结构包括第一线路层及设置于第一线路层之上的第二线路层，其中第一线路层电性连接第二线路层。晶片设置于线路重布结构上，并电性连接第二线路层。内导电强化元件设置于线路重布结构上。内导电强化元件包括强化层及导电连接件。强化层具有30～200GPa的杨氏模数(Young's modulus)，且强化层具有通孔。导电连接件设置于通孔中。导电连接件的顶部及底部暴露于强化层外，且电性连接第二线路层。第一保护层覆盖晶片。
在一些实施方式中，第一保护层覆盖内导电强化元件的开口侧壁。
在一些实施方式中，内导电强化元件围绕晶片。
在一些实施方式中，强化层包括但不限于双马来酰亚胺三嗪树脂、环氧树脂、玻璃或陶瓷。
在一些实施方式中，内导电强化元件的上表面及第一保护层的上表面共平面。
在一些实施方式中，封装结构更包含导电件设置在导电连接件的底部，且电性连接第二线路层。
在一些实施方式中，封装结构更包含电子元件设置于第一保护层之上，并电性连接导电连接件的顶部。
在一些实施方式中，封装结构进一步包括基板结构及第二保护层。基板结构设置于第一保护层与电子元件之间，且电子元件通过基板结构电性连接至导电连接件的顶部。第二保护层覆盖电子元件。
在一些实施方式中，封装结构更包含第一保护层填充于晶片与第二线路重布层之间的间隙。
在一些实施方式中，第一保护层填充于内导电强化元件部分底面与第二线路重布层之间的间隙。
本发明的一些实施方式另提供一种封装结构的制造方法，包括下列操作：(i)提供线路重布结构，其中线路重布结构包括第一线路层及设置于第一线路层之上的第二线路层，且第一线路层电性连接第二线路层；(ii)形成至少一个内导电强化元件于线路重布结构上，其中内导电强化元件包括：强化层，具有30～200GPa的杨氏模数，其中强化层具有通孔；以及导电连接件，设置于通孔中，其中导电连接件的顶部及底部暴露于强化层外，且电性连接第二线路层；(iii)设置晶片于线路重布结构上，其中晶片电性连接第二线路层；以及(iv)形成第一保护层覆盖晶片及内导电强化元件。
在一些实施方式中，操作(ii)包括下列步骤：(a)提供基板，其中基板具有30～200GPa的杨氏模数；(b)对基板进行钻孔制造过程，以形成具有通孔的强化层；(c)形成导电连接件于通孔中以形成内导电强化元件；以及(d)设置内导电强化元件于线路重布结构上。
在一些实施方式中，(ii)形成内导电强化元件于线路重布结构上的步骤，包含形成导电件在导电连接件的底部，且电性连接第二线路层。
在一些实施方式中，制造方法更包含(v)设置电子元件于第一保护层之上，其中电子元件电性连接导电连接件的顶部。
在一些实施方式中，在操作(v)中，电子元件设置于基板结构上并被第二保护层所覆盖，且电子元件通过基板结构电性连接至导电连接件的顶部。
附图说明
当结合附图阅读以下详细描述时，本发明的各种态样将最易于理解。应注意的是，根据行业标准操作规程，各种特征结构可能并非按比例绘制。事实上，为了论述的清晰性，可以任意地增大或减小各种特征结构的尺寸。
图1为本发明的第一实施方式的封装结构的剖面示意图。
图2为本发明第一实施方式的封装结构的俯视示意图。
图3为本发明的第二实施方式的封装结构的剖面示意图。
图4～图12为本发明第一实施方式的封装结构的制造方法的各个阶段的剖面示意图。
【主要元件符号说明】
10、10’：封装结构 100：线路重布结构
110：第一线路重布层 111：第一线路层
112：第一绝缘层 112a：导通孔
113：第一导电接触件 120：第二线路重布层
121：第二线路层 122：第二绝缘层
122a：导通孔 123：第二导电接触件
130：第三线路重布层 131：第三线路层
132：第三绝缘层 132a：导通孔
133：第三导电接触件 140：导电垫
200：晶片 210：金属凸块
220：焊接材料 300：内导电强化元件
310：强化层 310a：通孔
320：导电连接件 330：导电件
400：第一保护层 410：第二保护层
500：焊球 510：焊接材料
600：电子元件 601：导线
700：基板结构 710：第一导电垫
720：第二导电垫 S：基板
D1：水平距离
具体实施方式
为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。
再者，空间相对用语，例如「下方」、「之下」、「上方」、「之上」等，这是为了便于叙述一元件或特征与另一元件或特征之间的相对关系。这些空间上的相对用语的真实意义包含其他的方位。例如，当图式上下翻转180度时，一元件与另一元件之间的关系，可能从「下方」、「之下」变成「上方」、「之上」。此外，本文中所使用的空间上的相对叙述也应作同样的解释。
请参考图1，图1为本发明第一实施方式的封装结构10的剖面示意图。封装结构10包括线路重布结构100、晶片200、内导电强化元件300、第一保护层400、以及焊球500。
在一些实施方式中，线路重布结构100包括，但不限于一层或多层的线路重布层，视实际设计与需求决定。
在一实施方式中，线路重布结构100包括三层线路重布层。线路重布结构100包括第一线路重布层110、第二线路重布层120、第三线路重布层130、以及导电垫140。具体地，第一线路重布层110包括第一线路层111、第一绝缘层112、以及第一导电接触件113。在一些实施例中，第一线路层111及第一导电接触件113包括任何导电材料，例如铜、镍或银等金属。在一些实施例中，第一线路层111的线宽和线距小于8微米，例如7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第一绝缘层112覆盖第一线路层111，且第一绝缘层112具有导通孔112a。在一些实施例中，第一绝缘层112包括光敏介电材料。导通孔112a暴露出第一线路层111的一部分，且第一导电接触件113共型地形成于导通孔112a中，从而第一导电接触件113接触第一线路层111。
第二线路重布层120设置于第一线路重布层110之上。具体地，第二线路重布层120包括第二线路层121、第二绝缘层122、以及第二导电接触件123。第二线路层121接触第一导电接触件113，从而第二线路层121与第一线路层111电性连接。在一些实施例中，第二线路层121及第二导电接触件123包括任何导电材料，例如铜、镍或银等金属。在一些实施例中，第二线路层121的线宽和线距小于8微米，例如7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第二绝缘层122覆盖第二线路层121，且第二绝缘层122具有导通孔122a。在一些实施例中，第二绝缘层122包括光敏介电材料。导通孔122a暴露出第二线路层121的一部分，且第二导电接触件123共型地形成于导通孔122a中，从而第二导电接触件123接触第二线路层121。
第三线路重布层130设置于第二线路重布层120之上。具体地，第三线路重布层130包括第三线路层131、第三绝缘层132、以及第三导电接触件133。第三线路层131接触第二导电接触件123，从而第三线路层131与第二线路层121电性连接。在一些实施例中，第三线路层131及第三导电接触件133包括任何导电材料，例如铜、镍或银等金属。在一些实施例中，第三线路层131的线宽和线距小于8微米，例如7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第三绝缘层132覆盖第三线路层131，且第三绝缘层132具有导通孔132a。在一些实施例中，第三绝缘层132包括光敏介电材料。导通孔132a暴露出第三线路层131的一部分，且第三导电接触件133共型地形成于导通孔132a中，从而第三导电接触件133接触第三线路层131。
导电垫140接触第三导电接触件133，从而导电垫140与第三线路层131电性连接。在一些实施例中，导电垫140包括任何导电材料，例如铜、镍或银等金属。
晶片200设置于线路重布结构100之上，并与第三线路层131电性连接。具体地，晶片200的下表面设置有多个金属凸块210(例如晶片接脚)，并且金属凸块210经由焊接材料220与导电垫140及第三导电接触件133接合，从而晶片200与第三线路层131电性连接。
内导电强化元件300设置于线路重布结构100上，且内导电强化元件300包括强化层310及导电连接件320。在一些实施例中，导电连接件320包括任何导电材料，例如铜、镍或银等金属。具体地，强化层310具有通孔310a，且导电连接件320设置于通孔310a中。更具体地，导电连接件320的顶部及底部暴露于强化层310外。在一些实施例中，导电连接件320与第三线路层131经由导电件330电性连接。在一实施例中，导电件包括焊接凸块，设置在导电连接件320的底部，从而导电连接件320电性连接第三线路层131。更具体地，焊接凸块可以是焊球，其材质包括铅、锡、银、铜、铋、锑、锌或等焊接金属，但不以此为限。在一些实施例中，内导电强化元件300更包括位于强化层310上表面与下表面的两层保护层，其材质可为防焊材料、也可为树脂材料，例如环氧树脂。保护层的形成方法可例如为贴合、印刷或涂布等方式。更具体地，导电连接件320的顶部暴露于上方的保护层外并与保护层共平面，导电连接件320的底部接合的导电件330凸出于下方的的保护层。应理解的是，强化层310具有30～200GPa的杨氏模数，例如100、150或200GPa。如前所述，现有习知的晶片封装结构常因热制造过程而产生严重翘曲。特别地，当晶片封装结构的尺寸达到一定范围以上时，翘曲现象特别严重，例如当晶片封装结构的长为15毫米以上且宽为15毫米以上时。然而，借由强化层310的设置，本发明的封装结构10不易有翘曲现象的发生。
详细而言，强化层310具有30～200GPa的杨氏模数，因此提供封装结构10足够的机械强度。据此，即使封装结构10中的各元件材料之间的热膨胀系数差异很大，亦不易有翘曲现象的发生。在一些实施例中，强化层310包括但不限于双马来酰亚胺三嗪(bismaleimide-tirazine，BT)树脂、环氧树脂、锡膏或铜膏。较佳地，在一些实施例中，强化层310与晶片200具有水平距离D1，且水平距离D1为50～1000微米。
在另一实施方式中，线路重布结构100包括两层线路重布层。例如，线路重布结构100包括第一线路重布层110及第三线路重布层130。具有两层线路重布层或三层线路重布层的封装结构10，都是由最上层的线路重布层电性连接晶片20，且内导电强化元件300设置于最上层的线路重布层上。其他构件与三层线路重布层的实施方式相同，因此不再赘述。
图2为本发明一实施方式的封装结构10的俯视示意图。如图2所示，内导电强化元件300的导电连接件320设置在邻近封装结构10的四个侧边上，且裸露出的部分为导电连接件320的顶部。
回到图1，第一保护层400覆盖晶片200及内导电强化元件300的开口侧壁与部分底面，并填充于晶片200与第三线路重布层130之间的间隙、以及内导电强化元件300部分底面与第三线路重布层130之间的间隙。具体地，内导电强化元件300的上表面及第一保护层400的上表面共平面。第一保护层400可保护晶片200的金属凸块210、焊接材料220与导电垫140之间的接合，从而避免剥离的情况发生。另一方面，第一保护层400亦可阻隔水气，并且避免金属凸块210、焊接材料220、以及导电垫140的氧化。在一些实施例中，第一保护层400包括树脂。
焊球500设置于线路重布结构100下。具体地，焊球500接触第一线路层111，从而焊球500与第一线路层111电性连接。在一些实施例中，焊球500包括铅、锡、银、铜、铋、锑、锌或等焊接金属，但不以此为限。
请参考图3，图3为本发明第二实施方式的封装结构10’的剖面示意图。封装结构10’包括线路重布结构100、晶片200、内导电强化元件300、第一保护层400、焊球500以及电子元件600。关于线路重布结构100、晶片200、内导电强化元件300、第一保护层400以及焊球500的细节，请参考图1及对应的相关段落的叙述，在此不加以赘述。
电子元件600设置于第一保护层400之上，并电性连接导电连接件320的顶部。具体地，电子元件600设置于基板结构700上，且被第二保护层410所覆盖。基板结构700具有第一导电垫710、第二导电垫720及内部线路，且内部线路电性连接第一导电垫710及第二导电垫720。如图3所示，电子元件600通过导线601电性连接至第一导电垫710。此外，第二导电垫720通过焊接材料510与导电连接件320的顶部电性连接。在一些实施例中，焊接材料510包括铅、锡、银、铜、铋、锑、锌或等焊接金属，但不以此为限。
第二保护层410可阻隔水气，并且避免导线601、以及第一导电垫710的氧化。在一些实施例中，第二保护层410包括树脂。在一些实施例中，电子元件600为内存。
本发明亦提供一种封装结构的制造方法。图4～图12为本发明第一实施方式的封装结构10的制造方法的各个阶段的剖面示意图。
如图4所示，形成离型膜(release film)于基板S之上，形成第一线路层111于离形膜之上。例如，形成导电材料于离型膜之上，并图案化导电材料以形成第一线路层111。在一些实施例中，形成导电材料的方式包括电镀、化学气相沉积、物理气相沉积等，但不以此为限。
接下来，如图5所示，形成第一绝缘层112覆盖第一线路层111，并且第一绝缘层112包括暴露出第一线路层111的一部分的导通孔112a。例如，形成介电材料于第一线路层111之上，并图案化介电材料以形成导通孔112a。在一些实施例中，形成介电材料的方法包括化学气相沉积、物理气相沉积等，但不以此为限。在一些实施例中，图案化导电材料和介电材料的方法包括沉积光阻于待图案化层上，并经过曝光和显影来形成图案化光阻层。接着，使用此图案化光阻层作为蚀刻遮罩来蚀刻待图案化层。最后，移除图案化光阻层。可代替地，在介电材料为光敏介电材料的实施例中，可借由曝光和显影来移除光敏介电材料的一部分以完成图案化。
接着，形成第二线路层121于第一绝缘层112之上，以及共型地形成第一导电接触件113于导通孔112a中。例如，形成导电材料于第一绝缘层112之上，并共型地形成于导通孔112a中。接着，图案化导电材料以形成第二线路层121和第一导电接触件113。
接下来，如图6所示，形成第二绝缘层122覆盖第二线路层121，并且第二绝缘层122包括暴露出第二线路层121的一部分的导通孔122a。例如，形成介电材料于第二线路层121之上，并图案化介电材料以形成导通孔122a。
接着，形成第三线路层131于第二绝缘层122之上，以及共型地形成第二导电接触件123于导通孔122a中。例如，形成导电材料于第二绝缘层122之上，并共型地形成于导通孔122a中。接着，图案化导电材料以形成第三线路层131和第二导电接触件123。
接下来，如图7所示，形成第三绝缘层132覆盖第三线路层131，并且第三绝缘层132包括暴露出第三线路层131的一部分的导通孔132a。例如，形成介电材料于第三线路层131之上，并图案化介电材料以形成导通孔132a。
接着，形成导电垫140于第三绝缘层132之上，以及共型地形成第三导电接触件133于导通孔132a中。例如，形成导电材料于第三绝缘层132之上，并共型地形成于导通孔132a中。接着，图案化导电材料以形成导电垫140和第三导电接触件133。从而，形成线路重布结构100于基板S上。值得一提的是，导电垫140具有凹陷处，提供特定的技术效果。详细而言，在接合导电连接件320与导电垫140时，导电连接件320的底部借由导电件330，以对准并挤压导电垫140的凹陷处的斜面。
接下来，如图8及图9所示，形成内导电强化元件300于线路重布结构100上。例如，将内导电强化元件300下表面的多个导电件330与导电垫140接合，使用导电件330将内导电强化元件300附接至第三线路重布层130上。
接着，如图8及图9所示，设置晶片200于线路重布结构100上。例如，使用焊接材料220将晶片200下表面的多个金属凸块210(例如晶片接脚)与导电垫140接合。
接下来，如图10所示，形成第一保护层400覆盖晶片200及内导电强化元件300，并且填充于晶片200与第三线路重布层130之间的间隙。
接着，使用化学机械研磨(chemical mechanical polishing，CMP)制造过程移除第一保护层400的顶部，从而形成如图11所示的暴露出内导电强化元件300的上表面的第一保护层400。须说明的是，移除第一保护层400的顶部提供提特定的技术效果。详细而言，第一保护层400的材料的热膨胀系数通常与其他元件的热膨胀系数差异大，因此过厚的第一保护层400容易造成封装结构的翘曲。借由移除第一保护层400的顶部，可改善封装结构的翘曲现象。
接下来，剥离离型膜以及基板S以暴露出第一线路层111。随后，如图12所示形成接触第一线路层111的焊球500，从而形成封装结构10。
本发明第二实施方式的封装结构10’的制造方法，如图4至图11所示的各个阶段的剖面示意图。接下来，如图3所示，设置电子元件600于第一保护层400之上，并使电子元件600电性连接导电连接件320的顶部。具体地，使用焊接材料510将第二导电垫720与导电连接件320的顶部接合。电子元件600通过导线601电性连接至第一导电垫710，且第一导电垫710通过内部线路电性连接至第二导电垫720。因此，电子元件600与导电连接件320的顶部电性连接。
接下来，剥离离型膜以及基板S以暴露出第一线路层111。随后，形成接触第一线路层111的焊球500，从而形成如图3所示的封装结构10’。
由上述发明实施例可知，本发明的一些实施方式中的封装结构具有足够的机械强度。因此，即使封装结构中的各元件材料之间的热膨胀系数差异很大，亦不易有翘曲现象的发生。此外，由于封装结构不易有翘曲现象的发生，因此适合设置另一封装结构于此封装结构上以制成堆迭式封装结构。
虽然本发明已以实施方式揭露如上，但其他实施方式亦有可能。因此，所请请求项的精神与范围并不限定于此处实施方式所含的叙述。
任何熟习此技艺者可明了，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视申请专利范围所界定者为准。

Claims (15)

1.一种封装结构，其特征在于，包括：
线路重布结构，包括第一线路层及设置于该第一线路层之上的第二线路层，其中该第一线路层电性连接该第二线路层；
晶片，设置于该线路重布结构上，并电性连接该第二线路层；
至少一个内导电强化元件，设置于该线路重布结构上，其中该内导电强化元件包括：
强化层，具有30～200GPa的杨氏模数，其中该强化层具有通孔；
导电连接件，设置于该通孔中，其中该导电连接件的顶部及底部暴露于该强化层外，且电性连接该第二线路层；以及
第一保护层，覆盖该晶片。
2.根据权利要求1所述的封装结构，其特征在于：其中该第一保护层覆盖该内导电强化元件的开口侧壁。
3.根据权利要求1所述的封装结构，其特征在于：其中该内导电强化元件围绕该晶片。
4.根据权利要求1所述的封装结构，其特征在于：其中该强化层材料包括双马来酰亚胺三嗪树脂、环氧树脂、玻璃或陶瓷。
5.根据权利要求1所述的封装结构，其特征在于：其中该内导电强化元件的上表面及该第一保护层的上表面共平面。
6.根据权利要求1所述的封装结构，其特征在于：更包括导电件，设置在该导电连接件的该底部，且电性连接该第二线路层。
7.根据权利要求2所述的封装结构，其特征在于：更包含电子元件，设置于该第一保护层之上，并电性连接该导电连接件的该顶部。
8.根据权利要求7所述的封装结构，其特征在于，进一步包括：
基板结构，设置于该第一保护层与该电子元件之间，且该电子元件通过该基板结构电性连接至该导电连接件的该顶部；以及
第二保护层，覆盖该电子元件。
9.根据权利要求1所述的封装结构，其特征在于：更包含该第一保护层填充于该晶片与该第二线路重布层之间的间隙。
10.根据权利要求9所述的封装结构，其特征在于：更包含该第一保护层填充于该内导电强化元件部分底面与该第二线路重布层之间的间隙。
11.一种封装结构的制造方法，其特征在于，包括下列操作：
(i)提供线路重布结构，其中该线路重布结构包括第一线路层及设置于该第一线路层之上的第二线路层，且该第一线路层电性连接该第二线路层；
(ii)形成至少一个内导电强化元件于该线路重布结构上，其中该内导电强化元件包括：
强化层，具有30～200GPa的杨氏模数，其中该强化层具有通孔；以及
导电连接件，设置于该通孔中，其中该导电连接件的顶部及底部暴露于该强化层外，且电性连接该第二线路层；
(iii)设置晶片于该线路重布结构上，其中该晶片电性连接该第二线路层；以及
(iv)形成第一保护层覆盖该晶片及该内导电强化元件。
12.根据权利要求11所述的封装结构的制造方法，其特征在于，其中操作(ii)包括下列步骤：
(a)提供基板，其中该基板具有30～200GPa的杨氏模数；
(b)对该基板进行钻孔制造过程，以形成具有该通孔的该强化层；
(c)形成该导电连接件于该通孔中以形成内导电强化元件；以及
(d)设置该内导电强化元件于该线路重布结构上。
13.根据权利要求11所述的封装结构的制造方法，其特征在于：其中操作(ii)包括形成一导电件在该导电连接件的该底部，且电性连接该第二线路层。
14.根据权利要求11所述的封装结构的制造方法，其特征在于：更包含(v)设置电子元件于该第一保护层之上，其中该电子元件电性连接该导电连接件的该顶部。
15.根据权利要求14所述的封装结构的制造方法，其特征在于：其中在操作(v)中，该电子元件设置于基板结构上并被第二保护层所覆盖，且该电子元件通过该基板结构电性连接至该导电连接件的该顶部。
CN201911296304.6A 2019-12-16 2019-12-16 封装结构及其制造方法 Pending CN112992840A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911296304.6A CN112992840A (zh) 2019-12-16 2019-12-16 封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911296304.6A CN112992840A (zh) 2019-12-16 2019-12-16 封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN112992840A true CN112992840A (zh) 2021-06-18

Family

ID=76343523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911296304.6A Pending CN112992840A (zh) 2019-12-16 2019-12-16 封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112992840A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267230A1 (en) * 2008-04-24 2009-10-29 Mutual-Pak Technology Co., Ltd. Package structure for integrated circuit device and method of the same
US20120018871A1 (en) * 2010-07-21 2012-01-26 Samsung Electronics Co., Ltd Stack package and semiconductor package including the same
US20170287871A1 (en) * 2016-03-29 2017-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US9911672B1 (en) * 2016-09-30 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, method for fabricating integrated fan-out packages, and method for fabricating semiconductor devices
TW201814857A (zh) * 2016-09-21 2018-04-16 南韓商三星電子股份有限公司 扇出型半導體封裝
CN111312665A (zh) * 2018-12-12 2020-06-19 欣兴电子股份有限公司 封装结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267230A1 (en) * 2008-04-24 2009-10-29 Mutual-Pak Technology Co., Ltd. Package structure for integrated circuit device and method of the same
US20120018871A1 (en) * 2010-07-21 2012-01-26 Samsung Electronics Co., Ltd Stack package and semiconductor package including the same
US20170287871A1 (en) * 2016-03-29 2017-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
TW201814857A (zh) * 2016-09-21 2018-04-16 南韓商三星電子股份有限公司 扇出型半導體封裝
US9911672B1 (en) * 2016-09-30 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, method for fabricating integrated fan-out packages, and method for fabricating semiconductor devices
CN111312665A (zh) * 2018-12-12 2020-06-19 欣兴电子股份有限公司 封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US6667190B2 (en) Method for high layout density integrated circuit package substrate
US20090032971A1 (en) Die Stacking Apparatus and Method
KR100969441B1 (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
US11410940B2 (en) Package structure with structure reinforcing element and manufacturing method thereof
US9548283B2 (en) Package redistribution layer structure and method of forming same
US11600564B2 (en) Redistribution substrate, method of fabricating the same, and semiconductor package including the same
CN110718528A (zh) 半导体封装件
KR20150073864A (ko) 비아없는 기판을 갖는 집적 회로 패키징 시스템 및 그것을 제조하는 방법
KR102041373B1 (ko) 반도체 소자 및 제조 방법
CN112397462B (zh) 半导体封装结构及其制造方法
CN111312665B (zh) 封装结构及其制造方法
TWI685284B (zh) 封裝結構及其製造方法
CN112992840A (zh) 封装结构及其制造方法
KR20130112353A (ko) 반도체 패키지 및 그 제조방법
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US10950535B2 (en) Package structure and method of manufacturing the same
TWI720735B (zh) 封裝結構及其製造方法
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
TWI832571B (zh) 電子封裝件及其製法
CN111354686B (zh) 电子封装件及其制法暨封装用基板及其制法
US20230387059A1 (en) Semiconductor device and method of fabricating the same
CN118099118A (zh) 半导体封装及其制造方法
CN117558689A (zh) 电子封装件及其制法与电子结构及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination