CN109509725A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109509725A
CN109509725A CN201810052485.7A CN201810052485A CN109509725A CN 109509725 A CN109509725 A CN 109509725A CN 201810052485 A CN201810052485 A CN 201810052485A CN 109509725 A CN109509725 A CN 109509725A
Authority
CN
China
Prior art keywords
region
photoetching
semiconductor device
label
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810052485.7A
Other languages
English (en)
Other versions
CN109509725B (zh
Inventor
筑山慧至
青木秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN109509725A publication Critical patent/CN109509725A/zh
Application granted granted Critical
Publication of CN109509725B publication Critical patent/CN109509725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种能够稳定地形成TSV的半导体装置。实施方式的半导体装置具备：器件区域，被树脂膜覆盖；和切割区域，围绕器件区域而设置，具有第1光刻用标记和第2光刻用标记，在第1光刻用标记与第2光刻用标记之间设置有树脂膜。

Description

半导体装置
相关申请案
本申请案享有以日本专利申请案2017-178416号(申请日：2017年9月15日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
存在积层多个半导体芯片而具备三维构造的半导体装置。通过形成为三维构造，而能够实现半导体装置的小型化及高密度化。上下积层的半导体芯片彼此例如通过设置在半导体芯片内的TSV(Through Silicon Via，硅通孔)而电连接。
TSV例如在将半导体芯片单片化前，以晶片级形成。为了以低成本实现具备三维构造的半导体装置，期望在半导体芯片中稳定地形成TSV。
发明内容
本发明提供一种能够稳定地形成TSV的半导体装置。
实施方式的半导体装置具备：器件区域，被树脂膜覆盖；和切割区域，围绕所述器件区域而设置，具有第1光刻用标记和第2光刻用标记，在所述第1光刻用标记与所述第2光刻用标记之间设置有所述树脂膜。
附图说明
图1是第1实施方式的半导体装置的示意俯视图。
图2是第1实施方式的半导体装置的一部分的放大示意俯视图。
图3(a)及(b)是第1实施方式的半导体装置的一部分的放大示意剖视图。
图4是第1实施方式的半导体装置的一部分的放大示意俯视图。
图5是第1实施方式的半导体装置的一部分的放大示意剖视图。
图6是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。
图7是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。
图8是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。
图9是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。
图10是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。
图11是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。
图12是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。
图13是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。
图14是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。
图15是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。
图16是比较方式的半导体装置的示意俯视图。
图17是比较方式的半导体装置的一部分的放大示意俯视图。
图18是比较方式的半导体装置的一部分的放大示意俯视图。
图19是比较方式的半导体装置的一部分的放大示意剖视图。
图20是表示比较方式的半导体装置的TSV的形成方法的示意剖视图。
图21是第2实施方式的半导体装置的示意俯视图。
图22是第2实施方式的半导体装置的一部分的放大示意俯视图。
图23是第3实施方式的半导体装置的示意俯视图。
图24是第3实施方式的半导体装置的一部分的放大示意俯视图。
图25(a)及(b)是第3实施方式的半导体装置的一部分的放大示意剖视图。
具体实施方式
以下，一边参照图式一边对本发明的实施方式进行说明。另外，在以下的说明中，对相同或相似的部件标附相同的符号，对已说明过的部件等适当省略其说明。
此外，在本说明书中，为了方便，有时使用“上”或“下”等用语。“上”或“下”只是表示图式内的相对位置关系的用语，而非规定相对于重力的位置关系的用语。
以下，参照图式对实施方式的半导体装置进行说明。
(第1实施方式)
第1实施方式的半导体装置具备：器件区域，被树脂膜覆盖；和切割区域，围绕器件区域而设置，具有第1光刻用标记和第2光刻用标记，在第1光刻用标记与第2光刻用标记之间设置有树脂膜。
图1是第1实施方式的半导体装置的示意俯视图。第1实施方式的半导体装置是半导体存储器100。半导体存储器100具有器件区域101和切割区域102。
器件区域101是供形成半导体器件的区域。在器件区域101，例如形成存储器单元阵列及周边电路。存储器单元阵列及周边电路例如包含晶体管及金属配线层。
器件区域101的至少一部分被保护树脂膜10(树脂膜)覆盖。保护树脂膜10具有保护形成于器件区域101的半导体器件的功能。保护树脂膜10例如为聚酰亚胺。在器件区域101设置有表面电极12(电极)。
器件区域101被沿第1方向伸长且相互对向的第1边101a及第2边101b和沿与第1方向正交的第2方向伸长且相互对向的第3边101c及第4边101d包围。
切割区域102围绕器件区域101而设置。切割区域102作为用以利用刀片切割或激光切割将形成于晶片上的多个半导体存储器100切断而使之单片化的区域发挥功能。在切割区域102设置各种标记或测试用器件。标记例如为光刻用标记，光刻用标记例如为对准标记或对准偏差测定标记。
切割区域102具有光刻用标记21a(第1光刻用标记)、光刻用标记21b(第2光刻用标记)、光刻用标记21c、21d、21e、21f。此外，切割区域102具有多个光刻用标记22(第3光刻用标记)。
切割区域102具有与器件区域101的第1边101a相邻的第1区域102a、与第2边101b相邻的第2区域102b、与第3边101c相邻的第3区域102c和与第4边101d相邻的第4区域102d。
在切割区域102的第1区域102a，设置光刻用标记21a和光刻用标记21b。在光刻用标记21a与光刻用标记21b之间设置保护树脂膜10。光刻用标记21a及光刻用标记21b之上未被保护树脂膜10覆盖。
光刻用标记22被保护树脂膜10覆盖。光刻用标记22整体被保护树脂膜覆盖。
图2是第1实施方式的半导体装置的一部分的放大示意俯视图。图2是图1的被虚线包围的区域(图1中的P)的放大示意俯视图。
图3是第1实施方式的半导体装置的一部分的放大示意剖视图。图3(a)是图2的A-A'剖视图，图3(b)是图2的B-B'剖视图。
光刻用标记21a及光刻用标记22设置在层间绝缘层34内，所述层间绝缘层34设置在硅基板30上。保护树脂膜10设置在层间绝缘层34上。
在层间绝缘层34内，设置第1导电层31及第2导电层32。光刻用标记21a及光刻用标记22是使用第2导电层32而形成。光刻用标记21a及光刻用标记22也可使用例如第1导电层31而形成。此外，也可使用未图示的其他导电层或绝缘层而形成。
表面电极12贯通保护树脂膜10而设置。表面电极12与第2导电层32连接。第2导电层32与第1导电层31连接。
在硅基板30内设置TSV36。在TSV36与硅基板30之间设置绝缘膜38。TSV36与第1导电层31连接。TSV36经由第1导电层31、第2导电层32而与表面电极12连接。半导体存储器100例如通过表面电极12与积层在上方的半导体存储器100电连接，通过TSV36与积层在下方的半导体存储器100电连接。
未被保护树脂膜10覆盖的光刻用标记21a例如为在形成保护树脂膜10后进行的形成TSV36时的光刻步骤中所使用的对准标记或对准偏差测定标记。被保护树脂膜10覆盖的光刻用标记22例如为形成保护树脂膜10前的光刻步骤中所使用的对准标记或对准偏差测定标记。
光刻用标记21a设置在保护树脂膜10的第1部分10a与第2部分10b之间。第1部分10a与第2部分10b之间的距离(图2中的d1)例如小于切割区域102的第1区域102a的宽度(图2中的Wa)。第1部分10a与第2部分10b之间的距离(图2中的d1)例如为25μm以上且50μm以下。切割区域102的第1区域102a的宽度(图2中的Wa)例如为60μm以上且80μm以下。
切割区域102中的保护树脂膜10的被覆率例如为50％以上。
图4是第1实施方式的半导体装置的一部分的放大示意俯视图。图4表示半导体存储器100被切割成单片化前的晶片状态下的切割区域。图5是第1实施方式的半导体装置的一部分的放大示意剖视图。图5是图4的C-C'剖视图。
图中的X-X'是切割时的预定切断线。就抑制因碎片等导致的切割良率的下降或保护树脂膜10的剥落等观点来说，在预定切断线附近需要有特定宽度的不被保护树脂膜10覆盖的切断区域102x。切断区域102x的宽度例如为20μm以上且40μm以下。
在晶片状态下，相邻的半导体存储器100的第2区域102b与切割区域102的第1区域102a相邻。在第1区域102a与相邻的半导体存储器100的第2区域102b之间，设置切断区域102x。在相邻的半导体存储器100的第2区域102b，存在未被保护树脂膜10覆盖的光刻用标记21f。
其次，对第1实施方式的半导体装置的TSV的形成方法进行说明。图6、图7、图8、图9、图10、图11、图12、图13、图14是表示第1实施方式的半导体装置的TSV的形成方法的示意剖视图。图6、图7、图8、图9、图10、图11、图12、图13、图14是相当于图4的C-C'截面的位置的剖视图。
首先，在晶片上形成多个半导体存储器。在晶片上，在硅基板30之上形成层间绝缘层34。在层间绝缘层34内设置第1导电层31及第2导电层32。光刻用标记21a及光刻用标记22是使用第2导电层32而形成。保护树脂膜10形成于层间绝缘层34上。
表面电极12的预定形成区域50的保护树脂膜10被除去。在表面电极12的预定形成区域50，层间绝缘层34被除去，而第2导电层32露出。此外，光刻用标记21a之上的保护树脂膜10被除去(图6)。
接着，在保护树脂膜10上形成抗蚀图案52。在表面电极12的预定形成区域50设置开口部(图7)。接着，例如，利用镀覆法在抗蚀图案52的开口部形成表面电极12(图8)。
接着，将抗蚀图案52剥离。将抗蚀图案52剥离后，在保护树脂膜10之上，形成接着层54(图9)。接着层54例如通过在晶片上涂布接着剂而形成。接着层54为树脂。
接着，在接着层54上形成支持基板56(图10)。晶片与支持基板56通过接着层54而接着。接着，使接着有支持基板56的晶片上下翻转。接着，对硅基板30进行研磨使之较薄(图11)。
接着，例如利用干式蚀刻法在硅基板30上设置开口部58(图12)。其次，以覆盖开口部58的侧面的方式，形成绝缘膜38(图13)。绝缘膜38例如利用CVD(Chemical VaporDeposition，化学气相沉积)法沉积。
接着，在绝缘膜38上形成抗蚀图案59。接着，例如利用镀覆法在抗蚀图案59的开口部形成TSV36(图14)。
接着，例如，利用刀片切割，以预定切断线X-X'切断晶片，将半导体存储器单片化(图15)。之后，将支持基板56自半导体存储器剥离。
利用以上方法，在半导体存储器100中形成TSV36。
其次，对第1实施方式的半导体装置的作用及效果进行说明。
图16是比较方式的半导体装置的示意俯视图。比较方式的半导体装置是半导体存储器900。半导体存储器900具有器件区域901和切割区域902。
图17是比较方式的半导体装置的一部分的放大示意俯视图。图17是图16的被虚线包围的区域(图16中的P)的放大示意俯视图。图17是对应于第1实施方式的图2的图。
图18是比较方式的半导体装置的一部分的放大示意俯视图。图18表示半导体存储器900被切割成单片化前的晶片状态下的切割区域。图18是对应于第1实施方式的图4的图。图19是比较方式的半导体装置的一部分的放大示意剖视图。图19是图18的D-D'剖视图。
切割区域902具有多个光刻用标记91。多个光刻用标记91未被保护树脂膜10覆盖。
如图16、图17所示，比较方式的半导体存储器900中未在切割区域902设置保护树脂膜10，在这一点上与第1实施方式的半导体存储器100不同。半导体存储器900中设置在切割区域902的全部光刻用标记未被保护树脂膜10覆盖，在这一点上与第1实施方式的半导体存储器100不同。
如图18、图19所示，在比较方式的半导体存储器900中，未在切割区域902设置保护树脂膜10，因此，在晶片状态下，隔着预定切断线X-X'存在较大的没有保护树脂膜10的区域。在切割区域902存在因保护树脂膜10的图案形成的段差。
图20是表示比较方式的半导体装置的TSV的形成方法的示意剖视图。图20是相当于图18的D-D'截面的位置的剖视图。
图20是刚在保护树脂膜10之上形成接着层54后的剖视图。存在如图20所示在切割区域902之上的接着层54的内部形成空腔94的情况。
当在接着层54的内部存在空腔94时，在之后的热处理中，有空腔94的气体发生膨胀而物理性地破坏半导体存储器900的可能。热处理例如为利用CVD法沉积TSV36侧面的绝缘膜38时所实施的热处理。当空腔94的尺寸变大时，尤其容易产生破坏而成为问题。
在第1实施方式的半导体存储器100中，通过在切割区域102设置保护树脂膜10，而削减半导体存储器100上的没有保护树脂膜10的区域的面积。此外，没有保护树脂膜10的区域的尺寸也缩小。因此，在接着层54的内部形成空腔94的情况得到抑制。此外，形成较大尺寸的空腔94的情况得到抑制。由此，形成半导体存储器100的TSV36时的破坏得到抑制，而能够稳定地形成TSV36。
另外，在第1实施方式的半导体存储器100中，关于形成TSV36时的光刻步骤中所使用的对准标记或对准偏差测定标记，未被保护树脂膜10覆盖。因此，形成TSV36时的光刻步骤能够没有障碍地执行。
另外，在第1实施方式的半导体存储器100中，保护树脂膜10的第1部分10a与第2部分10b之间的距离(图2中的dl)优选小于切割区域102的第1区域102a的宽度(图2中的Wa)。通过缩短第1部分10a与第2部分10b之间的距离(图2中的d1)，而使在接着层54的内部形成空腔94的情况得到抑制。
此外，在第1实施方式的半导体存储器100中，切割区域102中的保护树脂膜10的被覆率优选50％以上，更优选60％以上，进一步优选70％以上。通过提高保护树脂膜10的被覆率，而使在接着层54的内部形成空腔94的情况得到抑制。
以上，根据第1实施方式的半导体存储器100，通过在切割区域102的一部分设置保护树脂膜10，而能够稳定地形成TSV36。
(第2实施方式)
第2实施方式的半导体装置中，第2区域的第2方向的宽度窄于第1区域的第2方向的宽度且第4区域的第1方向的宽度窄于第3区域的所述第1方向的宽度，在这一点上与第1实施方式不同。以下，针对与第1实施方式重复的内容，省略一部分记述。
图21是第2实施方式的半导体装置的示意俯视图。第2实施方式的半导体装置是半导体存储器200。第2实施方式的半导体存储器200具有器件区域101和切割区域102。
图22是第2实施方式的半导体装置的一部分的放大示意俯视图。图22表示半导体存储器200被切割成单片化前的晶片状态下的切割区域。图22是对应于第1实施方式的图4的图。
器件区域101被沿第1方向伸长且相互对向的第1边101a及第2边101b和沿与第1方向正交的第2方向伸长且相互对向的第3边101c及第4边101d包围。
切割区域102具有光刻用标记21a(第1光刻用标记)、光刻用标记21b(第2光刻用标记)、光刻用标记21c、21d。此外，切割区域102具有多个光刻用标记22(第3光刻用标记)。
切割区域102具有与器件区域101的第1边101a相邻的第1区域102a、与第2边101b相邻的第2区域102b、与第3边101c相邻的第3区域102c和与第4边101d相邻的第4区域102d。
第2区域102b的第2方向的宽度(图21中的W2)窄于第1区域102a的第2方向的宽度(图21中的W1)，第4区域102d的第1方向的宽度(图21中的W4)窄于第3区域102c的第1方向的宽度(图21中的W3)。
在第2实施方式的半导体存储器200中，在第2区域102b和第4区域102d未设置光刻用标记。因此，能够缩小第2区域102b的第2方向的宽度(图21中的W2)和第4区域102d的第1方向的宽度(图21中的W4)。
在第1实施方式中，如使用图4所说明般，就抑制因碎片等导致的切割良率下降的观点来说，在预定切断线附近需要有特定宽度的不被保护树脂膜10覆盖的切断区域102x。切断区域102x的宽度例如为30μm以上且45μm以下。在利用保护树脂膜10覆盖切割区域102的情况下，该切断区域102x成为损失面积，结果有第1实施方式的半导体存储器100的单片化后的芯片尺寸与比较方式的半导体存储器900相比更大的可能。
在第2实施方式的半导体存储器200中，第2区域102b的第2方向的宽度(图21中的W2)窄于第1区域102a的第2方向的宽度(图21中的W1)，第4区域102d的第1方向的宽度(图21中的W4)窄于第3区域102c的第1方向的宽度(图21中的W3)。因此，即便设置切断区域102x，也能够缩小半导体存储器200的单片化后的芯片尺寸。
此外，当如第1实施方式的半导体存储器般在第2区域102b和第4区域102d也设置光刻用标记时，如图4所示，在涂布接着层54前，隔着切断区域102x在两侧存在没有保护树脂膜10的区域。这种部位作为保护树脂膜10的图案，成为不规则的部位，而容易产生接着层54的空腔94。此外，难以预测接着层54有无产生空腔94。
在第2实施方式的半导体存储器200中，在第2区域102b和第4区域102d，未设置光刻用标记，因此，在涂布接着层54前，仅在切断区域102x的单侧存在没有保护树脂膜10的区域。因此，接着层54的空腔94的产生得到抑制。此外，保护树脂膜10的图案得到简化，因此，容易预测接着层54有无产生空腔94，而能够进行稳固性较高的保护树脂膜10的布局设计。
以上，根据第2实施方式的半导体存储器200，通过在切割区域102的一部分设置保护树脂膜10，而能够稳定地形成TSV36。而且，能够缩小半导体存储器200的芯片尺寸。此外，能够进行稳固性较高的保护树脂膜10的布局设计。
(第3实施方式)
第3实施方式的半导体装置中，第1光刻用标记设置在树脂膜的第1部分与第2部分之间且在第1部分与第2部分之间设置有金属层，在这一点上与第1实施方式不同。以下，针对与第1实施方式重复的内容，省略一部分记述。
图23是第3实施方式的半导体装置的示意俯视图。第3实施方式的半导体装置是半导体存储器300。第3实施方式的半导体存储器300具有器件区域101和切割区域102。
图24是第3实施方式的半导体装置的一部分的放大示意俯视图。图24是图23的被虚线包围的区域(图23中的P)的放大示意俯视图。图24是对应于第1实施方式的图2的图。
图25是第3实施方式的半导体装置的一部分的放大示意剖视图。图25(a)是图24的E-E'剖视图，图25(b)是图24的F-F'剖视图。图25是对应于第1实施方式的图3的图。
光刻用标记21a设置在保护树脂膜10的第1部分10a与第2部分10b之间。在第1部分10a与第2部分10b之间设置金属层60。在光刻用标记21a的上部设置金属层60。第1部分10a与第2部分10b之间例如被金属层60填埋。
例如，金属层60的厚度(图25(b)中的t1)大于保护树脂膜10的厚度(图25(b)中的t2)。金属层60的上表面例如自保护树脂膜10的上表面突出。
例如，金属层60的材料为与表面电极12相同的材料。换句话说，表面电极12的材料为与金属层60的材料相同的材料。
例如，光刻用标记21c、21e、21g与光刻用标记21a同样地，在上部设置金属层60。另一方面，例如，在光刻用标记21b、21d、21f的上部，未设置金属层60。也能够形成为在全部光刻用标记的上部设置金属层60的构成。
金属层60例如能够通过在形成表面电极12时的、形成抗蚀图案52(图7)时，使光刻用标记21a的部分开口，而与表面电极12同时形成。在该情况下，金属层60的材料成为与表面电极12相同的材料。
此外，例如，也能够在形成表面电极12后，独立于表面电极12而另外形成金属层60。
根据第3实施方式的半导体存储器300，通过在没有保护树脂膜10的区域设置金属层60，而使因保护树脂膜10产生的段差降低。因此，在保护树脂膜10之上形成接着层54时，在接着层54的内部形成空腔94的情况得到抑制。
此外，一般，金属材料与树脂材料的密接性高于氧化膜或氮化膜等绝缘材料与树脂材料的密接性。因此，例如，在层间绝缘层34为氧化膜或氮化膜等的情况下，通过在层间绝缘层34之上设置金属层60，而使相对于晶片的密接性提升，从而防止接着层54的剥落。
在第3实施方式的半导体存储器300中，金属层60的厚度(图25(b)中的t1)优选大于保护树脂膜10的厚度(图25(b)中的t2)。保护树脂膜10的段差被完全消除，在接着层54的内部形成空腔94的情况得到抑制。
此外，金属层60的材料优选与表面电极12相同的材料。无需用于形成金属层60的追加步骤，从而能够抑制半导体存储器300的制造成本。
以上，根据第3实施方式的半导体存储器300，通过在切割区域102的一部分设置保护树脂膜10，而能够稳定地形成TSV36。此外，通过在没有保护树脂膜10的区域设置金属层60，而在接着层54的内部形成空腔94的情况进一步得到抑制，从而能够稳定地形成TSV36。
在第1至第3实施方式中，以半导体装置为半导体存储器的情况为例进行了说明。但是，半导体装置并不限于半导体存储器，只要是具备TSV的半导体装置，则也可是逻辑器件等其他半导体装置。
以上，对本发明的若干实施方式进行了说明，但这些实施方式是作为例子提出，并不意欲限定发明的范围。这些新颖的实施方式可以其他各种方式实施，可在不脱离发明主旨的范围内，进行各种省略、替换、变更。例如，也可将一实施方式的构成要素替换或变更为其他实施方式的构成要素。这些实施方式或其变形包含在发明的范围或主旨内，并且包含在权利要求书中记载的发明和与其均等的范围内。
【符号的说明】
10 保护树脂膜(树脂膜)
12 表面电极(电极)
10a 第1部分
10b 第2的部分
21a 光刻用标记(第1光刻用标记)
21b 光刻用标记(第2光刻用标记)
22 光刻用标记(第3光刻用标记)
60 金属层
100 半导体存储器(半导体装置)
101 器件区域
101a 第1边
101b 第2边
101c 第3边
101d 第4边
102 切割区域
102a 第1区域
102b 第2区域
102c 第3区域
102d 第4区域
200 半导体存储器(半导体装置)
300 半导体存储器(半导体装置)

Claims (9)

1.一种半导体装置，其特征在于：
具备：
器件区域，被树脂膜覆盖；和
切割区域，围绕所述器件区域而设置，具有第1光刻用标记和第2光刻用标记，在所述第1光刻用标记与所述第2光刻用标记之间设置有所述树脂膜。
2.根据权利要求1所述的半导体装置，其特征在于：所述切割区域具有第3光刻用标记，所述第3光刻用标记被所述树脂膜覆盖。
3.根据权利要求1或2所述的半导体装置，其特征在于：所述第1光刻用标记设置在所述树脂膜的第1部分与第2部分之间，所述第1部分与所述第2部分之间的距离小于所述切割区域的宽度。
4.根据权利要求1或2所述的半导体装置，其特征在于：
所述器件区域被沿第1方向伸长且相互对向的第1边及第2边和沿与所述第1方向正交的第2方向伸长且相互对向的第3边及第4边包围，
所述切割区域具有与所述第1边相邻的第1区域、与所述第2边相邻的第2区域、与所述第3边相邻的第3区域和与所述第4边相邻的第4区域，
在所述第2区域及所述第4区域未设置光刻用标记。
5.根据权利要求4所述的半导体装置，其特征在于：所述第2区域及所述第4区域被所述树脂膜覆盖。
6.根据权利要求4所述的半导体装置，其特征在于：所述第2区域的所述第2方向的宽度窄于所述第1区域的所述第2方向的宽度，所述第4区域的所述第1方向的宽度窄于所述第3区域的所述第1方向的宽度。
7.根据权利要求1或2所述的半导体装置，其特征在于：所述第1光刻用标记设置在所述树脂膜的第1部分与第2部分之间，在所述第1部分与所述第2部分之间设置有金属层。
8.根据权利要求7所述的半导体装置，其特征在于：所述金属层的厚度大于所述树脂膜的厚度。
9.根据权利要求7所述的半导体装置，其特征在于：在所述器件区域设置有贯通所述树脂膜且与所述金属层为相同材料的电极。
CN201810052485.7A 2017-09-15 2018-01-19 半导体装置 Active CN109509725B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-178416 2017-09-15
JP2017178416A JP2019054172A (ja) 2017-09-15 2017-09-15 半導体装置

Publications (2)

Publication Number Publication Date
CN109509725A true CN109509725A (zh) 2019-03-22
CN109509725B CN109509725B (zh) 2022-10-14

Family

ID=65720553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810052485.7A Active CN109509725B (zh) 2017-09-15 2018-01-19 半导体装置

Country Status (4)

Country Link
US (1) US10707174B2 (zh)
JP (1) JP2019054172A (zh)
CN (1) CN109509725B (zh)
TW (1) TWI689001B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615979B2 (en) * 2019-12-18 2023-03-28 Disco Corporation Method of processing wafer

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303470B1 (en) * 1999-03-11 2001-10-16 Oki Electric Industry Co., Ltd. Semiconductor wafer and method for manufacturing semiconductor devices
CN1336687A (zh) * 2000-07-31 2002-02-20 日本电气株式会社 半导体晶片、半导体器件及其制造方法
US6538317B1 (en) * 1999-07-30 2003-03-25 Sharp Kabushiki Kaisha Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same
US20050208735A1 (en) * 2004-03-05 2005-09-22 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
CN101441992A (zh) * 2007-11-20 2009-05-27 新光电气工业株式会社 半导体器件及其制造方法
CN102388440A (zh) * 2009-04-10 2012-03-21 松下电器产业株式会社 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法
CN104916580A (zh) * 2014-03-10 2015-09-16 株式会社东芝 半导体装置的制造方法以及半导体集成电路晶片
US20160093533A1 (en) * 2014-09-29 2016-03-31 Freescale Semiconductor, Inc. Substrate for alternative semiconductor die configurations
US20170141044A1 (en) * 2015-11-17 2017-05-18 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
US20170148700A1 (en) * 2015-11-19 2017-05-25 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of a semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2710935B2 (ja) * 1987-08-08 1998-02-10 三菱電機株式会社 半導体装置
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2004253678A (ja) 2003-02-21 2004-09-09 Renesas Technology Corp 半導体装置の製造方法
JP3866710B2 (ja) 2003-12-24 2007-01-10 エルピーダメモリ株式会社 半導体ウェーハ及びそのダイシング方法
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
KR100577308B1 (ko) * 2004-12-29 2006-05-10 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조 방법
WO2007055010A1 (ja) 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
JP5173525B2 (ja) * 2008-03-28 2013-04-03 ルネサスエレクトロニクス株式会社 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
JP2010021293A (ja) * 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US9431321B2 (en) * 2014-03-10 2016-08-30 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer
KR102217245B1 (ko) * 2014-07-25 2021-02-18 삼성전자주식회사 반도체 소자의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303470B1 (en) * 1999-03-11 2001-10-16 Oki Electric Industry Co., Ltd. Semiconductor wafer and method for manufacturing semiconductor devices
US6538317B1 (en) * 1999-07-30 2003-03-25 Sharp Kabushiki Kaisha Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same
CN1336687A (zh) * 2000-07-31 2002-02-20 日本电气株式会社 半导体晶片、半导体器件及其制造方法
US20050208735A1 (en) * 2004-03-05 2005-09-22 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
CN101441992A (zh) * 2007-11-20 2009-05-27 新光电气工业株式会社 半导体器件及其制造方法
CN102388440A (zh) * 2009-04-10 2012-03-21 松下电器产业株式会社 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法
CN104916580A (zh) * 2014-03-10 2015-09-16 株式会社东芝 半导体装置的制造方法以及半导体集成电路晶片
US20160093533A1 (en) * 2014-09-29 2016-03-31 Freescale Semiconductor, Inc. Substrate for alternative semiconductor die configurations
US20170141044A1 (en) * 2015-11-17 2017-05-18 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
US20170148700A1 (en) * 2015-11-19 2017-05-25 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of a semiconductor device

Also Published As

Publication number Publication date
TW201916140A (zh) 2019-04-16
CN109509725B (zh) 2022-10-14
JP2019054172A (ja) 2019-04-04
TWI689001B (zh) 2020-03-21
US20190088601A1 (en) 2019-03-21
US10707174B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
US9392705B2 (en) Wiring board with through wiring
CN104347538B (zh) 晶片堆叠封装体及其制造方法
US11211339B2 (en) Semiconductor device
TW517343B (en) A semiconductor device having protective films surrounding a fuse and method of manufacturing thereof
US9585257B2 (en) Method of forming a glass interposer with thermal vias
TW200945526A (en) Package structure for integrated circuit device and method of the same
US7825468B2 (en) Semiconductor packages, stacked semiconductor packages, and methods of manufacturing the semiconductor packages and the stacked semiconductor packages
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
KR100871794B1 (ko) 반도체 패키지 및 그 제조 방법
CN109509725A (zh) 半导体装置
CN104285280B (zh) 横越多个导电柱的平坦化的半导体构造和方法
TW201005826A (en) Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package
US11923234B2 (en) Method for singulating chips with laterally insulated flanks
CN106463471B (zh) 配线基板的制造方法和配线基板
CN111180407A (zh) 半导体器件、焊盘结构及其制备方法
KR100927412B1 (ko) 반도체 소자의 제조 방법
KR20160004106A (ko) 패키지 구조체 및 그 제조 방법
JPWO2015001662A1 (ja) 半導体装置およびその製造方法
KR20140043979A (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
JP2013058525A (ja) 半導体装置、及びその製造方法
CN106158759A (zh) 电子封装件及其制法
TW201203485A (en) Package structure and method for making the same
JPH0661418A (ja) 積層型半導体集積回路
KR20070019245A (ko) 반도체 소자의 퓨즈 박스 및 그 형성 방법
KR20090109707A (ko) 퓨즈부를 구비하는 반도체 소자 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Applicant before: Pangea Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220210

Address after: Tokyo

Applicant after: Pangea Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

GR01 Patent grant
GR01 Patent grant