TW201916140A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201916140A
TW201916140A TW106146160A TW106146160A TW201916140A TW 201916140 A TW201916140 A TW 201916140A TW 106146160 A TW106146160 A TW 106146160A TW 106146160 A TW106146160 A TW 106146160A TW 201916140 A TW201916140 A TW 201916140A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor device
resin film
lithography
mark
Prior art date
Application number
TW106146160A
Other languages
English (en)
Other versions
TWI689001B (zh
Inventor
築山慧至
青木秀夫
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW201916140A publication Critical patent/TW201916140A/zh
Application granted granted Critical
Publication of TWI689001B publication Critical patent/TWI689001B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種能夠穩定地形成TSV之半導體裝置。 實施形態之半導體裝置具備：器件區域，其被樹脂膜覆蓋；及切割區域，其圍繞器件區域而設置，具有第1微影術用標記與第2微影術用標記，於第1微影術用標記與第2微影術用標記之間設置有樹脂膜。

Description

半導體裝置
本發明之實施形態係關於一種半導體裝置。
已有積層複數個半導體晶片而具備三次元構造之半導體裝置。藉由形成為三次元構造，而能夠實現半導體裝置之小型化及高密度化。上下積層之半導體晶片相互例如藉由設置於半導體晶片內之TSV(Through Silicon Via，矽矽通孔)而電性連接。 TSV例如於將半導體晶片單片化前，以晶圓級形成。為了以低成本實現具備三次元構造之半導體裝置，期望於半導體晶片穩定地形成TSV。
本發明提供一種能夠穩定地形成TSV之半導體裝置。 實施形態之半導體裝置具備：器件區域，其被樹脂膜覆蓋；及切割區域，其圍繞上述器件區域而設置，具有第1微影術用標記與第2微影術用標記，於上述第1微影術用標記與上述第2微影術用標記之間設置有上述樹脂膜。
以下，一邊參照圖式一邊對本發明之實施形態進行說明。再者，於以下之說明中，對相同或相似的部件標附相同的符號，對已說明之部件等適當省略其說明。 此外，於本說明書中，為了方便，有時使用“上”或“下”等用語。“上”或“下”只是表示圖式內的相對位置關係的用語，而非規定相對於重力的位置關係的用語。 以下，參照圖式對實施形態之半導體裝置進行說明。 (第1實施形態) 第1實施形態之半導體裝置具備：器件區域，其被樹脂膜覆蓋；及切割區域，其圍繞器件區域而設置，具有第1微影術用標記與第2微影術用標記，於第1微影術用標記與第2微影術用標記之間設置有樹脂膜。 圖1係第1實施形態之半導體裝置之示意俯視圖。第1實施形態之半導體裝置係半導體記憶體100。半導體記憶體100具有器件區域101與切割區域102。 器件區域101係供形成半導體器件之區域。於器件區域101，例如形成記憶胞陣列及周邊電路。記憶胞陣列及周邊電路例如包含晶體管及金屬配線層。 器件區域101之至少一部分被保護樹脂膜10(樹脂膜)覆蓋。保護樹脂膜10具有保護形成於器件區域101之半導體器件的功能。保護樹脂膜10例如為聚醯亞胺。於器件區域101設置有表面電極12(電極)。 器件區域101被沿第1方向伸長且相互對向之第1邊101a及第2邊101b、和沿與第1方向正交之第2方向伸長且相互對向之第3邊101c及第4邊101d包圍。 切割區域102圍繞器件區域101而設置。切割區域102作為用以利用刀片切割或雷射切割將形成於晶圓上之複數個半導體記憶體100切斷而使之單片化之區域發揮功能。於切割區域102設置各種標記或測試用器件。標記例如為微影術用標記，微影術用標記例如為對準標記或對準偏差測定標記。 切割區域102具有微影術用標記21a(第1微影術用標記)、微影術用標記21b(第2微影術用標記)、微影術用標記21c、21d、21e、21f。此外，切割區域102具有複數個微影術用標記22(第3微影術用標記)。 切割區域102具有與器件區域101之第1邊101a相鄰之第1區域102a、與第2邊101b相鄰之第2區域102b、與第3邊101c相鄰之第3區域102c及與第4邊101d相鄰之第4區域102d。 於切割區域102之第1區域102a，設置微影術用標記21a與微影術用標記21b。於微影術用標記21a與微影術用標記21b之間設置保護樹脂膜10。微影術用標記21a及微影術用標記21b之上未被保護樹脂膜10覆蓋。 微影術用標記22被保護樹脂膜10覆蓋。微影術用標記22整體被保護樹脂膜覆蓋。 圖2係第1實施形態之半導體裝置之一部分的放大示意俯視圖。圖2係圖1之被虛線包圍之區域(圖1中之P)的放大示意俯視圖。 圖3係第1實施形態之半導體裝置之一部分的放大示意剖視圖。圖3(a)係圖2之A-A'剖視圖，圖3(b)係圖2之B-B'剖視圖。 微影術用標記21a及微影術用標記22設置於層間絕緣層34內，上述層間絕緣層34設置於矽基板30上。保護樹脂膜10設置於層間絕緣層34上。 於層間絕緣層34內，設置第1導電層31及第2導電層32。微影術用標記21a及微影術用標記22係使用第2導電層32而形成。微影術用標記21a及微影術用標記22亦可使用例如第1導電層31而形成。此外，亦可使用未圖示之其他導電層或絕緣層而形成。 表面電極12貫通保護樹脂膜10而設置。表面電極12與第2導電層32連接。第2導電層32與第1導電層31連接。 於矽基板30內設置TSV36。於TSV36與矽基板30之間設置絕緣膜38。TSV36與第1導電層31連接。TSV36經由第1導電層31、第2導電層32而與表面電極12連接。半導體記憶體100例如藉由表面電極12與積層於上方之半導體記憶體100電性連接，藉由TSV36與積層於下方之半導體記憶體100電性連接。 未被保護樹脂膜10覆蓋之微影術用標記21a例如為在形成保護樹脂膜10後進行的TSV36之形成時之微影步驟中所使用的對準標記或對準偏差測定標記。被保護樹脂膜10覆蓋之微影術用標記22例如為形成保護樹脂膜10前之微影步驟中所使用之對準標記或對準偏差測定標記。 微影術用標記21a設置於保護樹脂膜10之第1部分10a與第2部分10b之間。第1部分10a與第2部分10b之間的距離(圖2中之d1)例如小於切割區域102之第1區域102a之寬度(圖2中之Wa)。第1部分10a與第2部分10b之間的距離(圖2中之d1)例如為25 μm以上且50 μm以下。切割區域102之第1區域102a之寬度(圖2中之Wa)例如為60 μm以上且80 μm以下。 切割區域102中之保護樹脂膜10之被覆率例如為50%以上。 圖4係第1實施形態之半導體裝置之一部分的放大示意俯視圖。圖4表示半導體記憶體100被切割成單片化前之晶圓狀態下的切割區域。圖5係第1實施形態之半導體裝置之一部分的放大示意剖視圖。圖5係圖4之C-C'剖視圖。 圖中之X-X'係切割時之預定切斷線。就抑制因碎片等導致之切割良率的下降或保護樹脂膜10剝落等觀點而言，於預定切斷線附近需要有特定寬度之不被保護樹脂膜10覆蓋之切斷區域102x。切斷區域102x之寬度例如為20 μm以上且40 μm以下。 於晶圓狀態下，相鄰之半導體記憶體100之第2區域102b與切割區域102之第1區域102a相鄰。於第1區域102a與相鄰之半導體記憶體100之第2區域102b之間，設置切斷區域102x。於相鄰之半導體記憶體100之第2區域102b，存在未被保護樹脂膜10覆蓋之微影術用標記21f。 繼而，對第1實施形態之半導體裝置之TSV之形成方法進行說明。圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13、圖14係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13、圖14係相當於圖4之C-C'剖面之位置的剖視圖。 首先，於晶圓上形成複數個半導體記憶體。於晶圓上，在矽基板30之上形成層間絕緣層34。於層間絕緣層34內設置第1導電層31及第2導電層32。微影術用標記21a及微影術用標記22係使用第2導電層32而形成。保護樹脂膜10形成於層間絕緣層34上。 去除表面電極12之預定形成區域50的保護樹脂膜10。於表面電極12之預定形成區域50，去除層間絕緣層34，露出第2導電層32。此外，去除微影術用標記21a之上的保護樹脂膜10(圖6)。 繼而，於保護樹脂膜10上形成抗蝕圖案52。於表面電極12之預定形成區域50設置開口部(圖7)。繼而，例如，利用鍍覆法於抗蝕圖案52之開口部形成表面電極12(圖8)。 繼而，將抗蝕圖案52剝離。將抗蝕圖案52剝離後，於保護樹脂膜10之上，形成接著層54(圖9)。接著層54例如藉由在晶圓上塗佈接著劑而形成。接著層54為樹脂。 繼而，於接著層54上形成支持基板56(圖10)。將晶圓與支持基板56藉由接著層54而接著。繼而，使接著有支持基板56之晶圓上下翻轉。繼而，對矽基板30進行研磨而將其薄化(圖11)。 繼而，例如利用乾式蝕刻法於矽基板30上設置開口部58(圖12)。繼而，以覆蓋開口部58之側面的方式，形成絕緣膜38(圖13)。絕緣膜38例如利用CVD(Chemical Vapor Deposition，化學氣相沈積)法沈積。 繼而，於絕緣膜38上形成抗蝕圖案59。繼而，例如利用鍍覆法於抗蝕圖案59之開口部形成TSV36(圖14)。 繼而，例如，藉由刀片切割，在預定切斷線X-X'切斷晶圓，將半導體記憶體單片化(圖15)。其後，將支持基板56自半導體記憶體剝離。 藉由以上方法，於半導體記憶體100中形成TSV36。 繼而，對第1實施形態之半導體裝置之作用及效果進行說明。 圖16係比較形態之半導體裝置之示意俯視圖。比較形態之半導體裝置係半導體記憶體900。半導體記憶體900具有器件區域901與切割區域902。 圖17係比較形態之半導體裝置之一部分的放大示意俯視圖。圖17係圖16之被虛線包圍之區域(圖16中之P)的放大示意俯視圖。圖17係對應於第1實施形態之圖2的圖。 圖18係比較形態之半導體裝置之一部分的放大示意俯視圖。圖18表示半導體記憶體900被切割成單片化前之晶圓狀態下的切割區域。圖18係對應於第1實施形態之圖4的圖。圖19係比較形態之半導體裝置之一部分的放大示意剖視圖。圖19係圖18之D-D'剖視圖。 切割區域902具有複數個微影術用標記91。複數個微影術用標記91未被保護樹脂膜10覆蓋。 如圖16、圖17所示，比較形態之半導體記憶體900中未在切割區域902設置保護樹脂膜10，此方面與第1實施形態之半導體記憶體100不同。半導體記憶體900中設置於切割區域902的全部微影術用標記未被保護樹脂膜10覆蓋，此方面與第1實施形態之半導體記憶體100不同。 如圖18、圖19所示，於比較形態之半導體記憶體900中，未在切割區域902設置保護樹脂膜10，因此，於晶圓狀態下，隔著預定切斷線X-X'存在較大的無保護樹脂膜10之區域。於切割區域902存在因保護樹脂膜10之圖案形成之段差。 圖20係表示比較形態之半導體裝置之TSV之形成方法的示意剖視圖。圖20係相當於圖18之D-D'剖面之位置的剖視圖。 圖20係剛在保護樹脂膜10之上形成接著層54後的剖視圖。存在如圖20所示於切割區域902之上的接著層54之內部形成空腔94的情況。 當於接著層54之內部存在空腔94時，在之後的熱處理中，有空腔94之氣體發生膨脹而物理性地破壞半導體記憶體900的可能。熱處理例如為利用CVD法沈積TSV36側面之絕緣膜38時所實施的熱處理。當空腔94之尺寸變大時，尤其容易產生破壞而成為問題。 於第1實施形態之半導體記憶體100中，藉由在切割區域102設置保護樹脂膜10，而削減半導體記憶體100上之無保護樹脂膜10之區域的面積。此外，無保護樹脂膜10之區域之尺寸亦縮小。因此，於接著層54之內部形成空腔94的情況得到抑制。此外，形成較大尺寸之空腔94的情況得到抑制。藉此，形成半導體記憶體100之TSV36時之破壞得到抑制，而能夠穩定地形成TSV36。 再者，於第1實施形態之半導體記憶體100中，關於形成TSV36時之微影步驟中所使用的對準標記或對準偏差測定標記，未被保護樹脂膜10覆蓋。因此，形成TSV36時之微影步驟能夠無障礙地執行。 再者，於第1實施形態之半導體記憶體100中，保護樹脂膜10之第1部分10a與第2部分10b之間的距離(圖2中之d1)較佳為小於切割區域102之第1區域102a之寬度(圖2中之Wa)。藉由縮短第1部分10a與第2部分10b之間的距離(圖2中之d1)，而使在接著層54之內部形成空腔94的情況得到抑制。 此外，於第1實施形態之半導體記憶體100中，切割區域102中之保護樹脂膜10之被覆率較佳為50%以上，更佳為60%以上，進一步更佳為70%以上。藉由提高保護樹脂膜10之被覆率，而使在接著層54之內部形成空腔94的情況得到抑制。 以上，根據第1實施形態之半導體記憶體100，藉由在切割區域102之一部分設置保護樹脂膜10，而能夠穩定地形成TSV36。 (第2實施形態) 第2實施形態之半導體裝置中，第2區域之第2方向之寬度窄於第1區域之第2方向之寬度且第4區域之第1方向之寬度窄於第3區域的上述第1方向之寬度，此方面與第1實施形態不同。以下，針對與第1實施形態重複之內容，省略一部分記述。 圖21係第2實施形態之半導體裝置之示意俯視圖。第2實施形態之半導體裝置係半導體記憶體200。第2實施形態之半導體記憶體200具有器件區域101與切割區域102。 圖22係第2實施形態之半導體裝置之一部分的放大示意俯視圖。圖22表示半導體記憶體200被切割成單片化前之晶圓狀態下的切割區域。圖22係對應於第1實施形態之圖4的圖。 器件區域101被沿第1方向伸長且相互對向之第1邊101a及第2邊101b、和沿與第1方向正交之第2方向伸長且相互對向之第3邊101c及第4邊101d包圍。 切割區域102具有微影術用標記21a(第1微影術用標記)、微影術用標記21b(第2微影術用標記)、微影術用標記21c、21d。此外，切割區域102具有複數個微影術用標記22(第3微影術用標記)。 切割區域102具有與器件區域101之第1邊101a相鄰之第1區域102a、與第2邊101b相鄰之第2區域102b、與第3邊101c相鄰之第3區域102c及與第4邊101d相鄰之第4區域102d。 第2區域102b之第2方向之寬度(圖21中之W2)窄於第1區域102a之第2方向之寬度(圖21中之W1)，第4區域102d之第1方向之寬度(圖21中之W4)窄於第3區域102c之第1方向之寬度(圖21中之W3)。 於第2實施形態之半導體記憶體200中，在第2區域102b與第4區域102d未設置微影術用標記。因此，能夠縮小第2區域102b之第2方向之寬度(圖21中之W2)與第4區域102d之第1方向之寬度(圖21中之W4)。 於第1實施形態中，如使用圖4所說明般，就抑制因碎片等導致的切割良率下降的觀點而言，於預定切斷線附近需要有特定寬度之不被保護樹脂膜10覆蓋之切斷區域102x。切斷區域102x之寬度例如為30 μm以上且45 μm以下。於利用保護樹脂膜10覆蓋切割區域102之情形時，該切斷區域102x成為損失面積，結果有第1實施形態之半導體記憶體100之單片化後之晶片尺寸與比較形態之半導體記憶體900相比更大的可能。 於第2實施形態之半導體記憶體200中，第2區域102b之第2方向之寬度(圖21中之W2)窄於第1區域102a之第2方向之寬度(圖21中之W1)，第4區域102d之第1方向之寬度(圖21中之W4)窄於第3區域102c之第1方向之寬度(圖21中之W3)。因此，即便設置切斷區域102x，亦能夠縮小半導體記憶體200之單片化後之晶片尺寸。 此外，當如第1實施形態之半導體記憶體般於第2區域102b與第4區域102d亦設置微影術用標記時，如圖4所示，於塗佈接著層54前，隔著切斷區域102x而於兩側存在無保護樹脂膜10之區域。此種部位作為保護樹脂膜10之圖案，成為不規則之部位，而容易產生接著層54之空腔94。此外，難以預測接著層54有無產生空腔94。 於第2實施形態之半導體記憶體200中，在第2區域102b與第4區域102d由於未設置微影術用標記，因此，於塗佈接著層54前，僅在切斷區域102x的單側存在無保護樹脂膜10之區域。因而抑制接著層54之空腔94產生。此外，由於保護樹脂膜10之圖案單純化，因此容易預測接著層54有無產生空腔94，而能夠進行穩固性較高之保護樹脂膜10之佈局設計。 以上，根據第2實施形態之半導體記憶體200，藉由在切割區域102之一部分設置保護樹脂膜10，能夠穩定地形成TSV36。而且，能夠縮小半導體記憶體200之晶片尺寸。此外，能夠進行穩固性較高的保護樹脂膜10之佈局設計。 (第3實施形態) 第3實施形態之半導體裝置中，第1微影術用標記設置於樹脂膜之第1部分與第2部分之間，且於第1部分與第2部分之間設置有金屬層，此點與第1實施形態不同。以下，針對與第1實施形態重複之內容，省略一部分記述。 圖23係第3實施形態之半導體裝置之示意俯視圖。第3實施形態之半導體裝置係半導體記憶體300。第3實施形態之半導體記憶體300具有器件區域101與切割區域102。 圖24係第3實施形態之半導體裝置之一部分的放大示意俯視圖。圖24係圖23之被虛線包圍之區域(圖23中之P)的放大示意俯視圖。圖24係對應於第1實施形態之圖2的圖。 圖25係第3實施形態之半導體裝置之一部分的放大示意剖視圖。圖25(a)係圖24之E-E'剖視圖，圖25(b)係圖24之F-F'剖視圖。圖25係對應於第1實施形態之圖3的圖。 微影術用標記21a設置於保護樹脂膜10之第1部分10a與第2部分10b之間。於第1部分10a與第2部分10b之間設置金屬層60。於微影術用標記21a之上部設置金屬層60。第1部分10a與第2部分10b之間例如被金屬層60填埋。 例如，金屬層60之厚度(圖25(b)中之t1)大於保護樹脂膜10之厚度(圖25(b)中之t2)。金屬層60之上表面例如自保護樹脂膜10之上表面突出。 例如，金屬層60之材料為與表面電極12相同之材料。換言之，表面電極12之材料為與金屬層60之材料相同的材料。 例如，微影術用標記21c、21e、21g與微影術用標記21a同樣地，於上部設置金屬層60。另一方面，例如，於微影術用標記21b、21d、21f之上部，未設置金屬層60。亦可採用於所有的微影術用標記之上部設置金屬層60的構成。 金屬層60例如可在形成表面電極12時的形成抗蝕圖案52(圖7)之時，藉由將微影術用標記21a之部分開口，而與表面電極12同時形成。該情形時，金屬層60之材料為與表面電極12相同的材料。 此外，例如，亦可於形成表面電極12後，獨立於表面電極12而另外形成金屬層60。 根據第3實施形態之半導體記憶體300，藉由在無保護樹脂膜10之區域設置金屬層60，而使因保護樹脂膜10產生之段差降低。因此，於保護樹脂膜10之上形成接著層54時，在接著層54之內部形成空腔94的情況得到抑制。 此外，一般，金屬材料與樹脂材料之密接性高於氧化膜或氮化膜等絕緣材料與樹脂材料之密接性。因此，例如，於層間絕緣層34為氧化膜或氮化膜等之情形時，藉由在層間絕緣層34之上設置金屬層60，而使相對於晶圓之密接性提昇，從而防止接著層54之剝落。 於第3實施形態之半導體記憶體300中，金屬層60之厚度(圖25(b)中之t1)較佳為大於保護樹脂膜10之厚度(圖25(b)中之t2)。保護樹脂膜10之段差被完全消除，於接著層54之內部形成空腔94的情況得到抑制。 此外，金屬層60之材料較佳為與表面電極12相同的材料。無需用於形成金屬層60之追加步驟，從而能夠抑制半導體記憶體300之製造成本。 以上，根據第3實施形態之半導體記憶體300，藉由在切割區域102之一部分設置保護樹脂膜10，而能夠穩定地形成TSV36。此外，藉由在無保護樹脂膜10之區域設置金屬層60，而在接著層54之內部形成空腔94的情況進一步得到抑制，從而能夠穩定地形成TSV36。 於第1至第3實施形態中，以半導體裝置為半導體記憶體的情況為例進行了說明。然而，半導體裝置並不限於半導體記憶體，只要為具備TSV之半導體裝置，則亦可為邏輯器件等其他半導體裝置。 以上，對本發明之若干實施形態進行了說明，但該等實施形態係作為示例提出，並不意欲限定發明之範圍。該等新穎的實施形態可以其他各種方式實施，可於不脫離發明主旨之範圍內進行各種省略、替換、變更。例如，亦可將一實施形態之構成要素替換或變更為其他實施形態之構成要素。該等實施形態或其變形屬於發明之範圍或主旨內，並且包含於申請專利範圍中記載之發明及與其均等的範圍內。 [相關申請案] 本申請案享有以日本專利申請案2017-178416號(申請日：2017年9月15日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案的全部內容。
10‧‧‧保護樹脂膜(樹脂膜)
10a‧‧‧第1部分
10b‧‧‧第2部分
12‧‧‧表面電極(電極)
21a‧‧‧微影術用標記(第1微影術用標記)
21b‧‧‧微影術用標記(第2微影術用標記)
21c～21g‧‧‧微影術用標記
22‧‧‧微影術用標記(第3微影術用標記)
30‧‧‧矽基板
31‧‧‧第1導電層
32‧‧‧第2導電層
34‧‧‧層間絕緣層
36‧‧‧TSV
38‧‧‧絕緣膜
50‧‧‧預定形成區域
52‧‧‧抗蝕圖案
54‧‧‧接著層
56‧‧‧支持基板
58‧‧‧開口部
59‧‧‧抗蝕圖案
60‧‧‧金屬層
91‧‧‧微影術用標記
94‧‧‧空腔
100、900‧‧‧半導體記憶體(半導體裝置)
101、901‧‧‧器件區域
101a‧‧‧第1邊
101b‧‧‧第2邊
101c‧‧‧第3邊
101d‧‧‧第4邊
102、902‧‧‧切割區域
102a‧‧‧第1區域
102b‧‧‧第2區域
102c‧‧‧第3區域
102d‧‧‧第4區域
102x‧‧‧切斷區域
200‧‧‧半導體記憶體(半導體裝置)
300‧‧‧半導體記憶體(半導體裝置)
d1‧‧‧距離
P‧‧‧區域
t1、t2‧‧‧厚度
W1～W4、Wac‧‧‧寬度
圖1係第1實施形態之半導體裝置之示意俯視圖。 圖2係第1實施形態之半導體裝置之一部分的放大示意俯視圖。 圖3(a)及(b)係第1實施形態之半導體裝置之一部分的放大示意剖視圖。 圖4係第1實施形態之半導體裝置之一部分的放大示意俯視圖。 圖5係第1實施形態之半導體裝置之一部分的放大示意剖視圖。 圖6係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖7係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖8係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖9係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖10係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖11係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖12係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖13係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖14係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖15係表示第1實施形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖16係比較形態之半導體裝置之示意俯視圖。 圖17係比較形態之半導體裝置之一部分的放大示意俯視圖。 圖18係比較形態之半導體裝置之一部分的放大示意俯視圖。 圖19係比較形態之半導體裝置之一部分的放大示意剖視圖。 圖20係表示比較形態之半導體裝置之TSV之形成方法的示意剖視圖。 圖21係第2實施形態之半導體裝置之示意俯視圖。 圖22係第2實施形態之半導體裝置之一部分的放大示意俯視圖。 圖23係第3實施形態之半導體裝置之示意俯視圖。 圖24係第3實施形態之半導體裝置之一部分的放大示意俯視圖。 圖25(a)及(b)係第3實施形態之半導體裝置之一部分的放大示意剖視圖。

Claims (9)

  1. 一種半導體裝置，其具備： 器件區域，其被樹脂膜覆蓋；及 切割區域，其圍繞上述器件區域而設置，具有第1微影術用標記與第2微影術用標記，於上述第1微影術用標記與上述第2微影術用標記之間設置有上述樹脂膜。
  2. 如請求項1之半導體裝置，其中，上述切割區域具有第3微影術用標記，上述第3微影術用標記被上述樹脂膜覆蓋。
  3. 如請求項1或2之半導體裝置，其中，上述第1微影術用標記設置於上述樹脂膜之第1部分與第2部分之間，上述第1部分與上述第2部分之間的距離短於上述切割區域之寬度。
  4. 如請求項1或2之半導體裝置，其中，上述器件區域被沿第1方向伸長且相互對向之第1邊及第2邊、和沿與上述第1方向正交之第2方向伸長且相互對向之第3邊及第4邊包圍， 上述切割區域具有與上述第1邊相鄰之第1區域、與上述第2邊相鄰之第2區域、與上述第3邊相鄰之第3區域、及與上述第4邊相鄰之第4區域， 於上述第2區域及上述第4區域未設置微影術用標記。
  5. 如請求項4之半導體裝置，其中，上述第2區域及上述第4區域被上述樹脂膜覆蓋。
  6. 如請求項4之半導體裝置，其中，上述第2區域的上述第2方向之寬度窄於上述第1區域的上述第2方向之寬度，上述第4區域的上述第1方向之寬度窄於上述第3區域的上述第1方向之寬度。
  7. 如請求項1或2之半導體裝置，其中，上述第1微影術用標記設置於上述樹脂膜之第1部分與第2部分之間，於上述第1部分與上述第2部分之間設置有金屬層。
  8. 如請求項7之半導體裝置，其中，上述金屬層之厚度大於上述樹脂膜之厚度。
  9. 如請求項7之半導體裝置，其中，於上述器件區域設置有貫通上述樹脂膜且與上述金屬層為相同材料的電極。
TW106146160A 2017-09-15 2017-12-28 半導體裝置 TWI689001B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-178416 2017-09-15
JP2017178416A JP2019054172A (ja) 2017-09-15 2017-09-15 半導体装置

Publications (2)

Publication Number Publication Date
TW201916140A true TW201916140A (zh) 2019-04-16
TWI689001B TWI689001B (zh) 2020-03-21

Family

ID=65720553

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106146160A TWI689001B (zh) 2017-09-15 2017-12-28 半導體裝置

Country Status (4)

Country Link
US (1) US10707174B2 (zh)
JP (1) JP2019054172A (zh)
CN (1) CN109509725B (zh)
TW (1) TWI689001B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615979B2 (en) * 2019-12-18 2023-03-28 Disco Corporation Method of processing wafer

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2710935B2 (ja) * 1987-08-08 1998-02-10 三菱電機株式会社 半導体装置
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
JP3544895B2 (ja) * 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2002043356A (ja) * 2000-07-31 2002-02-08 Nec Corp 半導体ウェーハ、半導体装置及びその製造方法
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2004253678A (ja) 2003-02-21 2004-09-09 Renesas Technology Corp 半導体装置の製造方法
JP3866710B2 (ja) 2003-12-24 2007-01-10 エルピーダメモリ株式会社 半導体ウェーハ及びそのダイシング方法
JP4753170B2 (ja) * 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
KR100577308B1 (ko) * 2004-12-29 2006-05-10 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조 방법
WO2007055010A1 (ja) 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
JP5139039B2 (ja) * 2007-11-20 2013-02-06 新光電気工業株式会社 半導体装置及びその製造方法
JP5173525B2 (ja) * 2008-03-28 2013-04-03 ルネサスエレクトロニクス株式会社 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
JP2010021293A (ja) * 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP5218238B2 (ja) * 2009-04-10 2013-06-26 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US9431321B2 (en) * 2014-03-10 2016-08-30 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer
JP6235383B2 (ja) * 2014-03-10 2017-11-22 東芝メモリ株式会社 半導体装置の製造方法および半導体集積回路ウェハ
KR102217245B1 (ko) * 2014-07-25 2021-02-18 삼성전자주식회사 반도체 소자의 제조 방법
US9437492B2 (en) * 2014-09-29 2016-09-06 Freescale Semiconductor, Inc. Substrate for alternative semiconductor die configurations
JP6534602B2 (ja) * 2015-11-17 2019-06-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6358240B2 (ja) * 2015-11-19 2018-07-18 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US10707174B2 (en) 2020-07-07
TWI689001B (zh) 2020-03-21
JP2019054172A (ja) 2019-04-04
CN109509725A (zh) 2019-03-22
US20190088601A1 (en) 2019-03-21
CN109509725B (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
TWI635544B (zh) 半導體裝置之製造方法及半導體裝置
US9087873B2 (en) Semiconductor device manufacturing method
JP6034095B2 (ja) 半導体装置およびその製造方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
US20120133046A1 (en) Semiconductor structure and process thereof
US11694928B2 (en) Semiconductor wafer and semiconductor chip
US20200075482A1 (en) Semiconductor device and manufacturing method thereof
JP6380946B2 (ja) 半導体装置および半導体装置の製造方法
TWI587464B (zh) 封裝結構及其製造方法
JP6711046B2 (ja) 半導体装置
TWI689001B (zh) 半導體裝置
US20170148679A1 (en) Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof
TW202207371A (zh) 封裝結構及其形成方法
KR20110083278A (ko) 반도체 칩 패키지 제조방법
JP2005302985A (ja) 半導体ウェーハおよび半導体チップ
JP2009076782A (ja) 半導体基板、その製造方法、および半導体チップ
US11610852B2 (en) Semiconductor device
US11183469B2 (en) Semiconductor device
WO2011052104A1 (ja) 半導体装置及びその製造方法
KR100927412B1 (ko) 반도체 소자의 제조 방법
TW202329221A (zh) 半導體裝置及其形成方法
JP2023032049A (ja) 半導体装置
JP2014220375A (ja) 半導体装置およびその製造方法
JP2008166353A (ja) 半導体装置
JP2010027741A (ja) 半導体装置及びその製造方法