JP2010027741A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】ダイシング前の支持基板に形成された溝に沿って、支持基板の劈開面と平行な破断面が生じることを抑止する。
【解決手段】電子デバイス１０Ｄが形成された半導体基板１０の表面に、接着剤層１３を介して支持基板１４を貼り合わせる。この支持基板１４では、ダイシングラインＤＬ１，ＤＬ２が、支持基板１４の表面に垂直な劈開面、即ち第５の劈開面Ｃ、及びそれと直交する第６の劈開面Ｄに対して平行とはならない。次に、半導体基板１０に設けられた開口部１０Ａの内側を通って、ダイシングラインＤＬ１，ＤＬ２に沿って、支持基板１４の表面から該表面に垂直な方向の途中に至る溝１７を形成する。この溝１７は、第５の劈開面Ｃ及び第６の劈開面Ｄに対して平行とはならない。さらに、諸工程を経た後、半導体基板１０から支持基板１４に至る各層からなる積層体を、ダイシングラインＤＬ１，ＤＬ２に沿ってダイシングする。
【選択図】図３

Description

本発明は、半導体装置及びその製造方法に関し、特に、半導体基板の表面から該表面に垂直な方向の途中に至る溝を形成し、その後の工程でダイシングを行う半導体装置及びその製造方法に関する。

近年、新たなパッケージ技術として、チップサイズパッケージ（Chip Size Package）が注目されている。チップサイズパッケージは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージである。

以下に、チップサイズパッケージの１つであるＢＧＡ型の半導体装置の構成例について説明する。図１０に示すように、電子デバイス１１０Ｄが形成された半導体基板１１０の表面に、絶縁膜１１１を介してパッド電極１１２を形成する。この半導体基板１１０の表面に対向して、接着剤層１１３を介して、単結晶シリコンからなる支持基板１１４を貼り合わせる。その後、ダイシングラインＤＬに沿って半導体基板１１０に開口部１１０Ａを形成する。次に、半導体基板１１０の裏面から開口部１１０Ａ内を覆って絶縁膜１１５を形成する。そして、パッド電極１１２の一部を露出させ、その露出したパッド電極１１２と接続して半導体基板１１０の裏面に延びる配線１１６を、絶縁膜１１５上に形成する。

その後、その開口部１１０Ａの内側のダイシングラインＤＬに沿って、支持基板１１４の表面から、該表面に垂直な方向の途中に至る溝１１７を形成する。次に、半導体基板１１０の裏面から溝１１７内を覆って、保護膜１１８を形成する。そして、保護膜１１８に設けた開口部を通して配線１１６と接続したバンプ電極１１９を形成する。この半導体装置を電子機器に組み込む際には、各バンプ電極１１９をプリント基板等の回路基板（不図示）上の配線パターン（不図示）に接続することで、電子デバイス１１０Ｄと、回路基板上に搭載された外部回路（不図示）とを電気的に接続している。

なお、ＢＧＡ型の半導体装置については、特許文献１に記載されている。
特開２００８−１３０７６８号公報

しかしながら、上述した半導体装置の製造方法では、支持基板１１４に溝１１７を形成する際に、溝１１７の先端の延長線上の支持基板１１４の領域１１４Ａに、ダイシングブレード（不図示）の接触による応力によって亀裂が延びて、支持基板１４を分離する破断面１１４Ｃが生じる場合があった。また、ダイシングブレードの接触による応力以外にも、溝１１７を形成する工程、及び溝１１７を形成した後の工程において支持基板１１４に生じる何らかの応力、例えばハンドリング時の応力によっても、支持基板１１４の溝１１７に沿って上記破断面１１４Ｃが生じる場合があった。

この破断面１１４Ｃの発生は、ダイシングラインＤＬ及びそれに直交する不図示のダイシングラインが、シリコンの結晶格子構造、即ち面心立方格子構造における劈開面に対して平行に延びており、それらのダイシングラインＤＬに沿って溝１１７が延びているために起こるものと考えられる。

これにより、本来ならば、この時点ではダイシングされないはずの支持基板１１４が、ダイシングラインＤＬに沿って実質的にダイシングされてしまい、溝１１７形成後に必要とされていた保護膜１１８やバンプ電極１１９の形成が行えなくなっていた。結果として、半導体装置の歩留まりが低下していた。

本発明の主な特徴は以下の通りである。本発明の半導体装置の製造方法は、電子デバイスが形成された半導体基板を準備し、単結晶半導体からなる支持基板を、接着剤層を介して、半導体基板上に貼り合わせる工程と、半導体基板に開口部を設ける工程と、半導体基板の開口部の内側を通って、半導体基板と対向する支持基板の表面から該表面に垂直な方向の途中に至る溝を形成する工程と、半導体基板の裏面から溝を覆う保護膜を形成する工程と、溝内の保護膜と支持基板を切削してダイシングを行う工程と、を含み、半導体基板に対向する支持基板の表面上で溝が延びる方向は、該支持基板の少なくとも１つの劈開面と平行でないことを特徴とする。

また、本発明の半導体装置の製造方法は、電子デバイスが形成された半導体基板を準備し、単結晶シリコンからなる支持基板を、接着剤層を介して、半導体基板上に貼り合わせる工程と、半導体基板に開口部を設ける工程と、半導体基板の開口部の内側を通って、半導体基板と対向する支持基板の表面から該表面に垂直な方向の途中に至る溝を形成する工程と、半導体基板の裏面から溝を覆う保護膜を形成する工程と、溝内の保護膜と支持基板を切削してダイシングを行う工程と、を含み、半導体基板に対向する支持基板の表面は、該支持基板の第１の劈開面であり、第１の劈開面上で溝が延びる方向は、該第１の劈開面に対して垂直な第２の劈開面と平行でないことを特徴とする。

また、本発明の半導体装置は、電子デバイスが形成された半導体基板と、単結晶半導体からなり、半導体基板上に接着剤層を介して貼り合わされ、半導体基板の端よりも外側に延びる支持基板と、半導体基板の裏面から連続して支持基板の側面の一部を覆う保護膜と、を備え、支持基板の側面は、該支持基板の劈開面と平行でないことを特徴とする。

また、本発明の半導体装置は、電子デバイスが形成された半導体基板と、単結晶シリコンからなり、半導体基板上に接着剤層を介して貼り合わされ、半導体基板の端よりも外側に延びる支持基板と、半導体基板の裏面から連続して支持基板の側面の一部を覆う保護膜と、を備え、半導体基板に対向する支持基板の表面は、該支持基板の第１の劈開面であり、該支持基板の側面は、第１の劈開面に対して垂直な第２の劈開面と平行でないことを特徴とする。

本発明によれば、ダイシング前の工程において、支持基板に形成された溝に沿って、支持基板に破断面が生じることを抑止できる。結果として、半導体装置の歩留まりを向上させることができる。

本発明の実施形態について、図面を参照して説明する。図１、図２、及び図５乃至図８は、本実施形態による半導体装置及びその製造方法を示す断面図であり、ウェハ状の半導体基板１０及び支持基板１４に形成される複数の半導体装置のうち、１つの半導体装置の形成領域について示している。

また、図３（Ａ）及び図３（Ｂ）は本実施形態による半導体装置及びその製造方法を示す平面図であり、それぞれ、ウェハ状の半導体基板１０及び支持基板１４を示している。図４は、図３の半導体基板１０及び支持基板１４を示す斜視図である。

この半導体装置は、トランジスタ等の電子デバイス１０Ｄが形成された半導体基板１０上に、単結晶シリコンからなる支持基板１４が貼り合された半導体装置である。以下に、この半導体装置の製造方法について説明する。最初に、図１に示すように、例えば単結晶シリコンからなる約１００〜７００μｍの膜厚を有した半導体基板１０を準備する。半導体基板１０の表面には、図３（Ａ）に示すように、ダイシングラインＤＬ１、及びそれと直交するダイシングラインＤＬ２に囲まれる領域に電子デバイス１０Ｄが配置されている。

トランジスタ等の電子デバイス１０Ｄを良好に形成するためには、電子デバイス１０Ｄが形成される半導体基板１０の表面は、その半導体基板１０の１つの劈開面と平行であることが好ましい。また、ダイシングラインＤＬ１，ＤＬ２は、後の工程でダイシングを容易に行うためには、上記劈開面と所定角度で交わる、例えば垂直に交わる他の劈開面に対して平行であることが好ましい。

ここで、劈開面とは、結晶格子構造において原子間の結合力が弱くなる面であり、例えば半導体基板１０が単結晶シリコンからなる場合、単結晶シリコンの結晶格子構造である面心立方格子構造において、原子間の結合力が弱くなる面である。この場合、電子デバイス１０Ｄが形成される半導体基板１０の表面と平行な劈開面を、第１の劈開面とすると、その第１の劈開面に対して垂直に、半導体基板１０の他の劈開面、即ち第２の劈開面Ａ、及びそれと直交する第３の劈開面Ｂが存在する。第１の劈開面、第２の劈開面Ａ、及び第３の劈開面Ｂは、対象性を有する結晶面として表現すれば、全て結晶面（１００）である。

なお、半導体基板１０のダイシングラインＤＬ１，ＤＬ２に対するアライメントを容易にするためには、半導体基板１０のオリフラは、ダイシングラインＤＬ１に直交するように、即ち、ダイシングラインＤＬ２に平行となるように形成されていることが好ましい。

次に、図１に示すように、半導体基板１０の表面に、電子デバイス１０Ｄを覆って、例えば約０．５〜１．５μｍの膜厚を有したＢＰＳＧ膜からなる絶縁膜１１を形成する。絶縁膜１１上には、電子デバイス１０Ｄと電気的に接続されたパッド電極１２を形成する。パッド電極１２は、例えば電子デバイス１０Ｄの両端近傍に形成されるが、これ以外の位置に形成されてもよい。以降の説明では、パッド電極１２は、電子デバイス１０Ｄの両端近傍に形成されるものとして説明する。

さらに、絶縁膜１１上には、パッド電極１２を覆って、シリコン窒化膜等からなる不図示のパッシベーション膜を形成する。

その後、図２に示すように、不図示のパッシベーション膜上に、有機樹脂等を含む接着剤の塗布により接着剤層１３を形成する。そして、接着剤層１３を介して、半導体基板１０の表面に対向して、単結晶シリコンからなる支持基板１４を貼り合わせる。支持基板１４は、約１００μｍ〜８００μｍ、好ましくは約４００μｍの厚さを有している。

ここで、半導体基板１０と対向する支持基板１４の表面は、支持基板１４の１つの劈開面と平行であるものとする。この劈開面を第４の劈開面とすると、単結晶シリコンの面心立方格子構造に対応して、図３（Ｂ）に示すように、第４の劈開面に対して垂直に、支持基板１４の他の劈開面、即ち第５の劈開面Ｃ、及びそれと直交する第６の劈開面Ｄが存在する。第４の劈開面、第５の劈開面Ｃ、及び第６の劈開面Ｄは、対象性を有する結晶面として表現すれば、全て結晶面（１００）である。

半導体基板１０に貼り合わされた支持基板１４では、半導体基板１０とは異なり、ダイシングラインＤＬ１，ＤＬ２が、支持基板１４の第５の劈開面Ｃ、及びそれと直交する第６の劈開面Ｄに対して平行とはならないような配置関係を有している。言い換えれば、半導体基板１０と対向する支持基板１４の表面上において、ダイシングラインＤＬ１，ＤＬ２と、第５の劈開面Ｃ及び第６の劈開面Ｄとのなす角θは、０度よりも大きくなっている。具体的には、角θは、約５度〜４５度であり、好ましくは約４５度である。図の例、及び以降の説明では、角θは、約４５度であるものとして説明する。この半導体基板１０と支持基板１４との関係を斜視図で表すと、図４のようになる。

なお、支持基板１４のオリフラは、半導体基板１０のオリフラと一致していることが好ましく、ダイシングラインＤＬ１に直交するように、即ち、ダイシングラインＤＬ２に平行となるように形成されることが好ましい。以降の説明では、上記のようなオリフラの構成を前提として説明を行う。

次に、図５に示すように、支持基板１４と貼り合わされた半導体基板１０に対して裏面研削を行い、その厚さを、例えば１０μｍ〜１５０μｍに至るまで薄くする。さらに、半導体基板１０であって、ダイシングラインＤＬ１，ＤＬ２上、及びパッド電極１２上を含む領域をエッチングして除去する。これにより、半導体基板１０に、ダイシングラインＤＬ１，ＤＬ２に沿ったストリート状の開口部１０Ａが形成され、その開口部１０Ａ内では絶縁膜１１が露出される。

なお、開口部１０Ａ内における半導体基板１０の側壁は、支持基板１４に向かってテーパー状に形成されることが好ましい。これにより、後の工程において半導体基板１０及び支持基板１４を覆って形成される各層の被覆性が向上する。

次に、図６に示すように、半導体基板１０の裏面から開口部１０Ａ内を覆って絶縁膜１５を形成する。そして、絶縁膜１１，１５の一部をエッチングしてパッド電極１２の一部を露出させ、その露出したパッド電極１２と接続して半導体基板１０の裏面に延びる配線１６を、絶縁膜１５上に形成する。

その後、図７に示すように、不図示のダイシングブレード等による切削により、開口部１０Ａの内側を通るダイシングラインＤＬ１，ＤＬ２に沿って、半導体基板１０と対向する支持基板１４の表面から、その表面に垂直な方向の途中に至る溝１７を形成する。図の例では、溝１７は、不図示のダイシングブレードにより切削されたものとして説明しているが、これ以外の方法、例えばエッチングやレーザー等による切削によって形成されてもよい。

溝１７は、深くなるほど幅が狭くなる形状を有し、約２０μｍ〜１００μｍ、好ましくは約５０μｍの深さを有している。ここで、ダイシングラインＤＬ１，ＤＬ２は、支持基板１４の第５の劈開面Ｃ、及びそれと直交する第６の劈開面Ｄに対して平行とはならないように配置されている。このことから、溝１７についても、ダイシングラインＤＬ１，ＤＬ２と同様に、支持基板１４の第５の劈開面Ｃ及び第６の劈開面Ｄに対して平行とはならないように形成される。即ち、半導体基板１０と対向する支持基板１４の表面上、即ち第４の劈開面上において、溝１７の延びる方向と、第５の劈開面Ｃ及び第６の劈開面Ｄとのなす角θは、０度よりも大きくなっている。具体的には、角θは、約５度〜４５度であり、好ましくは約４５度である。

このように、溝１７は支持基板１４の第５の劈開面Ｃ及び第６の劈開面Ｄと一致しないため、溝１７を形成する際に、溝１７の先端の延長線上の支持基板１４の領域１４Ａにおいて、ダイシングブレード（不図示）の接触による応力によって亀裂が延びて、支持基板１４を分離する破断面が生じることを抑止できる。また、ダイシングブレードの接触による応力以外にも、溝１７を形成する工程、及びその後の工程において支持基板１４に生じる何らかの応力、例えばハンドリング時の応力によって、支持基板１４の溝１７に沿って上記破断面が生じることを抑止できる。

さらにいえば、ダイシングブレードによる切削以外の方法、例えばエッチングやレーザー等による切削によって溝１７が形成される場合においても、上記と同様の理由により、溝１７を形成する工程、及びその後の工程において支持基板１４に何らかの応力が生じたとしても、支持基板１４を分離する上記破断面が生じることを抑止できる。

次に、図８に示すように、溝１７を形成した後の工程として、半導体基板１０の裏面から溝１７内を覆って、保護膜１８を形成する。そして、保護膜１８に設けた開口部を通して配線１６と接続したバンプ電極１９を形成する。その後、ダイシングラインＤＬ１，ＤＬ２に沿って、半導体基板１０から支持基板１４に至る各層からなる積層体をダイシングして複数の半導体装置に分離する。分離された半導体装置の側面のうち、支持基板１４の各側面１４Ｓは、図９の概略の斜視図に示すように、第５の劈開面Ｃ及び第６の劈開面Ｄではない面として形成されている。なお、第４の劈開面は、半導体基板１０と対向する支持基板１４の表面となっている。

こうして完成した半導体装置では、半導体基板１０から支持基板１４の側面１４Ｓの一部にかけて、半導体装置の各層の端部を覆うようにして保護膜１８が形成されているため、半導体装置の内部に水分が浸入することが抑止され、また、外部からの衝撃や接触によって、半導体装置の端部に、剥離等の損傷が生じることを抑止できる。

また、上記半導体装置の製造方法によれば、ダイシング前の工程において、支持基板１４に溝１７が形成されたまま切断されない状態を、従来例に比して確実に保持できるため、溝１７形成後の工程、即ち上記保護膜１８の形成工程等を確実に行うことができる。結果として、半導体装置の信頼性及び歩留まりを向上させることができる。

なお、本発明は上記実施形態に限定されず、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。

例えば、上記実施形態では、支持基板１４の第４の劈開面、第５の劈開面Ｃ、及び第６の劈開面Ｄは、対象性を有する結晶面として表現すれば、全て結晶面（１００）であるとしたが、本発明はこれに限定されない。即ち、本発明は、表面側から裏面側に至る劈開面を有する支持基板を用いるものであれば、その支持基板の各劈開面のうち、少なくともいずれか１つが、対象性を有する結晶面（１００）とはならない場合についても適用される。また、半導体基板１０に対向する支持基板１４の表面が、支持基板１４の１つの劈開面、即ち第４の劈開面に対して平行でない場合にも、本発明は適用される。さらにいえば、支持基板１４は、表面側から裏面側に至る劈開面を有するものであれば、シリコン以外の半導体からなるものであってもよい。

また、上記実施形態では、電子デバイス１０Ｄが形成される半導体基板１０はシリコンからなるものとしたが、本発明はこれに限定さない。即ち、本発明は、電子デバイス１０Ｄが形成される半導体基板として、シリコン以外の半導体、例えばガリウム及びヒ素を含む化合物半導体からなる半導体基板を用いた場合についても適用される。

また、上記実施形態では、溝１７は支持基板１４に形成されるもとしたが、本発明はこれに限定されない。即ち、ダイシング前の工程において、シリコンからなる半導体基板に、その表面から該表面に垂直な方向の途中に至る溝を形成し、その状態を保持したまま他の工程を経て、その後ダイシングが行なわれるものであれば、支持基板以外の半導体基板に溝が形成される半導体装置及びその製造方法に対しても、本発明は適用される。

この場合においても、半導体基板に溝を形成する際に、溝の先端の延長線上の半導体基板の領域において、ダイシングブレード（不図示）の接触による応力によって亀裂が延びて破断面が生じることを抑止できる。また、ダイシングブレードの接触による応力以外にも、溝を形成する工程、及びその後の工程において半導体基板に生じる何らかの応力、例えばハンドリング時の応力によって、半導体基板の溝に沿って上記破断面が生じることを抑止できる。

さらにいえば、ダイシングブレードによる切削以外の方法、例えばエッチングやレーザー等による切削によって溝が形成される場合においても、上記と同様の理由により、溝を形成する工程、及びその後の工程において半導体基板に何らかの応力が生じたとしても、上記破断面が生じることを抑止できる。

本発明の実施形態による半導体装置及びその製造方法を示す断面図及び平面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図及び平面図である。 本発明の実施形態による半導体装置及びその製造方法を示す平面図である。 本発明の実施形態による半導体装置及びその製造方法を示す斜視図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す斜視図である。 従来例による半導体装置及びその製造方法を示す断面図である。

符号の説明

１０，１１０ 半導体基板 １０Ｄ，１１０Ｄ 電子デバイス
１０Ａ，１１０Ａ 開口部 １１，１５，１１１，１１５ 絶縁膜
１２，１１２ パッド電極 １３，１１３ 接着剤層
１４，１１４ 支持基板 １４Ｓ 支持基板の側面
１６，１１６ 配線 １７，１１７ 溝
１８，１１８ 保護膜 １９，１１９ バンプ電極
１１４Ｃ 破断面 ＤＬ，ＤＬ１，ＤＬ２ ダイシングライン

Claims (6)

1. 電子デバイスが形成された半導体基板を準備し、
   単結晶半導体からなる支持基板を、接着剤層を介して、前記半導体基板上に貼り合わせる工程と、
   前記半導体基板に開口部を設ける工程と、
   前記半導体基板の前記開口部の内側を通って、前記半導体基板と対向する前記支持基板の表面から該表面に垂直な方向の途中に至る溝を形成する工程と、
   前記半導体基板の裏面から前記溝を覆う保護膜を形成する工程と、
   前記溝内の前記保護膜と前記支持基板を切削してダイシングを行う工程と、を含み、
   前記半導体基板に対向する前記支持基板の表面上で前記溝が延びる方向は、該支持基板の少なくとも１つの劈開面と平行でないことを特徴とする半導体装置の製造方法。
2. 電子デバイスが形成された半導体基板を準備し、
   単結晶シリコンからなる支持基板を、接着剤層を介して、前記半導体基板上に貼り合わせる工程と、
   前記半導体基板に開口部を設ける工程と、
   前記半導体基板の前記開口部の内側を通って、前記半導体基板と対向する前記支持基板の表面から該表面に垂直な方向の途中に至る溝を形成する工程と、
   前記半導体基板の裏面から前記溝を覆う保護膜を形成する工程と、
   前記溝内の前記保護膜と前記支持基板を切削してダイシングを行う工程と、を含み、
   前記半導体基板に対向する前記支持基板の表面は、該支持基板の第１の劈開面であり、前記第１の劈開面上で前記溝が延びる方向は、該第１の劈開面に対して垂直な第２の劈開面と平行でないことを特徴とする半導体装置の製造方法。
3. 前記第１の劈開面上で前記溝が延びる方向と、前記第２の劈開面とのなす角は、５度〜４５度であることを特徴とする請求項２に記載の半導体装置の製造方法。
4. 電子デバイスが形成された半導体基板と、
   単結晶半導体からなり、前記半導体基板上に接着剤層を介して貼り合わされ、前記半導体基板の端よりも外側に延びる支持基板と、
   前記半導体基板の裏面から連続して前記支持基板の側面の一部を覆う保護膜と、を備え、
   前記支持基板の側面は、該支持基板の劈開面と平行でないことを特徴とする半導体装置。
5. 電子デバイスが形成された半導体基板と、
   単結晶シリコンからなり、前記半導体基板上に接着剤層を介して貼り合わされ、前記半導体基板の端よりも外側に延びる支持基板と、
   前記半導体基板の裏面から連続して前記支持基板の側面の一部を覆う保護膜と、を備え、
   前記半導体基板に対向する前記支持基板の表面は、該支持基板の第１の劈開面であり、該支持基板の側面は、前記第１の劈開面に対して垂直な第２の劈開面と平行でないことを特徴とする半導体装置。
6. 前記支持基板の側面と、前記第２の劈開面とのなす角は、５度〜４５度であることを特徴とする請求項５に記載の半導体装置。

Images