JP2710935B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2710935B2 JP2710935B2 JP62198552A JP19855287A JP2710935B2 JP 2710935 B2 JP2710935 B2 JP 2710935B2 JP 62198552 A JP62198552 A JP 62198552A JP 19855287 A JP19855287 A JP 19855287A JP 2710935 B2 JP2710935 B2 JP 2710935B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- axis
- alignment
- resist
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/102—Mask alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置に係り、特に半導体装置製造過
程でのフォトリソグラフィ工程においてウェハとマスク
との位置重ね合わせに用いられるアライメントマークの
配置に関するものである。 ［従来の技術］ 半導体装置製造過程でのフォトリソグラフィ工程にお
いて、縮小型投影露光装置を用いてウェハ上のパターン
とマスク上のパターンとの位置を高い精度で重ね合わせ
るためには、ウェハ上の所定の位置を確認するために形
成されるアライメントマークの位置を正確に認識する必
要がある。アライメントマークの位置を正確に認識する
方法の１つとして、アライメントマークに光を照射し、
アライメントマークからの回析光を利用するものがあ
る。以下、このアライメントマークの構造を図に基づい
て説明する。 第２図はアライメントマークが形成された半導体の一
例を示す部分平面図である。図において、半導体基板と
してのウェハ10上に凹凸形状を設けて形成されたアライ
メントマーク集合体１はそれぞれマーク軸3a,3b,3cを中
心軸としてその軸に沿うように形成された各アライメン
トマーク1a,1b,1cから構成される。各アライメントマー
ク1a,1b,1cはＸ−Ｙ座標軸２を基準とするＸ座標を決定
するためのＸ−アライメントマークとして示されてい
る。 第３図は第２図のＡ−Ａ線に沿う部分断面図を示す。
図において、アライメントマーク集合体１が形成された
ウェハ10上方から矢印４で示される方向に入射光が照射
される。この照射された光はアライメントマーク集合体
１の一つの単位を構成する、マーク軸3aに沿って配置さ
れたアライメントマーク群の複数のアライメントマーク
1aの段差部で散乱され、矢印５で示される方向に反射す
る隣り合う段差部からの散乱光が、光路差が波長の整数
倍となる回析条件を満たして強め合うため、矢印５で示
される方向に回析光が検出される。第２図で示すように
回析光の検出器50は、たとえばマーク軸3aに沿って配置
されたアライメントマーク群の複数のアライメントマー
ク1aからマーク軸3aに沿った方向、つまり、矢印５で示
される方向の回析光が検出できるように配置され、測定
系が構成されている。 実際のマスク重ね合わせ時は、第４図に示す部分断面
図のようにレジスト20がウェハ10上に塗布されている。
そのため、矢印５で示す方向の回析光はレジスト20の表
面とアライメントマーク群の表面とで多重反射を行い、
最終的にレジスト表面から伝播する光の強度はそのレジ
スト中の光路８に依存する。 たとえば、第5A図、第5B図、第5C図は第２図で示され
るようなマーク軸3a,3b,3cに沿って配置された複数のア
ライメントマーク1a,1b,1cからなる３本のアライメント
マーク群のそれぞれからマーク軸3a,3b,3cに沿った方向
への回析光を、アライメントマーク1a,1b,1c上のレジス
ト20の表面からの反射光と見なしてこの反射光の強度を
測定した信号強度波形を示す。ここで、レジスト20の膜
厚については第5A図は10900Å、第5B図は10300Å、第5C
図は10100Åである。ただし、この膜厚はウェハ上に何
のパターンもないときに膜厚がそれぞれ10900Å、10300
Å、10100Åになるようにレジストを塗布したことを示
している。また、各図において第２図に示される各アラ
イメントマーク群のマーク軸3a,3b,3cの位置が示されて
いる。図を参照すると、アライメントマーク群上のレジ
スト膜厚がアライメントマーク断面位置により不均一な
ため、各アライメントマーク断面位置の信号強度もばら
ついていることがわかる。また、同じアライメントマー
ク断面位置でもレジスト膜厚を10900Åから10300Å、10
100Åへと変化させるにつれて信号強度が変動している
様子がわかる。これは、レジスト膜厚の変化とともに正
弦曲線状にレジスト表面からの反射率が変化する定在波
現象によるためである。これらのことから、最大の反射
光が生じるアライメントマーク断面位置が、レジスト膜
厚を10900Åから10300Å、10100Åへと変化させるにつ
れて変動していく。 このように、アライメントマークからの回析光の検出
は最終的には反射光の強度としての信号強度が測定され
ることによって行われる。得られた信号強度は第5A図の
ようにピークを示す曲線として描かれるので、その各ピ
ークを示す位置を測定することによって各アライメント
マーク群の位置、すなわち各アライメントマーク群の中
心軸を示す位置を認識することができる。したがって、
各アライメントマークはウェハとマスクとの重ね合わせ
におけるウェハ上の位置認識のマークとして利用され
る。通常は数本の軸に沿ったアライメントマーク群を１
セットとしており（第２図では３本）、各アライメント
マーク群の中心軸の位置認識の結果を平均化してマスク
アライメント精度を向上させている。 また、特開昭62−29138号公報には、マスクアライメ
ント精度を向上させるために、アライメントマークを複
数の工程に分割して２種類のアライメントマークを形成
し、それぞれに走査線を走らせ、位置合わせを行うマー
ク合わせ方法と、それに用いるアライメントマークが開
示されている。 ［発明が解決しようとする問題点］ アライメントマークは、一般的にウェハを各半導体チ
ップに分割分離するために形成されるダイシング領域に
配置される。そこで、第２図に示したアライメントマー
ク集合体１をダイシング領域に形成した場合に考えられ
る例を、提案例として第6A図から第6C図に示す。第6A図
はウェハ10の平面図を示し、第6B図は第6A図で示される
ウェハ10のＢ部またはＣ部を示す部分拡大図、第6C図は
第6B図におけるＤ−Ｄ線に沿う部分断面図である。 第6A図を参照して、ウェハ10はオリエンテーションフ
ラット11を基準にして方向が定められる。 第6B図を参照して、ウェハ10はダイシング領域７によ
って各半導体チップ領域６に区分されている。Ｘ座標軸
（第１の座標軸）の軸線方向に沿ったＸ−ダイシング領
域（第１の領域）の境界701の間には３本の軸に沿った
アライメントマーク群を１セットとしたアライメントマ
ーク集合体101,201が配置されている。Ｙ座標軸（第２
の座標軸）の軸線方向に沿ったＹ−ダイシング領域（第
２の領域）の境界702の間でに同様にアライメントマー
ク集合体301,401が配置されている。ここではそれぞれ
のマーク中心軸に沿って複数個のアライメントマークが
配置された各アライメントマーク群をそれぞれ２点鎖線
で描かれた１つの細長い長方形で示している。Ｘ座標、
Ｙ座標はＸ−Ｙ座標２を基準とする。アライメントマー
ク集合体101,301はＸ座標を決定するためのＸ−アライ
メントマーク群からなる集合体であり、アライメントマ
ーク集合体201,401はＹ座標を決定するためのＹ−アラ
イメントマーク群からなる集合体である。この図で示す
ようにＸ−アライメントマーク集合体およびＹ−アライ
メントマーク集合体はランダムに、つまり、Ｘ−アライ
メントマーク集合体およびＹ−アライメントマーク集合
体ともにＸ−ダイシング領域およびＹ−ダイシング領域
それぞれに形成されている。 次に第6C図を参照して、各半導体チップ領域６はウェ
ハ10上に各パターン膜からなる堆積層61を形成させてお
り、Ｘ−ダイシング領域と半導体チップ領域６との間に
段差を生じさせている。 いま、第6A図で示されるウェハ10の中央部表面上から
レジストの回転塗布を行うと、ウェハ10上を矢印21で示
す方向にレジストが半径方向に流れる。このとき、第6C
図で示すような段差がＸ−ダイシング領域およびＹ−ダ
イシング領域の境界701,702上で生じている場合、この
段差はレジストの流れに対して障害物として働く。たと
えば、第6A図のＢ部の位置で第6B図に示すようなダイシ
ング領域が形成されていると、レジストの流れはＸ−ダ
イシング領域の境界701にぶつかることによって妨げら
れる。また、第6A図のＣ部の位置ではレジストの流れは
Ｙ−ダイシング領域の境界702によって妨げられる。こ
のようにレジストの流れが障壁に当たることによって妨
げられると、レジストの被覆性が均等でなくなる。その
ため、ダイシング領域に位置するアライメントマーク上
に形成されるレジストの膜厚がレジストの流れの方向に
よって変化することになる。 このアライメントマーク上でのレジスト膜厚分布がも
たらす反射光強度への影響を第6B図のＸ−アライメント
マーク集合体101とＹ−アライメントマーク集合体201に
ついて説明する。第6B図で示される部分は第6A図のＢ部
の位置に存在するものとする。この場合、レジストの流
れはＸ−ダイシング領域の境界701に当たり、その流れ
方向によってアライメントマーク上に形成されるレジス
ト膜厚が変化する。その結果、Ｘ−アライメントマーク
集合体101におけるマーク中心軸103a,103b,103cのそれ
ぞれに沿った個々のアライメントマーク群上ではマーク
中心軸103a,103b,103cに沿った方向にレジスト膜厚が変
化するが、その変化のしかたは３つのアライメントマー
ク群の間では同じになる。したがって、第7A図に示すよ
うに各マーク中心軸に沿う複数のアライメントマークか
らなるアライメントマーク群それぞれからの信号強度は
同一となる。このとき、マーク中心軸方向のアライメン
トマーク群上のレジスト膜厚の分布は反射光の強度を決
定するだけで、反射光のピークを示す位置を変動させ
ず、アライメント精度には影響しない。 一方、Ｙ−アライメントマーク集合体201はマーク中
心軸ごとにアライメントマーク群上のレジスト膜厚が異
なる。そのため、第7B図に示すように各マーク中心軸20
3a,203b,203cごとに複数のアライメントマークで構成さ
れるアライメントマーク群から得られる信号強度は異な
る。このような場合、第7C図で示すように、信号処理時
にすべてのピーク強度をある範囲に収める適正なゲイン
が存在せず、あるアライメントマーク群からのピークが
振り切れたり、小さくなったりしてマスクアライメント
の成功率が悪くなることがあった。また、１つのマーク
中心軸に沿う単一のアライメントマーク群上において、
レジストの被覆性がそのマーク中心軸に対して対称でな
いため、マーク位置認識にオフセットが発生する。その
結果、マスクアライメント精度が悪くなるという問題点
があった。 このオフセットが発生する現象について、アライメン
トマーク群上のレジストの被覆性と測定される信号強度
波形との関係の典型的な例を示して考察する。 第8A図〜第8G図はマーク中心軸に平行にレジストが流
れた場合のレジストの被覆性と信号強度波形との関係
を、典型的な例を示して説明するための図である。第8A
図は第6B図においてマーク中心軸103aに沿うＸ−アライ
メントマーク群が３個のアライメントマーク101a,101b,
101cから構成される例を示した部分平面図である。い
ま、矢印21で示す方向にレジストが障害物としてのＸ−
ダイシング領域の境界701によって妨げられて流れるこ
とによってアライメントマーク上にレジスト20が形成さ
れたものとする。この場合、マーク中心軸103aに平行な
Ｅ−Ｅ線、Ｆ−Ｆ線、Ｇ−Ｇ線に沿う断面を第8B図に示
す。各線に沿った断面は同一形状を示し、各アライメン
トマークの中心に対しては非対称であるが、同じ被覆性
を示す。一方、レジストの流れる方向である矢印21の方
向に垂直なＨ−Ｈ線、Ｉ−Ｉ線、Ｊ−Ｊ線に沿った断面
をそれぞれ第8C図、第8D図、第8E図に示す。各断面とも
マーク中心軸103aに対して対称な形状を示すが、レジス
ト膜厚はそれぞれのアライメントマーク断面において異
なっている。次に、このアライメントマークから得られ
る信号強度波形をアライメントマーク断面とともに第8F
図、第8G図に示す。信号強度波形は、第8B図で示すよう
にＥ−Ｅ、Ｆ−Ｆ、Ｇ−Ｇ断面でのレジスト膜厚がそれ
ぞれ同一であり、矢印５で示される回析光の光路８が等
しくなるので、マーク中心軸に沿った回析光による信号
強度はすべてのアライメントマーク断面位置で一定であ
り、台形状となる。したがって、アライメントマークの
中心認識位置は平均化によりＦ−Ｆ線で示される位置と
なり、マーク中心軸103aが正確に認識される。 第9A図〜第9G図はマーク中心軸に垂直にレジストが流
れた場合のレジストの被覆性と信号強度波形との関係を
典型的な例を示して説明するための図である。第9A図は
第6B図においてマーク中心軸203cに沿うＹ−アライメン
トマーク群が３個のアライメントマーク201a,201b,201c
から構成される例を示した部分平面図である。いま、矢
印21で示す方向にレジストが障害物としてのＸ−ダイシ
ング領域の境界701によって妨げられて流れることによ
ってアライメントマーク上にレジスト塗膜が形成された
ものとする。この場合、マーク中心軸203cに平行なＥ−
Ｅ線、Ｆ−Ｆ線、Ｇ−Ｇ線に沿う断面をそれぞれ第9B
図、第9C図、第9D図に示す。各線に沿った断面は各アラ
イメントマークの中心に対しては対称的な形状を示す
が、レジスト膜厚はそれぞれの断面で異なっている。一
方、レジストの流れる方向である矢印21の方向に平行な
Ｈ−Ｈ線、Ｉ−Ｉ線、Ｊ−Ｊ線に沿った断面を第9E図に
示す。各線に沿った各アライメントマーク断面は同一形
状を示し、マーク中心軸203cに対しては非対称である
が、同じ被覆性を示す。このようなアライメントマーク
から得られる信号強度波形をアライメントマーク断面と
ともに第9F図、第9G図に示す。信号強度波形は前述の定
在波現象によりＥ−Ｅ断面でのレジスト膜厚によって最
小の反射率を示し、Ｇ−Ｇ断面でのレジスト膜厚によっ
て最大の反射率、Ｆ−Ｆ断面でのレジスト膜厚によって
その中間の反射率となる場合のものが描かれている。こ
のとき、アライメントマークの中心認識位置はＧ−Ｇ線
で示される位置となり、マーク中心軸203cの誤認識が生
じている。 以上のように、従来のアライメントマークはランダム
に配置されているので、その上に塗布されるレジストの
流れがアライメントマークの周囲に存在する障害物によ
って妨げられ、アライメントマーク上のレジストの被覆
性が均等でなくなることがある。そのため、アライメン
トマーク位置の誤認識が発生することがあった。その結
果、マスクアライメント精度が悪くなるという問題点が
あった。 この発明は上記のような問題点を解消するためになさ
れたもので、アライメントマーク位置の誤認識を消滅さ
せるとともに、マスクアライメントの成功率や精度の向
上を図ることができるアライメントマークが形成された
半導体装置を得ることを目的とする。 ［問題点を解決するための手段］ この発明に係る半導体装置は、第１の座標軸の軸線に
直交する回析光によって第１の座標を認識させるための
第１のアライメントマーク集合体を、ダイシング領域の
第１の領域および第２の領域のうちの第１の領域のみに
形成され、第１の座標軸の軸線に直交する軸に沿って第
１の間隔をもって配置された平面形状が四角形の複数の
アライメントマークをそれぞれが含むとともに第１の座
標軸の軸線方向に沿って第１の間隔よりも広い第２の間
隔をもって等間隔に配置される複数の第１のアライメン
トマーク群を有したものとし、第２の座標軸の軸線に直
交する回析光によって第２の座標を認識させるための第
２のアライメントマーク集合体を、ダイシング領域の第
１の領域および第２の領域のうちの第２の領域のみに形
成され、第２の座標軸の軸線に直交する軸に沿って第３
の間隔をもって配置された平面形状が四角形の複数のア
ライメントマークをそれぞれが含むとともに第２の座標
軸の軸線方向に沿って第３の間隔よりも広い第４の間隔
をもって等間隔に配置される複数の第２のアライメント
マーク群を有したものとしたものである。 ［作用］ この発明においては、第１のアライメントマーク集合
体がダイシング領域の第１の領域のみに、第２のアライ
メントマーク集合体がダイシング領域の第２の領域のみ
に形成されるので、ダイシング領域と半導体チップ領域
との境界によって生じるレジスト膜厚の不均一性の影響
を各アライメントマーク集合体における複数のアライメ
ントマーク群が同じように受けて、それぞれのアライメ
ントマーク群からの回析光の強度の不均一性が抑制され
るとともに、個々のアライメントマーク群がダイシング
領域と半導体チップ領域との境界によって生じるレジス
ト膜厚の不均一性の影響を中心軸に受けて、回析光のピ
ークのオフセットも抑制される。 ［実施例］ 以下、この発明の一実施例について図に基づき説明す
る。 第１図はこの発明に従ったアライメントマークが形成
された半導体基板を示し、第6A図で示されるウェハ10の
Ｂ部またはＣ部を示す部分平面図である。図において、
ウェハ10はダイシング領域７によって半導体チップ領域
６に区分されている。Ｘ−アライメントマーク集合体
（第１のアライメントマーク集合体）101はＸ座標軸
（第１の座標軸）の軸線方向に沿ったＸ−ダイシング領
域（第１の領域）のみに、Ｙ−アライメントマーク集合
体（第２のアライメントマーク集合体）401はＹ座標軸
（第２の座標軸）の軸線方向に沿ったＹ−ダイシング領
域（第２の領域）のみに形成（配置）されている。 また、第１図図示から明らかなように、Ｘ−アライメ
ントマーク集合体101はそれぞれのマーク中心軸103a,10
3b,103cに沿った複数個のアライメントマークからなる
アライメントマーク群を、Ｘ座標軸の軸線に沿って等間
隔に複数有したものであり、各アライメントマーク群は
第１図において２点鎖線で描かれた１つの細長い長方形
を示しているが、具体的には第２図に示したようにＸ座
標軸の軸線に直交するマーク中心軸103a,103b,103cに沿
って配置された平面形状が四角形のアライメントマーク
（一例として突状部からなる）を複数有したものであ
る。 同様にＹ−アライメントマーク集合体401はそれぞれ
のマーク中心軸403a,403b,403cに沿った複数個のアライ
メントマークからなるアライメントマーク群を、Ｙ座標
軸の軸線に沿って等間隔に複数有したものであり、各ア
ライメントマーク群は第１図において２点鎖線で描かれ
た１つの細長い長方形を示しているが、具体的には第２
図に示したようにＹ座標軸の軸線に直交するマーク中心
軸403a,403b,403cに沿って配置された平面形状が四角形
のアライメントマーク（一例として突状部からなる）を
複数有したものである。 このように、Ｘ−アライメントマーク集合体101はＸ
−ダイシング領域のみに、Ｙ−アライメントマーク集合
体401はＹ−ダイシング領域のみに配置されているの
で、レジストを塗布するときの流れを妨げる障害物がＸ
−アライメント集合体に対してはＸ座標軸方向に存在せ
ず、またＹ−アライメントマーク集合体に対してはＹ座
標軸方向に存在していない。 ここで、Ｘ−ダイシング領域の境界701の間に配置さ
れたＸ−アライメントマーク集合体101に着目して、そ
の上に塗布されるレジストの流れの影響について説明す
る。アライメントマークはウェハのどこに位置するかに
よってアライメントマーク上のレジストの流れは異なる
が、典型例としてダイシング領域に垂直な方向と平行な
方向に流れる場合について説明する。他の方向に流れる
場合はこの両者の方向を合成した方向である。 Ｘ−ダイシング領域の境界701に垂直な方向に流れた
場合はＸ−ダイシング領域の境界701の段差によってレ
ジストの流れが妨げられるので、各マーク中心軸103a,1
03b,103cに沿う個々のアライメントマーク群上でレジス
ト膜厚が変化しているが、３つのアライメントマーク群
の間では同じ変化のしかた、つまり同じレジスト被覆性
を示す。そのため、各マーク中心軸に対応したアライメ
ントマーク群それぞれから得られる信号強度は等しくな
る。このようにマーク中心軸に平行なレジスト膜厚分布
がアライメントマーク精度に影響しないことは前述の問
題点の説明で述べたとおりである。 また、Ｘ−ダイシング領域の境界701に平行な方向に
流れた場合は、Ｘ−アライメントマーク集合体101のＸ
座標軸方向に段差がないためレジストの被覆性は均等で
あり、各アライメントマーク群上のレジスト膜厚は等し
い。そのため、各アライメントマーク群から得られる信
号強度は等しくなる。個々のアライメントマーク群上の
レジスト分布は均一であり、３つのアライメントマーク
群の間で分布は同じとなる。 Ｙ−アライメントマーク集合体401をＹ−ダイシング
領域の境界702の間に配置した場合も同様に、すべての
レジストの流れに対してレジストの被覆性は均等とな
り、それによって得られる各信号強度も一定となる。 このようにしてアライメントマークを配置すれば、Ｘ
−アライメントマーク集合体、Ｙ−アライメントマーク
集合体ともにウェハ上のすべての点で、それらのアライ
メントマークから得られる信号は第7A図で示したような
ピーク強度のそろった信号が得られる。その結果、これ
らのアライメントマークによるマスクアライメントの成
功率および精度が向上する。 また、マーク中心軸に垂直な方向（ダイシング領域に
沿う方向）に流れるレジストの流動は妨げられることな
く滑らかである。そのため、第8C図、第8D図、第8E図に
示すようにレジストの被覆性はマーク中心軸に対して対
称であり、マーク位置認識におけるオフセットが生じる
ことがない。 また、この実施例では障害物としてダイシング領域の
境界に沿って形成される段差部を例にして示したが、こ
の障害物は半導体基板上に堆積された膜によって形成さ
れる段差部であればよく、一般的には少なくともレジス
トの流動を妨げるものであればよい。 この実施例を一般的に言い換えれば、Ｘ−アライメン
トマーク集合体周辺の左右にも、Ｙ−アライメントマー
ク集合体周辺の上下にも各半導体チップ上のパターン形
成等による急激な段差を配置しないことである。ここ
で、上下とはウェハのオリエンテーションフラットを下
に置いたときの定義であり、X,Yは同じウェハの方向に
おいて左右がＸ座標軸方向、上下がＹ座標軸方向を意味
する。 さらに、この実施例ではＸ−Ｙ座標軸を基準としてＸ
座標とＹ座標を決定するためＸ−アライメントマーク集
合体とＹ−アライメントマーク集合体を対象にして示し
たが、重ね合わせ位置の座標を決定するためのものなら
どのように座標軸を設定してもよく、それに対応してア
ライメントマークを形成すればよい。 ［発明の効果］ 以上のように、この発明によればレジストの流動を妨
げる、半導体チップ領域とダイシング領域とによって形
成される段差に対してアライメントマークの配置を最適
化することにより、アライメントマーク群上のレジスト
膜厚の分布による回析光のピークのオフセットを抑制で
き、また各アライメントマーク群からの回析光の強度の
不均一性も抑制できるので、座標位置の認識を精度良く
行えマスクアライメントの成功率と精度を向上させるこ
とができる。
程でのフォトリソグラフィ工程においてウェハとマスク
との位置重ね合わせに用いられるアライメントマークの
配置に関するものである。 ［従来の技術］ 半導体装置製造過程でのフォトリソグラフィ工程にお
いて、縮小型投影露光装置を用いてウェハ上のパターン
とマスク上のパターンとの位置を高い精度で重ね合わせ
るためには、ウェハ上の所定の位置を確認するために形
成されるアライメントマークの位置を正確に認識する必
要がある。アライメントマークの位置を正確に認識する
方法の１つとして、アライメントマークに光を照射し、
アライメントマークからの回析光を利用するものがあ
る。以下、このアライメントマークの構造を図に基づい
て説明する。 第２図はアライメントマークが形成された半導体の一
例を示す部分平面図である。図において、半導体基板と
してのウェハ10上に凹凸形状を設けて形成されたアライ
メントマーク集合体１はそれぞれマーク軸3a,3b,3cを中
心軸としてその軸に沿うように形成された各アライメン
トマーク1a,1b,1cから構成される。各アライメントマー
ク1a,1b,1cはＸ−Ｙ座標軸２を基準とするＸ座標を決定
するためのＸ−アライメントマークとして示されてい
る。 第３図は第２図のＡ−Ａ線に沿う部分断面図を示す。
図において、アライメントマーク集合体１が形成された
ウェハ10上方から矢印４で示される方向に入射光が照射
される。この照射された光はアライメントマーク集合体
１の一つの単位を構成する、マーク軸3aに沿って配置さ
れたアライメントマーク群の複数のアライメントマーク
1aの段差部で散乱され、矢印５で示される方向に反射す
る隣り合う段差部からの散乱光が、光路差が波長の整数
倍となる回析条件を満たして強め合うため、矢印５で示
される方向に回析光が検出される。第２図で示すように
回析光の検出器50は、たとえばマーク軸3aに沿って配置
されたアライメントマーク群の複数のアライメントマー
ク1aからマーク軸3aに沿った方向、つまり、矢印５で示
される方向の回析光が検出できるように配置され、測定
系が構成されている。 実際のマスク重ね合わせ時は、第４図に示す部分断面
図のようにレジスト20がウェハ10上に塗布されている。
そのため、矢印５で示す方向の回析光はレジスト20の表
面とアライメントマーク群の表面とで多重反射を行い、
最終的にレジスト表面から伝播する光の強度はそのレジ
スト中の光路８に依存する。 たとえば、第5A図、第5B図、第5C図は第２図で示され
るようなマーク軸3a,3b,3cに沿って配置された複数のア
ライメントマーク1a,1b,1cからなる３本のアライメント
マーク群のそれぞれからマーク軸3a,3b,3cに沿った方向
への回析光を、アライメントマーク1a,1b,1c上のレジス
ト20の表面からの反射光と見なしてこの反射光の強度を
測定した信号強度波形を示す。ここで、レジスト20の膜
厚については第5A図は10900Å、第5B図は10300Å、第5C
図は10100Åである。ただし、この膜厚はウェハ上に何
のパターンもないときに膜厚がそれぞれ10900Å、10300
Å、10100Åになるようにレジストを塗布したことを示
している。また、各図において第２図に示される各アラ
イメントマーク群のマーク軸3a,3b,3cの位置が示されて
いる。図を参照すると、アライメントマーク群上のレジ
スト膜厚がアライメントマーク断面位置により不均一な
ため、各アライメントマーク断面位置の信号強度もばら
ついていることがわかる。また、同じアライメントマー
ク断面位置でもレジスト膜厚を10900Åから10300Å、10
100Åへと変化させるにつれて信号強度が変動している
様子がわかる。これは、レジスト膜厚の変化とともに正
弦曲線状にレジスト表面からの反射率が変化する定在波
現象によるためである。これらのことから、最大の反射
光が生じるアライメントマーク断面位置が、レジスト膜
厚を10900Åから10300Å、10100Åへと変化させるにつ
れて変動していく。 このように、アライメントマークからの回析光の検出
は最終的には反射光の強度としての信号強度が測定され
ることによって行われる。得られた信号強度は第5A図の
ようにピークを示す曲線として描かれるので、その各ピ
ークを示す位置を測定することによって各アライメント
マーク群の位置、すなわち各アライメントマーク群の中
心軸を示す位置を認識することができる。したがって、
各アライメントマークはウェハとマスクとの重ね合わせ
におけるウェハ上の位置認識のマークとして利用され
る。通常は数本の軸に沿ったアライメントマーク群を１
セットとしており（第２図では３本）、各アライメント
マーク群の中心軸の位置認識の結果を平均化してマスク
アライメント精度を向上させている。 また、特開昭62−29138号公報には、マスクアライメ
ント精度を向上させるために、アライメントマークを複
数の工程に分割して２種類のアライメントマークを形成
し、それぞれに走査線を走らせ、位置合わせを行うマー
ク合わせ方法と、それに用いるアライメントマークが開
示されている。 ［発明が解決しようとする問題点］ アライメントマークは、一般的にウェハを各半導体チ
ップに分割分離するために形成されるダイシング領域に
配置される。そこで、第２図に示したアライメントマー
ク集合体１をダイシング領域に形成した場合に考えられ
る例を、提案例として第6A図から第6C図に示す。第6A図
はウェハ10の平面図を示し、第6B図は第6A図で示される
ウェハ10のＢ部またはＣ部を示す部分拡大図、第6C図は
第6B図におけるＤ−Ｄ線に沿う部分断面図である。 第6A図を参照して、ウェハ10はオリエンテーションフ
ラット11を基準にして方向が定められる。 第6B図を参照して、ウェハ10はダイシング領域７によ
って各半導体チップ領域６に区分されている。Ｘ座標軸
（第１の座標軸）の軸線方向に沿ったＸ−ダイシング領
域（第１の領域）の境界701の間には３本の軸に沿った
アライメントマーク群を１セットとしたアライメントマ
ーク集合体101,201が配置されている。Ｙ座標軸（第２
の座標軸）の軸線方向に沿ったＹ−ダイシング領域（第
２の領域）の境界702の間でに同様にアライメントマー
ク集合体301,401が配置されている。ここではそれぞれ
のマーク中心軸に沿って複数個のアライメントマークが
配置された各アライメントマーク群をそれぞれ２点鎖線
で描かれた１つの細長い長方形で示している。Ｘ座標、
Ｙ座標はＸ−Ｙ座標２を基準とする。アライメントマー
ク集合体101,301はＸ座標を決定するためのＸ−アライ
メントマーク群からなる集合体であり、アライメントマ
ーク集合体201,401はＹ座標を決定するためのＹ−アラ
イメントマーク群からなる集合体である。この図で示す
ようにＸ−アライメントマーク集合体およびＹ−アライ
メントマーク集合体はランダムに、つまり、Ｘ−アライ
メントマーク集合体およびＹ−アライメントマーク集合
体ともにＸ−ダイシング領域およびＹ−ダイシング領域
それぞれに形成されている。 次に第6C図を参照して、各半導体チップ領域６はウェ
ハ10上に各パターン膜からなる堆積層61を形成させてお
り、Ｘ−ダイシング領域と半導体チップ領域６との間に
段差を生じさせている。 いま、第6A図で示されるウェハ10の中央部表面上から
レジストの回転塗布を行うと、ウェハ10上を矢印21で示
す方向にレジストが半径方向に流れる。このとき、第6C
図で示すような段差がＸ−ダイシング領域およびＹ−ダ
イシング領域の境界701,702上で生じている場合、この
段差はレジストの流れに対して障害物として働く。たと
えば、第6A図のＢ部の位置で第6B図に示すようなダイシ
ング領域が形成されていると、レジストの流れはＸ−ダ
イシング領域の境界701にぶつかることによって妨げら
れる。また、第6A図のＣ部の位置ではレジストの流れは
Ｙ−ダイシング領域の境界702によって妨げられる。こ
のようにレジストの流れが障壁に当たることによって妨
げられると、レジストの被覆性が均等でなくなる。その
ため、ダイシング領域に位置するアライメントマーク上
に形成されるレジストの膜厚がレジストの流れの方向に
よって変化することになる。 このアライメントマーク上でのレジスト膜厚分布がも
たらす反射光強度への影響を第6B図のＸ−アライメント
マーク集合体101とＹ−アライメントマーク集合体201に
ついて説明する。第6B図で示される部分は第6A図のＢ部
の位置に存在するものとする。この場合、レジストの流
れはＸ−ダイシング領域の境界701に当たり、その流れ
方向によってアライメントマーク上に形成されるレジス
ト膜厚が変化する。その結果、Ｘ−アライメントマーク
集合体101におけるマーク中心軸103a,103b,103cのそれ
ぞれに沿った個々のアライメントマーク群上ではマーク
中心軸103a,103b,103cに沿った方向にレジスト膜厚が変
化するが、その変化のしかたは３つのアライメントマー
ク群の間では同じになる。したがって、第7A図に示すよ
うに各マーク中心軸に沿う複数のアライメントマークか
らなるアライメントマーク群それぞれからの信号強度は
同一となる。このとき、マーク中心軸方向のアライメン
トマーク群上のレジスト膜厚の分布は反射光の強度を決
定するだけで、反射光のピークを示す位置を変動させ
ず、アライメント精度には影響しない。 一方、Ｙ−アライメントマーク集合体201はマーク中
心軸ごとにアライメントマーク群上のレジスト膜厚が異
なる。そのため、第7B図に示すように各マーク中心軸20
3a,203b,203cごとに複数のアライメントマークで構成さ
れるアライメントマーク群から得られる信号強度は異な
る。このような場合、第7C図で示すように、信号処理時
にすべてのピーク強度をある範囲に収める適正なゲイン
が存在せず、あるアライメントマーク群からのピークが
振り切れたり、小さくなったりしてマスクアライメント
の成功率が悪くなることがあった。また、１つのマーク
中心軸に沿う単一のアライメントマーク群上において、
レジストの被覆性がそのマーク中心軸に対して対称でな
いため、マーク位置認識にオフセットが発生する。その
結果、マスクアライメント精度が悪くなるという問題点
があった。 このオフセットが発生する現象について、アライメン
トマーク群上のレジストの被覆性と測定される信号強度
波形との関係の典型的な例を示して考察する。 第8A図〜第8G図はマーク中心軸に平行にレジストが流
れた場合のレジストの被覆性と信号強度波形との関係
を、典型的な例を示して説明するための図である。第8A
図は第6B図においてマーク中心軸103aに沿うＸ−アライ
メントマーク群が３個のアライメントマーク101a,101b,
101cから構成される例を示した部分平面図である。い
ま、矢印21で示す方向にレジストが障害物としてのＸ−
ダイシング領域の境界701によって妨げられて流れるこ
とによってアライメントマーク上にレジスト20が形成さ
れたものとする。この場合、マーク中心軸103aに平行な
Ｅ−Ｅ線、Ｆ−Ｆ線、Ｇ−Ｇ線に沿う断面を第8B図に示
す。各線に沿った断面は同一形状を示し、各アライメン
トマークの中心に対しては非対称であるが、同じ被覆性
を示す。一方、レジストの流れる方向である矢印21の方
向に垂直なＨ−Ｈ線、Ｉ−Ｉ線、Ｊ−Ｊ線に沿った断面
をそれぞれ第8C図、第8D図、第8E図に示す。各断面とも
マーク中心軸103aに対して対称な形状を示すが、レジス
ト膜厚はそれぞれのアライメントマーク断面において異
なっている。次に、このアライメントマークから得られ
る信号強度波形をアライメントマーク断面とともに第8F
図、第8G図に示す。信号強度波形は、第8B図で示すよう
にＥ−Ｅ、Ｆ−Ｆ、Ｇ−Ｇ断面でのレジスト膜厚がそれ
ぞれ同一であり、矢印５で示される回析光の光路８が等
しくなるので、マーク中心軸に沿った回析光による信号
強度はすべてのアライメントマーク断面位置で一定であ
り、台形状となる。したがって、アライメントマークの
中心認識位置は平均化によりＦ−Ｆ線で示される位置と
なり、マーク中心軸103aが正確に認識される。 第9A図〜第9G図はマーク中心軸に垂直にレジストが流
れた場合のレジストの被覆性と信号強度波形との関係を
典型的な例を示して説明するための図である。第9A図は
第6B図においてマーク中心軸203cに沿うＹ−アライメン
トマーク群が３個のアライメントマーク201a,201b,201c
から構成される例を示した部分平面図である。いま、矢
印21で示す方向にレジストが障害物としてのＸ−ダイシ
ング領域の境界701によって妨げられて流れることによ
ってアライメントマーク上にレジスト塗膜が形成された
ものとする。この場合、マーク中心軸203cに平行なＥ−
Ｅ線、Ｆ−Ｆ線、Ｇ−Ｇ線に沿う断面をそれぞれ第9B
図、第9C図、第9D図に示す。各線に沿った断面は各アラ
イメントマークの中心に対しては対称的な形状を示す
が、レジスト膜厚はそれぞれの断面で異なっている。一
方、レジストの流れる方向である矢印21の方向に平行な
Ｈ−Ｈ線、Ｉ−Ｉ線、Ｊ−Ｊ線に沿った断面を第9E図に
示す。各線に沿った各アライメントマーク断面は同一形
状を示し、マーク中心軸203cに対しては非対称である
が、同じ被覆性を示す。このようなアライメントマーク
から得られる信号強度波形をアライメントマーク断面と
ともに第9F図、第9G図に示す。信号強度波形は前述の定
在波現象によりＥ−Ｅ断面でのレジスト膜厚によって最
小の反射率を示し、Ｇ−Ｇ断面でのレジスト膜厚によっ
て最大の反射率、Ｆ−Ｆ断面でのレジスト膜厚によって
その中間の反射率となる場合のものが描かれている。こ
のとき、アライメントマークの中心認識位置はＧ−Ｇ線
で示される位置となり、マーク中心軸203cの誤認識が生
じている。 以上のように、従来のアライメントマークはランダム
に配置されているので、その上に塗布されるレジストの
流れがアライメントマークの周囲に存在する障害物によ
って妨げられ、アライメントマーク上のレジストの被覆
性が均等でなくなることがある。そのため、アライメン
トマーク位置の誤認識が発生することがあった。その結
果、マスクアライメント精度が悪くなるという問題点が
あった。 この発明は上記のような問題点を解消するためになさ
れたもので、アライメントマーク位置の誤認識を消滅さ
せるとともに、マスクアライメントの成功率や精度の向
上を図ることができるアライメントマークが形成された
半導体装置を得ることを目的とする。 ［問題点を解決するための手段］ この発明に係る半導体装置は、第１の座標軸の軸線に
直交する回析光によって第１の座標を認識させるための
第１のアライメントマーク集合体を、ダイシング領域の
第１の領域および第２の領域のうちの第１の領域のみに
形成され、第１の座標軸の軸線に直交する軸に沿って第
１の間隔をもって配置された平面形状が四角形の複数の
アライメントマークをそれぞれが含むとともに第１の座
標軸の軸線方向に沿って第１の間隔よりも広い第２の間
隔をもって等間隔に配置される複数の第１のアライメン
トマーク群を有したものとし、第２の座標軸の軸線に直
交する回析光によって第２の座標を認識させるための第
２のアライメントマーク集合体を、ダイシング領域の第
１の領域および第２の領域のうちの第２の領域のみに形
成され、第２の座標軸の軸線に直交する軸に沿って第３
の間隔をもって配置された平面形状が四角形の複数のア
ライメントマークをそれぞれが含むとともに第２の座標
軸の軸線方向に沿って第３の間隔よりも広い第４の間隔
をもって等間隔に配置される複数の第２のアライメント
マーク群を有したものとしたものである。 ［作用］ この発明においては、第１のアライメントマーク集合
体がダイシング領域の第１の領域のみに、第２のアライ
メントマーク集合体がダイシング領域の第２の領域のみ
に形成されるので、ダイシング領域と半導体チップ領域
との境界によって生じるレジスト膜厚の不均一性の影響
を各アライメントマーク集合体における複数のアライメ
ントマーク群が同じように受けて、それぞれのアライメ
ントマーク群からの回析光の強度の不均一性が抑制され
るとともに、個々のアライメントマーク群がダイシング
領域と半導体チップ領域との境界によって生じるレジス
ト膜厚の不均一性の影響を中心軸に受けて、回析光のピ
ークのオフセットも抑制される。 ［実施例］ 以下、この発明の一実施例について図に基づき説明す
る。 第１図はこの発明に従ったアライメントマークが形成
された半導体基板を示し、第6A図で示されるウェハ10の
Ｂ部またはＣ部を示す部分平面図である。図において、
ウェハ10はダイシング領域７によって半導体チップ領域
６に区分されている。Ｘ−アライメントマーク集合体
（第１のアライメントマーク集合体）101はＸ座標軸
（第１の座標軸）の軸線方向に沿ったＸ−ダイシング領
域（第１の領域）のみに、Ｙ−アライメントマーク集合
体（第２のアライメントマーク集合体）401はＹ座標軸
（第２の座標軸）の軸線方向に沿ったＹ−ダイシング領
域（第２の領域）のみに形成（配置）されている。 また、第１図図示から明らかなように、Ｘ−アライメ
ントマーク集合体101はそれぞれのマーク中心軸103a,10
3b,103cに沿った複数個のアライメントマークからなる
アライメントマーク群を、Ｘ座標軸の軸線に沿って等間
隔に複数有したものであり、各アライメントマーク群は
第１図において２点鎖線で描かれた１つの細長い長方形
を示しているが、具体的には第２図に示したようにＸ座
標軸の軸線に直交するマーク中心軸103a,103b,103cに沿
って配置された平面形状が四角形のアライメントマーク
（一例として突状部からなる）を複数有したものであ
る。 同様にＹ−アライメントマーク集合体401はそれぞれ
のマーク中心軸403a,403b,403cに沿った複数個のアライ
メントマークからなるアライメントマーク群を、Ｙ座標
軸の軸線に沿って等間隔に複数有したものであり、各ア
ライメントマーク群は第１図において２点鎖線で描かれ
た１つの細長い長方形を示しているが、具体的には第２
図に示したようにＹ座標軸の軸線に直交するマーク中心
軸403a,403b,403cに沿って配置された平面形状が四角形
のアライメントマーク（一例として突状部からなる）を
複数有したものである。 このように、Ｘ−アライメントマーク集合体101はＸ
−ダイシング領域のみに、Ｙ−アライメントマーク集合
体401はＹ−ダイシング領域のみに配置されているの
で、レジストを塗布するときの流れを妨げる障害物がＸ
−アライメント集合体に対してはＸ座標軸方向に存在せ
ず、またＹ−アライメントマーク集合体に対してはＹ座
標軸方向に存在していない。 ここで、Ｘ−ダイシング領域の境界701の間に配置さ
れたＸ−アライメントマーク集合体101に着目して、そ
の上に塗布されるレジストの流れの影響について説明す
る。アライメントマークはウェハのどこに位置するかに
よってアライメントマーク上のレジストの流れは異なる
が、典型例としてダイシング領域に垂直な方向と平行な
方向に流れる場合について説明する。他の方向に流れる
場合はこの両者の方向を合成した方向である。 Ｘ−ダイシング領域の境界701に垂直な方向に流れた
場合はＸ−ダイシング領域の境界701の段差によってレ
ジストの流れが妨げられるので、各マーク中心軸103a,1
03b,103cに沿う個々のアライメントマーク群上でレジス
ト膜厚が変化しているが、３つのアライメントマーク群
の間では同じ変化のしかた、つまり同じレジスト被覆性
を示す。そのため、各マーク中心軸に対応したアライメ
ントマーク群それぞれから得られる信号強度は等しくな
る。このようにマーク中心軸に平行なレジスト膜厚分布
がアライメントマーク精度に影響しないことは前述の問
題点の説明で述べたとおりである。 また、Ｘ−ダイシング領域の境界701に平行な方向に
流れた場合は、Ｘ−アライメントマーク集合体101のＸ
座標軸方向に段差がないためレジストの被覆性は均等で
あり、各アライメントマーク群上のレジスト膜厚は等し
い。そのため、各アライメントマーク群から得られる信
号強度は等しくなる。個々のアライメントマーク群上の
レジスト分布は均一であり、３つのアライメントマーク
群の間で分布は同じとなる。 Ｙ−アライメントマーク集合体401をＹ−ダイシング
領域の境界702の間に配置した場合も同様に、すべての
レジストの流れに対してレジストの被覆性は均等とな
り、それによって得られる各信号強度も一定となる。 このようにしてアライメントマークを配置すれば、Ｘ
−アライメントマーク集合体、Ｙ−アライメントマーク
集合体ともにウェハ上のすべての点で、それらのアライ
メントマークから得られる信号は第7A図で示したような
ピーク強度のそろった信号が得られる。その結果、これ
らのアライメントマークによるマスクアライメントの成
功率および精度が向上する。 また、マーク中心軸に垂直な方向（ダイシング領域に
沿う方向）に流れるレジストの流動は妨げられることな
く滑らかである。そのため、第8C図、第8D図、第8E図に
示すようにレジストの被覆性はマーク中心軸に対して対
称であり、マーク位置認識におけるオフセットが生じる
ことがない。 また、この実施例では障害物としてダイシング領域の
境界に沿って形成される段差部を例にして示したが、こ
の障害物は半導体基板上に堆積された膜によって形成さ
れる段差部であればよく、一般的には少なくともレジス
トの流動を妨げるものであればよい。 この実施例を一般的に言い換えれば、Ｘ−アライメン
トマーク集合体周辺の左右にも、Ｙ−アライメントマー
ク集合体周辺の上下にも各半導体チップ上のパターン形
成等による急激な段差を配置しないことである。ここ
で、上下とはウェハのオリエンテーションフラットを下
に置いたときの定義であり、X,Yは同じウェハの方向に
おいて左右がＸ座標軸方向、上下がＹ座標軸方向を意味
する。 さらに、この実施例ではＸ−Ｙ座標軸を基準としてＸ
座標とＹ座標を決定するためＸ−アライメントマーク集
合体とＹ−アライメントマーク集合体を対象にして示し
たが、重ね合わせ位置の座標を決定するためのものなら
どのように座標軸を設定してもよく、それに対応してア
ライメントマークを形成すればよい。 ［発明の効果］ 以上のように、この発明によればレジストの流動を妨
げる、半導体チップ領域とダイシング領域とによって形
成される段差に対してアライメントマークの配置を最適
化することにより、アライメントマーク群上のレジスト
膜厚の分布による回析光のピークのオフセットを抑制で
き、また各アライメントマーク群からの回析光の強度の
不均一性も抑制できるので、座標位置の認識を精度良く
行えマスクアライメントの成功率と精度を向上させるこ
とができる。
【図面の簡単な説明】
第１図はこの発明の一実施例によるアライメントマーク
が配置形成された半導体基板を示す部分平面図、第２図
はアライメントマークが形成された半導体基板の一例を
示す部分平面図、第３図は第２図のＡ−Ａ線に沿う部分
断面図、第４図は半導体基板上にレジストが塗布された
場合の第２図のＡ−Ａ線に沿う部分断面図、第5A図、第
5B図、第5C図はアライメントマークから得られる信号強
度波形の一例を示す図、第6A図、第6B図、第6C図はウェ
ハ上のダイシング領域に配置された、従来のアライメン
トマークが形成された半導体基板の一例を示す図、第7A
図、第7B図、第7C図は第6B図に示されたアライメントマ
ークから得られる信号強度波形を示す図、第8A図、第8B
図、第8C図、第8D図、第8E図、第8F図、第8G図はマーク
中心軸に平行にレジストが流れた場合のレジストの被覆
性と信号強度波形との関係を説明するための図、第9A
図、第9B図、第9C図、第9D図、第9E図、第9F図、第9G図
はマーク中心軸に垂直にレジストが流れた場合のレジス
トの被覆性と信号強度波形との関係を説明するための図
である。 図において、１はアライメントマーク集合体、２はＸ−
Ｙ座標軸、６は半導体チップ領域、７はダイシング領
域、10はウェハ、20はレジスト、21はレジストの流れる
方向、101,301はＸ−アライメントマーク集合体、201,4
01はＹ−アライメントマーク集合体、701はＸ−ダイシ
ング領域の境界、702はＹ−ダイシング領域の磁界であ
る。 なお、各図中、同一符号は同一または相当部分を示す。
が配置形成された半導体基板を示す部分平面図、第２図
はアライメントマークが形成された半導体基板の一例を
示す部分平面図、第３図は第２図のＡ−Ａ線に沿う部分
断面図、第４図は半導体基板上にレジストが塗布された
場合の第２図のＡ−Ａ線に沿う部分断面図、第5A図、第
5B図、第5C図はアライメントマークから得られる信号強
度波形の一例を示す図、第6A図、第6B図、第6C図はウェ
ハ上のダイシング領域に配置された、従来のアライメン
トマークが形成された半導体基板の一例を示す図、第7A
図、第7B図、第7C図は第6B図に示されたアライメントマ
ークから得られる信号強度波形を示す図、第8A図、第8B
図、第8C図、第8D図、第8E図、第8F図、第8G図はマーク
中心軸に平行にレジストが流れた場合のレジストの被覆
性と信号強度波形との関係を説明するための図、第9A
図、第9B図、第9C図、第9D図、第9E図、第9F図、第9G図
はマーク中心軸に垂直にレジストが流れた場合のレジス
トの被覆性と信号強度波形との関係を説明するための図
である。 図において、１はアライメントマーク集合体、２はＸ−
Ｙ座標軸、６は半導体チップ領域、７はダイシング領
域、10はウェハ、20はレジスト、21はレジストの流れる
方向、101,301はＸ−アライメントマーク集合体、201,4
01はＹ−アライメントマーク集合体、701はＸ−ダイシ
ング領域の境界、702はＹ−ダイシング領域の磁界であ
る。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- (57)【特許請求の範囲】 １．半導体チップ領域と、この半導体チップ領域を囲む
ように形成され、第１の座標軸の軸線方向に沿った第１
の領域と前記第１の座標軸と直交する第２の座標軸の軸
線方向に沿った第２の領域とを含むダイシング領域を主
表面に有する半導体基板、 前記第１の座標軸の軸線に直交する回析光によって前記
第１の座標を認識させるための第１のアライメントマー
ク集合体、 前記第２の座標軸の軸線に直交する回析光によって前記
第２の座標を認識させるための第２のアライメントマー
ク集合体とを備えた半導体装置において、 前期第１のアライメントマーク集合体は、前記ダイシン
グ領域の第１の領域および第２の領域にうちの第１の領
域のみに形成され、前記第１の座標軸の軸線に直交する
軸に沿って第１の間隔をもって配置された平面形状が四
角形の複数のアライメントマークをそれぞれが含むとと
もに前記第１の座標軸の軸線方向に沿って前記第１の間
隔よりも広い第２の間隔をもって等間隔に配置される複
数の第１のアライメントマーク群を有し、 前記第２のアライメントマーク集合体は、前記ダイシン
グ領域の第１の領域および第２の領域のうちの第２の領
域のみに形成され、前記第２の座標軸の軸線に直交する
軸に沿って第３の間隔をもって配置された平面形状が四
角形の複数のアライメントマークをそれぞれが含むとと
に前記第２の座標軸の軸線方向に沿って前記第３の間隔
よりも広い第４の間隔をもって等間隔に配置される複数
の第２のアライメントマーク群を有する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62198552A JP2710935B2 (ja) | 1987-08-08 | 1987-08-08 | 半導体装置 |
| US07/399,399 US4981529A (en) | 1987-08-08 | 1989-08-28 | Semiconductor substrate provided with marks for alignment even under a resist film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62198552A JP2710935B2 (ja) | 1987-08-08 | 1987-08-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6442128A JPS6442128A (en) | 1989-02-14 |
| JP2710935B2 true JP2710935B2 (ja) | 1998-02-10 |
Family
ID=16393070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62198552A Expired - Lifetime JP2710935B2 (ja) | 1987-08-08 | 1987-08-08 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4981529A (ja) |
| JP (1) | JP2710935B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667440A1 (fr) * | 1990-09-28 | 1992-04-03 | Philips Nv | Procede pour realiser des motifs d'alignement de masques. |
| JP2831847B2 (ja) * | 1990-11-29 | 1998-12-02 | 株式会社東芝 | 半導体装置の製造方法 |
| DE4038723A1 (de) * | 1990-12-05 | 1992-06-11 | Bosch Gmbh Robert | Auf einer platte gemeinsam hergestellte und danach vereinzelte, gleichartige halbleiter-chips mit indizierung |
| JP3174786B2 (ja) * | 1991-05-31 | 2001-06-11 | 富士通株式会社 | 半導体装置の製造方法 |
| US5737441A (en) * | 1991-12-12 | 1998-04-07 | Nikon Corporation | Aligning method and apparatus |
| DE69332006T2 (de) * | 1992-03-25 | 2002-11-28 | Texas Instruments Inc | Planares Verfahren unter Verwendung von gemeinsamen Ausrichtungsmarken für die Wannenimplantierungen |
| JPH05323141A (ja) * | 1992-05-20 | 1993-12-07 | Furukawa Electric Co Ltd:The | 光部品の製造方法 |
| US5270255A (en) * | 1993-01-08 | 1993-12-14 | Chartered Semiconductor Manufacturing Pte, Ltd. | Metallization process for good metal step coverage while maintaining useful alignment mark |
| US5474640A (en) * | 1993-07-19 | 1995-12-12 | Applied Materials, Inc. | Apparatus for marking a substrate using ionized gas |
| JP2595885B2 (ja) * | 1993-11-18 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5650629A (en) * | 1994-06-28 | 1997-07-22 | The United States Of America As Represented By The Secretary Of The Air Force | Field-symmetric beam detector for semiconductors |
| US5777392A (en) * | 1995-03-28 | 1998-07-07 | Nec Corporation | Semiconductor device having improved alignment marks |
| US5702567A (en) * | 1995-06-01 | 1997-12-30 | Kabushiki Kaisha Toshiba | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features |
| US6005294A (en) * | 1996-05-29 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Method of arranging alignment marks |
| JPH10177245A (ja) * | 1996-12-18 | 1998-06-30 | Fujitsu Ltd | レチクル、半導体基板及び半導体チップ |
| US5923996A (en) * | 1997-06-02 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd | Method to protect alignment mark in CMP process |
| US5943587A (en) * | 1997-06-25 | 1999-08-24 | International Business Machines Corporation | Method for making offset alignment marks |
| US6172409B1 (en) | 1997-06-27 | 2001-01-09 | Cypress Semiconductor Corp. | Buffer grated structure for metrology mark and method for making the same |
| JP3348783B2 (ja) | 1999-07-28 | 2002-11-20 | 日本電気株式会社 | 重ね合わせ用マーク及び半導体装置 |
| US6261918B1 (en) * | 1999-10-04 | 2001-07-17 | Conexant Systems, Inc. | Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture |
| JP2003092246A (ja) * | 2001-09-17 | 2003-03-28 | Canon Inc | アライメントマーク及びアライメント装置とその方法、及び露光装置、デバイスの製造方法 |
| US20070222088A1 (en) * | 2003-04-08 | 2007-09-27 | Aoti Operating Company, Inc, | Overlay Metrology Mark |
| EP1577946A3 (en) * | 2004-03-17 | 2006-01-25 | Interuniversitair Microelektronica Centrum | Method to make markers for doublegate SOI processing |
| US7687925B2 (en) * | 2005-09-07 | 2010-03-30 | Infineon Technologies Ag | Alignment marks for polarized light lithography and method for use thereof |
| US20080265445A1 (en) * | 2007-04-30 | 2008-10-30 | International Business Machines Corporation | Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same |
| US9076798B2 (en) * | 2009-05-11 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dicing structures for semiconductor substrates and methods of fabrication thereof |
| US8502324B2 (en) * | 2009-10-19 | 2013-08-06 | Freescale Semiconductor, Inc. | Semiconductor wafer having scribe lane alignment marks for reducing crack propagation |
| JP2015032611A (ja) * | 2013-07-31 | 2015-02-16 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6358240B2 (ja) * | 2015-11-19 | 2018-07-18 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2019054172A (ja) * | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3928094A (en) * | 1975-01-16 | 1975-12-23 | Fairchild Camera Instr Co | Method of aligning a wafer beneath a mask and system therefor and wafer having a unique alignment pattern |
| JPS60178629A (ja) * | 1984-02-24 | 1985-09-12 | Nippon Kogaku Kk <Nikon> | アライメント方法 |
| JPS60233823A (ja) * | 1984-05-07 | 1985-11-20 | Hitachi Ltd | フレネルゾ−ンタ−ゲツト |
| JPS61144022A (ja) * | 1984-12-18 | 1986-07-01 | Sanyo Electric Co Ltd | フオトマスク |
| JPS61168933A (ja) * | 1985-01-22 | 1986-07-30 | Nec Corp | 半導体基板の位置決めマ−ク |
| JPS6260223A (ja) * | 1985-09-09 | 1987-03-16 | Seiko Epson Corp | 半導体装置 |
| JP2723508B2 (ja) * | 1985-10-21 | 1998-03-09 | 日本電気株式会社 | 電子線直接描画のためのアライメント方法 |
-
1987
- 1987-08-08 JP JP62198552A patent/JP2710935B2/ja not_active Expired - Lifetime
-
1989
- 1989-08-28 US US07/399,399 patent/US4981529A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4981529A (en) | 1991-01-01 |
| JPS6442128A (en) | 1989-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2710935B2 (ja) | 半導体装置 | |
| JP3118899B2 (ja) | アライメントチェックパターン | |
| US5532520A (en) | Semiconductor wafer with alignment marks | |
| KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
| US11604421B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
| KR100500469B1 (ko) | 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법 | |
| US7045909B2 (en) | Alignment mark structure | |
| JP2711669B2 (ja) | 半導体装置およびその製造方法 | |
| US5406373A (en) | Alignment mark and aligning method using the same | |
| TWI553815B (zh) | 重疊標記及其應用 | |
| JP2856711B2 (ja) | 位置検出方法 | |
| KR101067860B1 (ko) | 멀티오버레이 측정마크 및 그 형성 방법 | |
| JP2687418B2 (ja) | 半導体装置 | |
| KR0172557B1 (ko) | 중첩마크가 구비된 반도체 장치 | |
| US20240103383A1 (en) | Overlay target and overlay method | |
| JPS6225415A (ja) | アライメントマ−クとその製造法 | |
| US6730528B1 (en) | Mask set for measuring an overlapping error and method of measuring an overlapping error using the same | |
| JPS6244686B2 (ja) | ||
| JP2906451B2 (ja) | アライメントマーク構造及び半導体装置の製造方法 | |
| JPS6146021A (ja) | アライメント用マ−ク | |
| JPS6057226B2 (ja) | 半導体素子の位置合わせ方法 | |
| JPH02113248A (ja) | レジスト | |
| KR20240058416A (ko) | 이미지 기반 오버레이 측정용 오버레이 마크, 이를 이용한 오버레이 측정 방법, 오버레이 측정 장치, 및 반도체 소자의 제조방법 | |
| KR100353820B1 (ko) | 반도체장치의버니어형성방법 | |
| JPH042115A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 10 |