JP2711669B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2711669B2 JP2711669B2 JP63045140A JP4514088A JP2711669B2 JP 2711669 B2 JP2711669 B2 JP 2711669B2 JP 63045140 A JP63045140 A JP 63045140A JP 4514088 A JP4514088 A JP 4514088A JP 2711669 B2 JP2711669 B2 JP 2711669B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- semiconductor device
- layer
- semiconductor
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、アライメントマークが形成された半導体
装置およびその製造方法に関し、特に半導体装置製造過
程でフォトリソグラフィ工程におけるウエハとマスクと
の位置重ね合わせに用いられるアライメントマークの構
造およびその製造方法に関するものである。
装置およびその製造方法に関し、特に半導体装置製造過
程でフォトリソグラフィ工程におけるウエハとマスクと
の位置重ね合わせに用いられるアライメントマークの構
造およびその製造方法に関するものである。
［従来の技術］ 上記工程において縮小型投影露光装置を用いて、ウエ
ハ上のパターンとマスク上のパターンとの位置を高い精
度で重ね合わせるためには、ウエハ上の所定の位置を確
認するために形成されるアライメントマークの位置を正
確に認識する必要がある。アライメントマークの位置を
正確に認識する方法の１つとして、アライメントマーク
に光を照射し、アライメントマークからの回折光を利用
するものがある。以下、そのアライメントマークの構造
を図について説明する。
ハ上のパターンとマスク上のパターンとの位置を高い精
度で重ね合わせるためには、ウエハ上の所定の位置を確
認するために形成されるアライメントマークの位置を正
確に認識する必要がある。アライメントマークの位置を
正確に認識する方法の１つとして、アライメントマーク
に光を照射し、アライメントマークからの回折光を利用
するものがある。以下、そのアライメントマークの構造
を図について説明する。
第３図はアライメントマークが形成された半導体基板
の一例を示す部分平面図である。図において、半導体基
板としてのウエハ10上に凹凸形状を設けて作成されたア
ライメントマーク群１はそれぞれマーク軸3a,3b,3cを中
心軸としてその軸に沿うように形成された各アライメン
トマーク1a,1b,1cから構成される。各アライメントマー
ク1a,1b,1cはＸ−Ｙ座標軸２を基準とするＸ座標を決定
するためのＸ−アライメントマークとして示されてい
る。
の一例を示す部分平面図である。図において、半導体基
板としてのウエハ10上に凹凸形状を設けて作成されたア
ライメントマーク群１はそれぞれマーク軸3a,3b,3cを中
心軸としてその軸に沿うように形成された各アライメン
トマーク1a,1b,1cから構成される。各アライメントマー
ク1a,1b,1cはＸ−Ｙ座標軸２を基準とするＸ座標を決定
するためのＸ−アライメントマークとして示されてい
る。
第４図は第３図のIV−IV線に沿う部分断面図を示す。
図において、アライメントマーク群１が形成されたウエ
ハ10上方から矢印４で示される方向に入射光が照射され
る。各アライメントマークの段差部からの散乱光は、あ
る一定の方向に反射する回折条件を満たす光のみ、すな
わち、矢印５で示される方向に回折光が検出される。第
３図で示すように回折光の検出器50は、たとえば、アラ
イメントマーク1aからマーク軸3aに沿った方向に生じ
る、矢印５で示される方向の回折光が検出できるように
配置され、測定系が構成されている。
図において、アライメントマーク群１が形成されたウエ
ハ10上方から矢印４で示される方向に入射光が照射され
る。各アライメントマークの段差部からの散乱光は、あ
る一定の方向に反射する回折条件を満たす光のみ、すな
わち、矢印５で示される方向に回折光が検出される。第
３図で示すように回折光の検出器50は、たとえば、アラ
イメントマーク1aからマーク軸3aに沿った方向に生じ
る、矢印５で示される方向の回折光が検出できるように
配置され、測定系が構成されている。
実際のマスク重ね合わせ時は、第５図に示す部分断面
図のように、レジスト20がウエハ10上に塗布されてい
る。そのため、矢印５で示す方向の回折光はレジスト20
の表面とアライメントマーク群１の表面とで多重反射を
行ない、最終的にレジスト表面から反射される光の強度
はそのレジスト中の光路８に依存する。
図のように、レジスト20がウエハ10上に塗布されてい
る。そのため、矢印５で示す方向の回折光はレジスト20
の表面とアライメントマーク群１の表面とで多重反射を
行ない、最終的にレジスト表面から反射される光の強度
はそのレジスト中の光路８に依存する。
たとえば、第6A図、第6B図、第6C図は、第３図で示さ
れるような３本マーク構成の各アライメントマーク1a,1
b,1cからの回折光をアライメントマーク上のレジスト塗
膜表面から反射される光の強度として測定した信号強度
波形を示す。ここで、レジスト塗膜の膜厚については第
6A図は10900Å、第6B図は10300Å、第6C図は10100Åで
ある。また、各図において第３図に示される各アライメ
ントマーク1a,1b,1cのマーク軸3a,3b,3cの位置が示され
ている。図を参照すると、各アライメントマーク上では
レジスト膜厚が分布しているため、最大の反射光が生じ
るアライメントマーク断面位置がその位置でのレジスト
膜厚によって変動し、また、レジスト膜厚の変化ととも
に、各アライメントマークの軸に対応するピーク強度の
大小関係が変化している様子がよくわかる。これは、レ
ジスト膜厚の変化とともに正弦曲線状にレジスト表面か
らの反射率が変化する定在波現象によるためである。
れるような３本マーク構成の各アライメントマーク1a,1
b,1cからの回折光をアライメントマーク上のレジスト塗
膜表面から反射される光の強度として測定した信号強度
波形を示す。ここで、レジスト塗膜の膜厚については第
6A図は10900Å、第6B図は10300Å、第6C図は10100Åで
ある。また、各図において第３図に示される各アライメ
ントマーク1a,1b,1cのマーク軸3a,3b,3cの位置が示され
ている。図を参照すると、各アライメントマーク上では
レジスト膜厚が分布しているため、最大の反射光が生じ
るアライメントマーク断面位置がその位置でのレジスト
膜厚によって変動し、また、レジスト膜厚の変化ととも
に、各アライメントマークの軸に対応するピーク強度の
大小関係が変化している様子がよくわかる。これは、レ
ジスト膜厚の変化とともに正弦曲線状にレジスト表面か
らの反射率が変化する定在波現象によるためである。
このように、アライメントマークからの回折光の検出
は最終的には反射光の強度としての信号強度が測定され
ることによって行なわれる。得られた信号強度は第6A図
のようにピークを示す曲線として描かれるので、その各
ピークを示す位置を測定することによって各アライメン
トマークの位置、すなわち各アライメントマークの中心
軸を示す位置を認識することができる。したがって、各
アライメントマークはウエハとマスクとの重ね合わせに
おけるウエハ上の位置認識のマークとして利用される。
通常は数本の軸に沿ったアライメントマークを１セット
としており（第３図では３本）、各アライメントマーク
の中心軸の位置認識の結果を平均化してマスクアライメ
ント精度を向上させている。
は最終的には反射光の強度としての信号強度が測定され
ることによって行なわれる。得られた信号強度は第6A図
のようにピークを示す曲線として描かれるので、その各
ピークを示す位置を測定することによって各アライメン
トマークの位置、すなわち各アライメントマークの中心
軸を示す位置を認識することができる。したがって、各
アライメントマークはウエハとマスクとの重ね合わせに
おけるウエハ上の位置認識のマークとして利用される。
通常は数本の軸に沿ったアライメントマークを１セット
としており（第３図では３本）、各アライメントマーク
の中心軸の位置認識の結果を平均化してマスクアライメ
ント精度を向上させている。
［発明が解決しようとする課題］ アライメントマークは、一般的に、ウエハを各半導体
チップに分割分離するために形成されるダイシングライ
ン間に配置される。たとえば、第7A図はウエハ10の平面
図を示し、第7B図は第7A図で示されるウエハ10のＡ部ま
たはＢ部を示す部分拡大図、第7C図は第7B図におけるVI
I C−VII C線に沿う部分断面図である。
チップに分割分離するために形成されるダイシングライ
ン間に配置される。たとえば、第7A図はウエハ10の平面
図を示し、第7B図は第7A図で示されるウエハ10のＡ部ま
たはＢ部を示す部分拡大図、第7C図は第7B図におけるVI
I C−VII C線に沿う部分断面図である。
第7A図を参照して、ウエハ10はオリエンテーションフ
ラット11を基準にして方向が定められる。
ラット11を基準にして方向が定められる。
第7B図を参照して、ウエハ10はダイシングライン７に
よって各半導体チップ６に区分されている。Ｘ−ダイシ
ングライン701の間には３本の軸に沿ったアライメント
マークを１セットしたアライメントマーク群101,201が
配置されている。Ｙ−ダイシングライン702の間には同
様にアライメントマーク群301,401が配置されている。
ここで、各アライメントマークがそれぞれのマーク中心
軸に沿った複数個のものを、二点鎖線で描かれた１つの
細長い長方形で示している。Ｘ座標、Ｙ座標は、Ｘ−Ｙ
座標２を基準とする。アライメントマーク群101,301は
Ｘ座標を決定するためのＸ−アライメントマークからな
る群であり、アライメントマーク群201,401はＹ座標を
決定するためのＹ−アライメントマークからなる群であ
る。
よって各半導体チップ６に区分されている。Ｘ−ダイシ
ングライン701の間には３本の軸に沿ったアライメント
マークを１セットしたアライメントマーク群101,201が
配置されている。Ｙ−ダイシングライン702の間には同
様にアライメントマーク群301,401が配置されている。
ここで、各アライメントマークがそれぞれのマーク中心
軸に沿った複数個のものを、二点鎖線で描かれた１つの
細長い長方形で示している。Ｘ座標、Ｙ座標は、Ｘ−Ｙ
座標２を基準とする。アライメントマーク群101,301は
Ｘ座標を決定するためのＸ−アライメントマークからな
る群であり、アライメントマーク群201,401はＹ座標を
決定するためのＹ−アライメントマークからなる群であ
る。
次に、第7C図を参照して、各半導体チップ６はウエハ
10上に各パターン膜からなる堆積層61を形成させてお
り、Ｘ−ダイシングライン701を境にしてそのダイシン
グライン７の領域で、Ｘ−アライメントマーク群101が
形成されるウエハ10の表面との間に段差を生じさせてい
る。
10上に各パターン膜からなる堆積層61を形成させてお
り、Ｘ−ダイシングライン701を境にしてそのダイシン
グライン７の領域で、Ｘ−アライメントマーク群101が
形成されるウエハ10の表面との間に段差を生じさせてい
る。
今、第7A図で示されるウエハ10の中央部表面上からレ
ジストの回転塗布を行なうと、ウエハ10上を矢印21で示
す方向にレジストが半径方向に流れる。このとき、第7C
図で示すような段差が各ダイシングライン701,702上で
生じている場合、この段差はレジストの流れに対して障
害物として働く。たとえば、第7A図のＡ部の位置で第7B
図に示すようなダイシングラインが形成されていると、
レジストの流れはＸ−ダイシングライン701にぶつかる
ことによって妨げられる。また、第7A図のＢ部の位置で
はレジストの流れはＹ−ダイシングライン702によって
妨げられる。このようにレジストの流れが障壁に当たる
ことによって妨げられると、レジストの被覆性が均等で
なくなる。そのため、ダイシングラインの間に位置する
アライメントマーク上に形成されるレジストの膜厚がレ
ジストの流れる方向によって変化することになる。
ジストの回転塗布を行なうと、ウエハ10上を矢印21で示
す方向にレジストが半径方向に流れる。このとき、第7C
図で示すような段差が各ダイシングライン701,702上で
生じている場合、この段差はレジストの流れに対して障
害物として働く。たとえば、第7A図のＡ部の位置で第7B
図に示すようなダイシングラインが形成されていると、
レジストの流れはＸ−ダイシングライン701にぶつかる
ことによって妨げられる。また、第7A図のＢ部の位置で
はレジストの流れはＹ−ダイシングライン702によって
妨げられる。このようにレジストの流れが障壁に当たる
ことによって妨げられると、レジストの被覆性が均等で
なくなる。そのため、ダイシングラインの間に位置する
アライメントマーク上に形成されるレジストの膜厚がレ
ジストの流れる方向によって変化することになる。
このアライメントマーク上でのレジスト膜厚分布がも
たらす反射光強度へと影響を第7B図のＸ−アライメント
マーク群101とＹ−アライメントマーク群201について説
明する。第7B図で示される部分は第7A図のＡ部の位置に
存在するものとする。この場合、レジストの流れはＸ−
ダイシングライン701に当たり、その流れ方向によって
アライメントマーク上に形成されるレジスト膜厚が変化
する。その結果、Ｘ−アライメントマーク群101は各ア
ライメントマーク中心軸103a,103b,103cに沿うアライメ
ントマーク上ではレジスト膜厚が分布しているが、各マ
ーク中心軸間においては同じ分布を示す。したがって、
第8A図に示すように各中心軸に沿うアライメントマーク
からの信号強度が同一となる。このとき、マーク中心軸
に平行な、マーク上のレジスト膜厚の分布は反射光の強
度を決定するだけで、反射光のピークを示す位置を変動
させず、アライメント精度には影響しない。一方、Ｙ−
アライメントマーク群201はマーク中心軸ごとにアライ
メントマーク上のレジスト膜厚が異なる。そのため、第
8B図に示すように各アライメントマーク中心軸203a,203
b,203cによって、アライメントマークから得られる信号
強度は異なる。このような場合、第8C図で示すように信
号処理時にすべてのピーク強度をある範囲に収める適正
なゲインが存在せず、あるマークからのピークが振り切
れたり、小さくなったりしてマスクアライメントの成功
率が悪くなることがあった。また、１つのマーク中心軸
に沿う単一アライメントマーク上において、レジストの
被覆性がその中心軸に対して対称でないため、マーク位
置認識にオフセットが発生する。その結果、マスクアラ
イメント精度が悪くなるという問題点があった。
たらす反射光強度へと影響を第7B図のＸ−アライメント
マーク群101とＹ−アライメントマーク群201について説
明する。第7B図で示される部分は第7A図のＡ部の位置に
存在するものとする。この場合、レジストの流れはＸ−
ダイシングライン701に当たり、その流れ方向によって
アライメントマーク上に形成されるレジスト膜厚が変化
する。その結果、Ｘ−アライメントマーク群101は各ア
ライメントマーク中心軸103a,103b,103cに沿うアライメ
ントマーク上ではレジスト膜厚が分布しているが、各マ
ーク中心軸間においては同じ分布を示す。したがって、
第8A図に示すように各中心軸に沿うアライメントマーク
からの信号強度が同一となる。このとき、マーク中心軸
に平行な、マーク上のレジスト膜厚の分布は反射光の強
度を決定するだけで、反射光のピークを示す位置を変動
させず、アライメント精度には影響しない。一方、Ｙ−
アライメントマーク群201はマーク中心軸ごとにアライ
メントマーク上のレジスト膜厚が異なる。そのため、第
8B図に示すように各アライメントマーク中心軸203a,203
b,203cによって、アライメントマークから得られる信号
強度は異なる。このような場合、第8C図で示すように信
号処理時にすべてのピーク強度をある範囲に収める適正
なゲインが存在せず、あるマークからのピークが振り切
れたり、小さくなったりしてマスクアライメントの成功
率が悪くなることがあった。また、１つのマーク中心軸
に沿う単一アライメントマーク上において、レジストの
被覆性がその中心軸に対して対称でないため、マーク位
置認識にオフセットが発生する。その結果、マスクアラ
イメント精度が悪くなるという問題点があった。
次に、アライメントマーク上のレジスト膜厚の不均一
性がアライメント精度を劣化させる原理について、アラ
イメントマーク上のレジストの被覆性と測定される信号
強度波形との関係の典型的な例を示して考察する。
性がアライメント精度を劣化させる原理について、アラ
イメントマーク上のレジストの被覆性と測定される信号
強度波形との関係の典型的な例を示して考察する。
たとえば、第9A図〜第9G図はアライメントマーク中心
軸に垂直にレジストが流れた場合のレジストの被覆性と
信号強度波形との関係を典型的な例を示して説明するた
めの図である。第9A図は第7B図においてマーク中心軸20
3cに沿うＹ−アライメントマーク群が３個のマーク201
a,201b,201cから構成される例を示した部分平面図であ
る。今、矢印21で示す方向に、レジストが障害物として
のＸ−ダイシングライン701によって妨げられて流れる
ことによってマーク上にレジスト塗膜20が形成されたも
のとする。この場合、マーク中心軸203cに平行なIX B−
IX B線、IX C−IX C線、IX D−IX D線に沿う断面をそれ
ぞれ第9B図、第9C図、第9D図に示す。各線に沿った断面
は各マークの中心に対しては対称な形状を示すが、レジ
スト膜厚はそれぞれの断面で異なっている。一方、レジ
ストの流れる方向である矢印21の方向に平行な直線、IX
Ei−IX Ei線、IX Ej−IX Ej線、IX Ek−IX Ek線に沿っ
た断面を第9E図に示す。各線に沿った各マーク断面は同
一形状を示し、マークの中心軸203cに対しては非対称で
あるが、同じ被覆性を示す。このようなアライメントマ
ークから得られる信号強度波形をマーク断面とともに第
9F図、第9G図に示す。信号強度波形は前述の定在波現象
によりIX B−IX B断面でのレジスト膜厚によって最小の
反射率を示し、IX D−IX D断面でのレジスト膜厚によっ
て最大の反射率、IX C−IX C断面でのレジスト膜厚によ
ってその中間の反射率となる場合のものが描かれてい
る。このとき、マークの中心認識位置はIX D−IX D線で
示される位置となり、マーク中心軸203cの誤認識が生じ
ている。
軸に垂直にレジストが流れた場合のレジストの被覆性と
信号強度波形との関係を典型的な例を示して説明するた
めの図である。第9A図は第7B図においてマーク中心軸20
3cに沿うＹ−アライメントマーク群が３個のマーク201
a,201b,201cから構成される例を示した部分平面図であ
る。今、矢印21で示す方向に、レジストが障害物として
のＸ−ダイシングライン701によって妨げられて流れる
ことによってマーク上にレジスト塗膜20が形成されたも
のとする。この場合、マーク中心軸203cに平行なIX B−
IX B線、IX C−IX C線、IX D−IX D線に沿う断面をそれ
ぞれ第9B図、第9C図、第9D図に示す。各線に沿った断面
は各マークの中心に対しては対称な形状を示すが、レジ
スト膜厚はそれぞれの断面で異なっている。一方、レジ
ストの流れる方向である矢印21の方向に平行な直線、IX
Ei−IX Ei線、IX Ej−IX Ej線、IX Ek−IX Ek線に沿っ
た断面を第9E図に示す。各線に沿った各マーク断面は同
一形状を示し、マークの中心軸203cに対しては非対称で
あるが、同じ被覆性を示す。このようなアライメントマ
ークから得られる信号強度波形をマーク断面とともに第
9F図、第9G図に示す。信号強度波形は前述の定在波現象
によりIX B−IX B断面でのレジスト膜厚によって最小の
反射率を示し、IX D−IX D断面でのレジスト膜厚によっ
て最大の反射率、IX C−IX C断面でのレジスト膜厚によ
ってその中間の反射率となる場合のものが描かれてい
る。このとき、マークの中心認識位置はIX D−IX D線で
示される位置となり、マーク中心軸203cの誤認識が生じ
ている。
以上のように、従来のアライメントマークは、その上
に塗布されるレジストの流れがアライメントマークの周
囲に存在する障害物によって妨げられ、マーク上のレジ
ストの被覆性が均等でなくなることがある。そのため、
マーク位置の誤認識が発生することがあった。その結
果、マスクアライメント精度が悪くなるという問題点が
あった。
に塗布されるレジストの流れがアライメントマークの周
囲に存在する障害物によって妨げられ、マーク上のレジ
ストの被覆性が均等でなくなることがある。そのため、
マーク位置の誤認識が発生することがあった。その結
果、マスクアライメント精度が悪くなるという問題点が
あった。
また、第7C図で示したようなアライメントマークが形
成されるダイシングライン７の領域と、各パターン膜か
らなる堆積層61が形成される半導体チップ６の領域との
間に段差が生じている。今、第２図に示すように、ウエ
ハ10上の各半導体チップ６の領域に堆積層61,62,63,64
が所定のパターンに従って既に形成されているものとす
る。堆積層64上に新たに堆積層65を所定のパターンに従
って形成するためには、ウエハ10上のダイシングライン
７の領域にマスクとの重ね合わせ位置認識用のアライメ
ントマーク１が通常、形成される。その後、堆積層65が
全面に形成された後、さらにその上にレジスト20が塗布
される。このとき、ダイシングライン７と半導体チップ
６の領域間の段差は急峻であるので、ダイシングライン
７の領域に塗布されたレジスト20の膜厚は堆積層65の上
の膜厚に比べて非常に厚くなっている。そのため、アラ
イメントマーク上のレジスト塗膜が厚いことにより、レ
ジストの被覆性が安定せず、マーク位置の認識のばらつ
きも高かった。さらに、アライメントのための入射光の
波長によっては、その光が、厚く形成されたレジスト塗
膜に吸収され、アライメントマークからの信号強度のS/
N比が低下するという欠点もあった。
成されるダイシングライン７の領域と、各パターン膜か
らなる堆積層61が形成される半導体チップ６の領域との
間に段差が生じている。今、第２図に示すように、ウエ
ハ10上の各半導体チップ６の領域に堆積層61,62,63,64
が所定のパターンに従って既に形成されているものとす
る。堆積層64上に新たに堆積層65を所定のパターンに従
って形成するためには、ウエハ10上のダイシングライン
７の領域にマスクとの重ね合わせ位置認識用のアライメ
ントマーク１が通常、形成される。その後、堆積層65が
全面に形成された後、さらにその上にレジスト20が塗布
される。このとき、ダイシングライン７と半導体チップ
６の領域間の段差は急峻であるので、ダイシングライン
７の領域に塗布されたレジスト20の膜厚は堆積層65の上
の膜厚に比べて非常に厚くなっている。そのため、アラ
イメントマーク上のレジスト塗膜が厚いことにより、レ
ジストの被覆性が安定せず、マーク位置の認識のばらつ
きも高かった。さらに、アライメントのための入射光の
波長によっては、その光が、厚く形成されたレジスト塗
膜に吸収され、アライメントマークからの信号強度のS/
N比が低下するという欠点もあった。
そこで、この発明は上記のような問題点を解消するた
めになされたもので、アライメントマーク上のレジスト
膜厚を薄くすることにより、マーク上のレジストの被覆
を平坦にしてマークの位置認識を正確にするとともに、
回折光によるアライメント精度を向上させることを目的
とする。
めになされたもので、アライメントマーク上のレジスト
膜厚を薄くすることにより、マーク上のレジストの被覆
を平坦にしてマークの位置認識を正確にするとともに、
回折光によるアライメント精度を向上させることを目的
とする。
［課題を解決するための手段］ この発明の１の局面に従う半導体装置は、半導体基板
と、堆積層と、アライメントマーク集合体とを備えてい
る。半導体基板は、半導体チップ領域と、この半導体チ
ップ領域を囲むように形成されたダイシング領域と主表
面に有している。堆積層は、半導体基板のダイシング領
域に形成され、表面が平坦である。アライメントマーク
集合体は、堆積層の表面上に形成され、所定の直線に沿
って配置された複数のアライメントマークを有し、回折
光によってマスクとの重ね合わせ位置を認識するための
ものである。
と、堆積層と、アライメントマーク集合体とを備えてい
る。半導体基板は、半導体チップ領域と、この半導体チ
ップ領域を囲むように形成されたダイシング領域と主表
面に有している。堆積層は、半導体基板のダイシング領
域に形成され、表面が平坦である。アライメントマーク
集合体は、堆積層の表面上に形成され、所定の直線に沿
って配置された複数のアライメントマークを有し、回折
光によってマスクとの重ね合わせ位置を認識するための
ものである。
この発明の好ましい１の局面に従う半導体装置は、半
導体基板の半導体チップ領域に形成された第２の堆積層
をさらに備えている。この第２の堆積層は、ダイシング
領域に形成された堆積層と同一の層を含んでいる。
導体基板の半導体チップ領域に形成された第２の堆積層
をさらに備えている。この第２の堆積層は、ダイシング
領域に形成された堆積層と同一の層を含んでいる。
この発明の好ましい他の局面に従う半導体装置は、半
導体基板の半導体チップ領域に形成された第２の堆積層
をさらに備えている。この第２の堆積層は、アライメン
トマーク集合体を形成する層と同一の層から分離して形
成された層を有している。
導体基板の半導体チップ領域に形成された第２の堆積層
をさらに備えている。この第２の堆積層は、アライメン
トマーク集合体を形成する層と同一の層から分離して形
成された層を有している。
この発明の好ましいさらに他の局面に従う半導体装置
は、半導体基板の半導体チップ領域に形成された第２の
堆積層をさらに備えている。アライメントマーク集合体
を形成する層は、第２の堆積層の最上層と同一の層から
分離して形成されている。
は、半導体基板の半導体チップ領域に形成された第２の
堆積層をさらに備えている。アライメントマーク集合体
を形成する層は、第２の堆積層の最上層と同一の層から
分離して形成されている。
この発明の好ましいさらに他の局面に従う半導体装置
では、半導体チップ領域に形成された第２の堆積層の膜
厚はダイシング領域に形成された堆積層の膜厚よりも厚
い。
では、半導体チップ領域に形成された第２の堆積層の膜
厚はダイシング領域に形成された堆積層の膜厚よりも厚
い。
この発明の他の局面に従う半導体装置は、半導体装置
製造過程でのフォトリソグラフィ工程においてマスクと
の重ね合わせ位置を認識し、決定するためのアライメン
トマークが形成された半導体装置であって、半導体基板
と、堆積層と、アライメントマークとを備えている。半
導体基板は、主表面を有している。堆積層は、半導体基
板の主表面上に形成され、少なくとも１以上の層からな
っている。この堆積層は、第１の膜厚を有する第１の堆
積部分と、第１の膜厚より小さい第２の膜厚を有する第
２の堆積部分とを有している。アライメントマークは、
第２の堆積部分の上に形成され、回折光によってマスク
との重ね合わせ位置を認識するためのものである。
製造過程でのフォトリソグラフィ工程においてマスクと
の重ね合わせ位置を認識し、決定するためのアライメン
トマークが形成された半導体装置であって、半導体基板
と、堆積層と、アライメントマークとを備えている。半
導体基板は、主表面を有している。堆積層は、半導体基
板の主表面上に形成され、少なくとも１以上の層からな
っている。この堆積層は、第１の膜厚を有する第１の堆
積部分と、第１の膜厚より小さい第２の膜厚を有する第
２の堆積部分とを有している。アライメントマークは、
第２の堆積部分の上に形成され、回折光によってマスク
との重ね合わせ位置を認識するためのものである。
この発明の半導体装置の製造方法は、以下の工程を備
えている。
えている。
まず半導体チップ領域と、この半導体チップ領域を囲
むダイシング領域とを主表面に有する半導体基板のダイ
シング領域に、表面が平坦な堆積層が形成される。そし
て堆積層の表面上に、所定の直線に沿って配置された複
数のアライメントマークを有するアライメントマーク集
合体が形成される。そしてアライメントマーク集合体を
回折光によって検出することでマスクとの重ね合わせ位
置が認識される。
むダイシング領域とを主表面に有する半導体基板のダイ
シング領域に、表面が平坦な堆積層が形成される。そし
て堆積層の表面上に、所定の直線に沿って配置された複
数のアライメントマークを有するアライメントマーク集
合体が形成される。そしてアライメントマーク集合体を
回折光によって検出することでマスクとの重ね合わせ位
置が認識される。
［作用］ 本発明の１の局面に従う半導体装置では、アライメン
トマーク集合体は、回折光によってマスクとの重ね合わ
せ位置を認識するためのものである。この回折光を用い
る手法では、顕微鏡を用いて人間の目（以下、単に目視
と称する）によってマスクとの重ね合わせ位置を認識す
る手法に比較して、高いマスクの重ね合わせ精度が得ら
れる。しかし、この回折光には単一波長の光が用いられ
るため、レジスト塗布のムラの影響を強く受ける。
トマーク集合体は、回折光によってマスクとの重ね合わ
せ位置を認識するためのものである。この回折光を用い
る手法では、顕微鏡を用いて人間の目（以下、単に目視
と称する）によってマスクとの重ね合わせ位置を認識す
る手法に比較して、高いマスクの重ね合わせ精度が得ら
れる。しかし、この回折光には単一波長の光が用いられ
るため、レジスト塗布のムラの影響を強く受ける。
レジスト塗布のムラは、ダイシング領域と半導体チッ
プ領域間における顕著に生ずる。ここで、ダイシング領
域は各半導体チップ領域をダイシングにより切断する領
域であるため半導体基板上の層は除去されている領域で
ある。一方、半導体チップ領域は、素子を形成する必要
から半導体基板上に各層が形成された領域である。この
ため、ダイシング領域と半導体チップ領域との間には段
差が構成される。この段差上にフォトレジストが塗布さ
れると、段差の影響を受けてレジスト塗布のムラが生じ
る。よって、このダイシング領域にアライメントマーク
集合体が形成されるとアライメント精度が低下する。
プ領域間における顕著に生ずる。ここで、ダイシング領
域は各半導体チップ領域をダイシングにより切断する領
域であるため半導体基板上の層は除去されている領域で
ある。一方、半導体チップ領域は、素子を形成する必要
から半導体基板上に各層が形成された領域である。この
ため、ダイシング領域と半導体チップ領域との間には段
差が構成される。この段差上にフォトレジストが塗布さ
れると、段差の影響を受けてレジスト塗布のムラが生じ
る。よって、このダイシング領域にアライメントマーク
集合体が形成されるとアライメント精度が低下する。
本発明では、ダイシング領域上に堆積層が形成されて
いる。このため、ダイシング領域と半導体チップ領域と
の段差をこの堆積層により小さくすることができる。こ
のように半導体チップ領域とダイシング領域との段差を
小さくできるため、フォトレジストの被覆性が安定し、
レジスト塗布のムラも抑制できる。したがって、ダイシ
ング領域にアライメントマークが形成され回折光によっ
てマスクとの重ね合わせが行なわれても、アライメント
マーク集合体上の膜厚の変化による定在波現象を低減で
き、アライメント精度を向上することができる。
いる。このため、ダイシング領域と半導体チップ領域と
の段差をこの堆積層により小さくすることができる。こ
のように半導体チップ領域とダイシング領域との段差を
小さくできるため、フォトレジストの被覆性が安定し、
レジスト塗布のムラも抑制できる。したがって、ダイシ
ング領域にアライメントマークが形成され回折光によっ
てマスクとの重ね合わせが行なわれても、アライメント
マーク集合体上の膜厚の変化による定在波現象を低減で
き、アライメント精度を向上することができる。
本発明の他の局面に従う半導体装置では、アライメン
トマーク集合体は、回折光によってマスクとの重ね合わ
せ位置を認識するためのものである。この回折光を用い
る手法では、目視によりマスクとの重ね合わせ位置を認
識する手法に比較して、高いマスクの重ね合わせ精度が
得られる。しかし、この回折光には、単一波長の光が用
いられるため、レジスト塗布のムラの影響を強く受け
る。
トマーク集合体は、回折光によってマスクとの重ね合わ
せ位置を認識するためのものである。この回折光を用い
る手法では、目視によりマスクとの重ね合わせ位置を認
識する手法に比較して、高いマスクの重ね合わせ精度が
得られる。しかし、この回折光には、単一波長の光が用
いられるため、レジスト塗布のムラの影響を強く受け
る。
レジスト塗布のムラは、段差部があることにより生ず
る。よって、この段差部を構成する半導体基板の主表面
にアライメントマーク集合体が直接形成されるとアライ
メント精度が低下する。
る。よって、この段差部を構成する半導体基板の主表面
にアライメントマーク集合体が直接形成されるとアライ
メント精度が低下する。
本発明では、堆積層が、第１の膜厚を有する第１の堆
積部分と、第１の膜厚より小さい第２の膜厚を有する第
２の堆積部分とを有するように形成される。つまり、第
２の堆積部分を設けたことにより、第１の堆積部分の上
部表面と第２の堆積部分の上部表面とにより構成される
段差は、第１の堆積部分の上部表面と半導体基板の主表
面とにより構成される段差より小さくできる。このよう
に段差を小さくできるため、フォトレジストの被覆性が
安定し、レジスト塗布のムラも抑制できる。したがっ
て、段差の底部にアライメントマークを形成し回折光に
よってマスクの重ね合わせを行なっても、アライメント
マーク上の膜厚の変化による定在波現象を低減でき、ア
ライメント精度を向上することができる。
積部分と、第１の膜厚より小さい第２の膜厚を有する第
２の堆積部分とを有するように形成される。つまり、第
２の堆積部分を設けたことにより、第１の堆積部分の上
部表面と第２の堆積部分の上部表面とにより構成される
段差は、第１の堆積部分の上部表面と半導体基板の主表
面とにより構成される段差より小さくできる。このよう
に段差を小さくできるため、フォトレジストの被覆性が
安定し、レジスト塗布のムラも抑制できる。したがっ
て、段差の底部にアライメントマークを形成し回折光に
よってマスクの重ね合わせを行なっても、アライメント
マーク上の膜厚の変化による定在波現象を低減でき、ア
ライメント精度を向上することができる。
本発明の半導体装置の製造方法では、従来例に比較し
てアライメントマーク集合体上のフォトレジストの膜厚
を薄くすることができるため、フォトレジストの被覆性
が安定し、アライメントマーク集合体上のレジスト膜厚
の変化による定在波現象を低減でき、アライメント精度
を向上させることができる。
てアライメントマーク集合体上のフォトレジストの膜厚
を薄くすることができるため、フォトレジストの被覆性
が安定し、アライメントマーク集合体上のレジスト膜厚
の変化による定在波現象を低減でき、アライメント精度
を向上させることができる。
［発明の実施例］ 以下、この発明の一実施例を図について説明する。
第１図はこの発明に従ったアライメントマークが形成
された半導体基板の断面を示す部分断面図である。図に
おいて、ウエハ10の半導体チップ16の領域には堆積層6
1,62,63,64が所定のパターンに従って形成されている。
ダイシングライン７の領域にも、これらの堆積層61,62,
63は除去されずに残されている。最上層である堆積層64
の上に新たに堆積層65を所定のパターンに従って形成す
るためには、ウエハ10上においてマスクとの重ね合わせ
位置認識用のアライメントマーク１が形成されなければ
ならない。この発明によれば、アライメントマーク１
は、半導体チップ６の領域に所定のパターンに従って形
成される堆積層64と同一の材料で同一の工程で、堆積層
63の上に形成されている。このとき、堆積層65が全面に
形成された後、さらにその上にレジスト20が塗布され
る。このとき、アライメントマーク１はウエハ10の表面
から上方の位置に存在し、堆積層64と同一面上に存在す
るので、レジストが塗布されると、アライメントマーク
上のレジストは、従来のウエハ10の表面上に形成される
アライメントマーク上のレジストに比べてその膜厚は非
常に薄くなる。したがって、アライメントマーク上のレ
ジスト膜厚のばらつきが小さくなり、その被覆性が安定
する。また、レジストが塗布されるときの流れを妨げる
障害物、すなわち、半導体チップの領域に形成された堆
積層がダイシングラインの領域との間に生じさせる段差
は存在しないので、アライメントマーク上のレジスト膜
厚の変化による定在波現象に伴って起こるアライメント
精度の劣化を防止することが可能である。
された半導体基板の断面を示す部分断面図である。図に
おいて、ウエハ10の半導体チップ16の領域には堆積層6
1,62,63,64が所定のパターンに従って形成されている。
ダイシングライン７の領域にも、これらの堆積層61,62,
63は除去されずに残されている。最上層である堆積層64
の上に新たに堆積層65を所定のパターンに従って形成す
るためには、ウエハ10上においてマスクとの重ね合わせ
位置認識用のアライメントマーク１が形成されなければ
ならない。この発明によれば、アライメントマーク１
は、半導体チップ６の領域に所定のパターンに従って形
成される堆積層64と同一の材料で同一の工程で、堆積層
63の上に形成されている。このとき、堆積層65が全面に
形成された後、さらにその上にレジスト20が塗布され
る。このとき、アライメントマーク１はウエハ10の表面
から上方の位置に存在し、堆積層64と同一面上に存在す
るので、レジストが塗布されると、アライメントマーク
上のレジストは、従来のウエハ10の表面上に形成される
アライメントマーク上のレジストに比べてその膜厚は非
常に薄くなる。したがって、アライメントマーク上のレ
ジスト膜厚のばらつきが小さくなり、その被覆性が安定
する。また、レジストが塗布されるときの流れを妨げる
障害物、すなわち、半導体チップの領域に形成された堆
積層がダイシングラインの領域との間に生じさせる段差
は存在しないので、アライメントマーク上のレジスト膜
厚の変化による定在波現象に伴って起こるアライメント
精度の劣化を防止することが可能である。
なお、この実施例においては、堆積層としてすべての
層をダイシングラインの領域に残し、その上にアライメ
ントマークを形成しているが、いずれか１つの層を残
し、その上にアライメントマークを形成してもよい。ま
た、上記実施例ではダイシングライン領域に堆積層を残
し、その上にアライメントマークを形成しているが、半
導体チップの領域にアライメントマークを形成してもよ
いことは言うまでもない。
層をダイシングラインの領域に残し、その上にアライメ
ントマークを形成しているが、いずれか１つの層を残
し、その上にアライメントマークを形成してもよい。ま
た、上記実施例ではダイシングライン領域に堆積層を残
し、その上にアライメントマークを形成しているが、半
導体チップの領域にアライメントマークを形成してもよ
いことは言うまでもない。
［発明の効果］ 以上のように、この発明によればアライメントマーク
上のレジスト膜厚を均一に薄くすることができ、アライ
メントマーク上のレジスト膜厚の変化による定在波現象
を低減させることができるので、アライメント精度を向
上させる効果がある。
上のレジスト膜厚を均一に薄くすることができ、アライ
メントマーク上のレジスト膜厚の変化による定在波現象
を低減させることができるので、アライメント精度を向
上させる効果がある。
第１図はこの発明の一実施例によるアライメントマーク
が形成された半導体基板の断面を示す部分断面図、第２
図は従来のアライメントマークが形成された半導体基板
の断面を示す部分断面図、第３図はアライメントマーク
が形成された半導体基板の一例を示す部分平面図、第４
図は第３図のIV−IV線に沿う部分断面図、第５図は半導
体基板上にレジストが塗布された場合の第３図のIV−IV
線に沿う部分断面図、第6A図、第6B図、第6C図はアライ
メントマークから得られる信号強度波形の一例を示す
図、第7A図、第7B図、第7C図はウエハ上のダイシングラ
イン間に配置された、従来のアライメントマークが形成
された半導体基板の一例を示す図、第8A図、第8B図、第
8C図は第7B図に示されたアライメントマークから得られ
る信号強度波形を示す図、第9A図、第9B図、第9C図、第
9D図、第9E図、第9F図、第9G図はアライメントマーク上
のレジスト膜厚の不均一性がアライメント精度を劣化さ
せる原理についてレジストの被覆性と信号強度波形との
関係をもって説明するための図である。 図において、１はアライメントマーク、６は半導体チッ
プ、７はダイシングライン、10はウエハ、20はレジス
ト、61,62,63,64,65は堆積層である。 なお、各図中、同一符号は同一または相当部分を示す。
が形成された半導体基板の断面を示す部分断面図、第２
図は従来のアライメントマークが形成された半導体基板
の断面を示す部分断面図、第３図はアライメントマーク
が形成された半導体基板の一例を示す部分平面図、第４
図は第３図のIV−IV線に沿う部分断面図、第５図は半導
体基板上にレジストが塗布された場合の第３図のIV−IV
線に沿う部分断面図、第6A図、第6B図、第6C図はアライ
メントマークから得られる信号強度波形の一例を示す
図、第7A図、第7B図、第7C図はウエハ上のダイシングラ
イン間に配置された、従来のアライメントマークが形成
された半導体基板の一例を示す図、第8A図、第8B図、第
8C図は第7B図に示されたアライメントマークから得られ
る信号強度波形を示す図、第9A図、第9B図、第9C図、第
9D図、第9E図、第9F図、第9G図はアライメントマーク上
のレジスト膜厚の不均一性がアライメント精度を劣化さ
せる原理についてレジストの被覆性と信号強度波形との
関係をもって説明するための図である。 図において、１はアライメントマーク、６は半導体チッ
プ、７はダイシングライン、10はウエハ、20はレジス
ト、61,62,63,64,65は堆積層である。 なお、各図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−136173（ＪＰ，Ａ) 特開 昭57−19726（ＪＰ，Ａ) 特開 昭60−35514（ＪＰ，Ａ) 「半導体技術」（下）48シリコンウエ ファスの熱酸化157〜158ページ（東京大 学出版会社)
Claims (7)
- 【請求項１】半導体チップ領域と、この半導体チップ領
域を囲むように形成されたダイシング領域とを主表面に
有する半導体基板と、 前記半導体基板の前記ダイシング領域に形成され、表面
が平坦である堆積層と、 前記堆積層の表面上に形成され、所定の直線に沿って配
置された複数のアライメントマークを有し、回折光によ
ってマスクとの重ね合わせ位置を認識するためのアライ
メントマーク集合体とを備えた、半導体装置。 - 【請求項２】前記半導体基板の前記半導体チップ領域に
形成された第２の堆積層をさらに備え、 前記第２の堆積層は、前記ダイシング領域に形成された
前記堆積層と同一の層を含んでいる、請求項１に記載の
半導体装置。 - 【請求項３】前記半導体基板の前記半導体チップ領域に
形成された第２の堆積層をさらに備え、 前記第２の堆積層は、前記アライメントマーク集合体を
形成する層と同一の層から分離して形成された層を有し
ている、請求項１に記載の半導体装置。 - 【請求項４】前記半導体基板の前記半導体チップ領域に
形成された第２の堆積層をさらに備え、 前記アライメントマーク集合体を形成する層は、前記第
２の堆積層の最上層と同一の層から分離して形成され
る、請求項１に記載の半導体装置。 - 【請求項５】前記半導体チップ領域に形成された前記第
２の堆積層の膜厚は前記ダイシング領域に形成された前
記堆積層の膜厚よりも厚い、請求項２ないし４のいずれ
かに記載の半導体装置。 - 【請求項６】半導体装置製造過程でのフォトリソグラフ
ィ工程においてマスクとの重ね合わせ位置を認識し、決
定するためのアライメントマークが形成された半導体装
置であって、 主表面を有する半導体基板と、 前記半導体基板の主表面上に形成され、少なくとも１以
上の層からなる堆積層とを備え、 前記堆積層は、第１の膜厚を有する第１の堆積部分と、
前記第１の膜厚より小さい第２の膜厚を有する第２の堆
積部分とを有し、さらに、 前記第２の堆積部分の上に形成され、回折光によってマ
スクとの重ね合わせ位置を認識するためのアライメント
マークとを備えた、半導体装置。 - 【請求項７】半導体チップ領域と、この半導体チップ領
域を囲むダイシング領域とを主表面に有する半導体基板
の前記ダイシング領域に、表面が平坦な堆積層を形成す
る工程と、 前記堆積層の表面上に、所定の直線に沿って配置された
複数のアライメントマークを有するアライメントマーク
集合体を形成する工程と、 前記アライメントマーク集合体を回折光によって検出す
ることでマスクとの重ね合わせ位置を認識する工程とを
備えた、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045140A JP2711669B2 (ja) | 1988-02-26 | 1988-02-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045140A JP2711669B2 (ja) | 1988-02-26 | 1988-02-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01218019A JPH01218019A (ja) | 1989-08-31 |
| JP2711669B2 true JP2711669B2 (ja) | 1998-02-10 |
Family
ID=12710976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63045140A Expired - Lifetime JP2711669B2 (ja) | 1988-02-26 | 1988-02-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2711669B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408131A (en) * | 1992-04-20 | 1995-04-18 | Motorola, Inc. | Circuit identifier for use with focused ion beam equipment |
| JP3239976B2 (ja) * | 1994-09-30 | 2001-12-17 | 株式会社東芝 | アライメントマーク、半導体装置の製造方法および半導体装置 |
| US6307273B1 (en) * | 1996-06-07 | 2001-10-23 | Vanguard International Semiconductor Corporation | High contrast, low noise alignment mark for laser trimming of redundant memory arrays |
| FR2884045A1 (fr) | 2005-03-29 | 2006-10-06 | St Microelectronics Sa | Identification d'un circuit integre de reference pour equipement de prise et pose |
| WO2010125813A1 (ja) * | 2009-04-30 | 2010-11-04 | 株式会社ニコン | 露光方法及びデバイス製造方法、並びに重ね合わせ誤差計測方法 |
| JP2015032611A (ja) * | 2013-07-31 | 2015-02-16 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6296913B2 (ja) * | 2014-06-17 | 2018-03-20 | キヤノン株式会社 | 半導体装置の製造方法および構造体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643608B2 (ja) * | 1972-02-21 | 1981-10-14 | ||
| JPS5075772A (ja) * | 1973-11-07 | 1975-06-21 | ||
| JPS568490B2 (ja) * | 1975-03-25 | 1981-02-24 |
-
1988
- 1988-02-26 JP JP63045140A patent/JP2711669B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 「半導体技術」（下）４８シリコンウエファスの熱酸化１５７〜１５８ページ（東京大学出版会社） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01218019A (ja) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2710935B2 (ja) | 半導体装置 | |
| JP3118899B2 (ja) | アライメントチェックパターン | |
| JP3343026B2 (ja) | 半導体集積回路およびその製造方法 | |
| US5525840A (en) | Semiconductor device having an alignment mark | |
| JP3034428B2 (ja) | 半導体装置及びその製造方法並びにアライメント方法 | |
| US6255189B1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern | |
| JP2711669B2 (ja) | 半導体装置およびその製造方法 | |
| US5264310A (en) | Alignment mark having regions formed by energy beam irradiation therein and method of manufacturing the same | |
| JP2001358065A (ja) | 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法 | |
| JP2000182914A (ja) | アライメントマーク | |
| KR101067860B1 (ko) | 멀티오버레이 측정마크 및 그 형성 방법 | |
| US5817437A (en) | Method for detecting phase error of a phase shift mask | |
| US20240103383A1 (en) | Overlay target and overlay method | |
| JPH02113248A (ja) | レジスト | |
| JPH03177013A (ja) | 半導体装置の製造方法 | |
| JP2000204498A (ja) | メッキ成長装置 | |
| JPS6244686B2 (ja) | ||
| JPS6225415A (ja) | アライメントマ−クとその製造法 | |
| JP3245894B2 (ja) | 半導体ウエハ | |
| JP2713500B2 (ja) | 位置合わせ方法と位置合わせマーク、及び、パターン検出装置 | |
| JPH04121939A (ja) | イオンビーム加工方法 | |
| JPH03212922A (ja) | 半導体装置のアライメントマーク形成方法 | |
| JPH0625011Y2 (ja) | 半導体チップの基準線検出装置 | |
| JPS6146021A (ja) | アライメント用マ−ク | |
| KR20050064596A (ko) | 유기막 ｖｅｒｎｉｅｒ를 이용한 중첩도 측정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |