JP3034428B2 - 半導体装置及びその製造方法並びにアライメント方法 - Google Patents

半導体装置及びその製造方法並びにアライメント方法

Info

Publication number
JP3034428B2
JP3034428B2 JP13202094A JP13202094A JP3034428B2 JP 3034428 B2 JP3034428 B2 JP 3034428B2 JP 13202094 A JP13202094 A JP 13202094A JP 13202094 A JP13202094 A JP 13202094A JP 3034428 B2 JP3034428 B2 JP 3034428B2
Authority
JP
Japan
Prior art keywords
metal film
semiconductor device
alignment mark
alignment
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13202094A
Other languages
English (en)
Other versions
JPH07135172A (ja
Inventor
浩志 原口
正泰 安部
渉 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13202094A priority Critical patent/JP3034428B2/ja
Priority to US08/263,333 priority patent/US5532520A/en
Publication of JPH07135172A publication Critical patent/JPH07135172A/ja
Priority to US08/456,695 priority patent/US5786267A/en
Application granted granted Critical
Publication of JP3034428B2 publication Critical patent/JP3034428B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、縮小投影露光装置等の
アライナ−による半導体装置のアライメントに関する。
【０００２】
【従来の技術】近年、半導体デバイスに関しては、高集
積化、高性能化が進められており、リソグラフィ技術に
ついても、微細化、高精度化が要求されている。現在、
最も多く使用されている露光装置は、縮小投影露光装置
（以下、「ステッパ」という。）である。このステッパ
による半導体装置のアライメントとしては、レ−ザ光を
用いるアライメントや画像処理を用いるアライメント等
が知られている。
【０００３】図４５乃至図４８は、従来のアライメント
マ−クの形状を示すものである。図４６は、図４５のＩ
−Ｉ´線に沿う断面図、図４８は、図４７のＩ−Ｉ´線
に沿う断面図である。
【０００４】これらアライメントマ−クは、半導体基板
１０上の絶縁膜１１に形成される凹部１２と凸部１３か
ら構成される。この凹凸部は、半導体基板１０上に交互
に配置されている。そして、半導体装置のアライメント
は、凹部１２と凸部１３の境界のエッジを検出し、当該
アライメントマ−クを確認することによって行われる。
【０００５】しかしながら、近年、金属膜の平坦化技術
が進歩してきている。例えば、半導体基板を４６０℃以
上の温度に加熱しながら金属膜を堆積する高温スパッタ
リング法や、金属膜を堆積した後にレ−ザ光を照射して
当該金属膜を溶融するというレ−ザメルト法が開発され
ている。
【０００６】従って、アライメントマ−ク上に高温スパ
ッタリング法やレ−ザメルト法により平坦化された金属
膜が形成れていると、当該アライメントマ−クを確認す
るのが難しくなる。
【０００７】図４９及び図５０は、図４５及び図４６の
アライメントマ−ク上に金属膜（平坦化されたもの）が
形成された場合を示している。図５０は、図４９のＩ−
Ｉ´線に沿う断面図である。また、図５１及び図５２
は、図４７及び図４８のアライメントマ−ク上に金属膜
（平坦化されたもの）が形成された場合を示している。
図５２は、図５１のＩ−Ｉ´線に沿う断面図である。
【０００８】アライメントマ−ク上に金属膜１４が形成
されている場合、アライメントは、金属膜１４の凹凸を
確認することにより行われる。従って、アライメントに
関しては、アライメントマ−クの凹凸と同じ凹凸が金属
膜にも形成されているのが理想的である。
【０００９】しかし、金属膜１４は平坦化されているた
め、アライメントマ−ク上の金属膜１４の凹凸は、アラ
イメントマ−クの凹凸に比べ小さくなっている。従っ
て、金属膜１４の凹凸の確認は、困難である。
【００１０】しかも、高温スパッタリング法やレ−ザメ
ルト法により平坦化された金属膜１４には、グレインが
形成されている。このグレインは、図５及び図７の破線
で示すように、アライメントマ−ク上の金属膜１４の凹
部と凸部の境界（アライメントマ−クのエッジに相当）
を不明瞭なものにする。
【００１１】図５３は、例えば図４５及び図４６の半導
体装置のアライメントを画像処理により行う場合にステ
ッパが得る信号波形を示すものである。即ち、当該信号
波形は、金属膜のグレインや平坦化により、かなり乱れ
た状態となっている。従って、半導体装置の正確なアラ
イメントは困難であり、金属膜の加工等の支障となる。
【００１２】
【発明が解決しようとする課題】このように、従来は、
金属膜の平坦化技術が進行してきたため、ステッパによ
るアライメントマ−クの検出が困難となり、アライメン
トに支障をきたすという欠点がある。
【００１３】本発明は、上記欠点を解決すべくなされた
もので、その目的は、アライメントマ−ク上の金属膜が
平坦化されても、ステッパによるアライメントマ−クの
検出を可能にすることである。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、複数の素子領域を有する半
導体ウェハと、前記半導体ウェハの複数の素子領域以外
の領域に形成される少なくとも１つの凹部又は凸部から
構成される少なくとも１つのアライメントマ−クと、前
記アライメントマ−ク上に形成される金属膜とを備え、
前記アライメントマ−クの凹部又は凸部の幅が前記金属
膜のグレインの平均粒径よりも小さく形成されている。
【００１５】前記素子領域以外の領域は、ダイシングラ
インと、オリエンテ−ションフラット部の情報領域とを
含み、前記アライメントマ−クは、前記ダイシングライ
ン及び前記オリエンテ−ションフラット部の情報領域の
少なくとも一方に形成されている。
【００１６】前記アライメントマ−クの平面形状は、四
角形、Ｌ字形、十字形及び枠形のうちいずれか一つの形
状を有している。前記アライメントマ−クは、シリコン
酸化膜またはシリコン窒化膜を含む絶縁膜もしくはポリ
シリコン膜を含む導電膜のうちいずれか一つの材料から
構成されている。
【００１７】前記アライメントマ−クは、複数からな
り、かつ、互いに並置されている。隣接するアライメン
トマ−クの間隔は、前記金属膜のグレインの平均粒径よ
りも小さい。
【００１８】前記アライメントマ−クは、複数からな
り、かつ、行列状に配置されている。前記金属膜のグレ
インの平均粒径は、２×（Ｓ／ｎπ）1/2 （但し、Ｓ
は、半導体ウェハ上の任意の箇所の単位面積、ｎは、単
位面積Ｓ内に含まれる金属膜のグレインの数とする。）
により決定される。
【００１９】前記金属膜のグレインの平均粒径は、（ａ
×ｂ）1/2 （但し、半導体ウェハ上の任意の箇所におけ
る金属膜は、半導体ウェハ上から見た場合に概ね楕円形
を有し、ａは、前記楕円形の長半径、ｂは、前記楕円形
の短半径とする。）により決定される。
【００２０】前記グレインの平均粒径は、任意の複数の
箇所における平均粒径値を求め、さらにこれらの平均粒
径値を平均することにより決定される。前記金属膜は、
アルミニウムから構成され、前記アライメントマ−クの
幅は、１μｍ以下である。前記金属膜は、銅から構成さ
れ、前記アライメントマ−クの幅は、４μｍ以下であ
る。
【００２１】本発明の半導体装置の製造方法は、形成予
定の金属膜のグレインの平均粒径を予測し、半導体ウェ
ハに形成された複数の素子領域以外の領域に、少なくと
も１つの凹部又は凸部であり、かつ、前記凹部又は凸部
の幅が前記金属膜のグレインの平均粒径よりも小さいア
ライメントマ−クを形成し、前記アライメントマ−ク上
に前記金属膜を形成するという一連の工程からなる。
【００２２】前記素子領域以外の領域は、ダイシングラ
インと、オリエンテ−ションフラット部の情報領域とを
含み、前記アライメントマ−クは、前記ダイシングライ
ン及び前記オリエンテ−ションフラット部の情報領域の
少なくとも一方に形成されている。
【００２３】前記アライメントマ−クの平面形状は、四
角形、Ｌ字形、十字形及び枠形のうちいずれか一つの形
状を有している。前記アライメントマ−クは、前記金属
膜を形成する直前の工程の前記半導体ウェハ上に形成さ
れる膜に形成される。
【００２４】前記アライメントマ−クは、シリコン酸化
膜またはシリコン窒化膜を含む絶縁膜もしくはポリシリ
コン膜を含む導電膜のうちいずれか一つの材料から構成
されている。
【００２５】前記アライメントマ−クは、複数からな
り、かつ、互いに並置されている。隣接するアライメン
トマ−クの間隔は、前記金属膜のグレインの平均粒径よ
りも小さい。
【００２６】前記アライメントマ−クは、複数からな
り、かつ、行列状に配置されている。前記金属膜のグレ
インの平均粒径は、２×（Ｓ／ｎπ）1/2 （但し、Ｓ
は、半導体ウェハ上の任意の箇所の単位面積、ｎは、単
位面積Ｓ内に含まれる金属膜のグレインの数とする。）
により決定される。
【００２７】前記金属膜のグレインの平均粒径は、（ａ
×ｂ）1/2 （但し、半導体ウェハ上の任意の箇所におけ
る金属膜は、半導体ウェハ上から見た場合に概ね楕円形
を有し、ａは、前記楕円形の長半径、ｂは、前記楕円形
の短半径とする。）により決定される。
【００２８】前記グレインの平均粒径は、任意の複数の
箇所における平均粒径値を求め、さらにこれらの平均粒
径値を平均することにより決定される。前記金属膜は、
アルミニウムから構成され、前記アライメントマ−クの
幅は、１μｍ以下である。前記金属膜は、銅から構成さ
れ、前記アライメントマ−クの幅は、４μｍ以下であ
る。
【００２９】本発明のアライメント方法は、形成予定の
金属膜のグレインの平均粒径を予測し、半導体ウェハに
形成された複数の素子領域以外の領域に、少なくとも１
つの凹部又は凸部であり、かつ、前記凹部又は凸部の幅
が前記金属膜のグレインの平均粒径よりも小さいアライ
メントマ−クを形成し、前記アライメントマ−ク上に金
属膜を形成し、前記アライメントマ−クを検出すること
により、前記半導体ウェハの処理の為のアライメントを
行うという一連の工程からなる。
【００３０】前記アライメントは、少なくとも前記アラ
イメントマ−ク上の金属膜を含む領域を画像認識領域と
して設定し、前記画像認識領域に光を当て、その光の反
射光を検出することにより行う。前記アライメントは、
少なくとも前記アライメントマ−ク上の金属膜にレ−ザ
を照射し、当該レ−ザの回折光又は散乱光をを検出する
ことにより行う。
【００３１】
【作用】上記半導体装置の構成によれば、半導体基板上
から見た場合に、アライメントマ−クの凹部又は凸部の
幅が、その上に形成されるグレインの寸法よりも小さく
なっている。
【００３２】従って、高温スパッタリング法により当該
アライメントマ−ク上に金属膜を形成しても、又は、当
該アライメントマ−ク上に金属膜を形成した後、レ−ザ
メルト法により当該金属膜を処理しても、ステッパによ
るアライメントマ−クのエッジの検出が可能であり、リ
ソグラフィ−技術におけるアライメントの高精度化に貢
献できる。
【００３３】上記半導体装置の製造方法によれば、形成
予定の金属膜のグレインの平均粒径を予測してアライメ
ントマ−クを形成し、その後、アライメントマ−ク上に
金属膜を形成している。
【００３４】従って、ステッパによるアライメントマ−
クのエッジの検出が容易な半導体装置を提供でき、リソ
グラフィ−技術におけるアライメントの高精度化によ
り、歩留りの向上に貢献できる。
【００３５】アライメントマ−クをダイシングラインや
オリエンテ−ションフラット部の情報領域に形成すれ
ば、半導体ウェハ上の領域を有効に活用できる。アライ
メントマ−クは、シリコン酸化膜またはシリコン窒化膜
を含む絶縁膜もしくはポリシリコン膜を含む導電膜から
形成できる。
【００３６】複数のアライメントマ−クを互いに並置す
れば、さらに精度よく、アライメントマ−クのエッジの
検出でき、アライメントを正確に行える。隣接するアラ
イメントマ−クの間隔を金属膜のグレインの平均粒径よ
りも小さくする、または複数のアライメントマ−クを行
列状に配置することで、さらに正確なアライメントが可
能になる。
【００３７】金属膜のグレインの平均粒径を、ａ） ２
×（Ｓ／ｎπ）1/2 （但し、Ｓは、半導体ウェハ上の
任意の箇所の単位面積、ｎは、単位面積Ｓ内に含まれる
金属膜のグレインの数とする。）、または、ｂ） （ａ
×ｂ）1/2 （但し、半導体ウェハ上の任意の箇所にお
ける金属膜は、半導体ウェハ上から見た場合に概ね楕円
形を有し、ａは、前記楕円形の長半径、ｂは、前記楕円
形の短半径とする。）により決定することにより、容易
に、アライメントマ−クの凹部または凸部の幅を金属膜
のグレインサイズにより小さくでき、高精度にアライメ
ントを行える。
【００３８】グレインの平均粒径を任意の複数の箇所か
ら得られる値の平均値により決定すれば、正確にグレイ
ンの平均粒径を決定できる。金属膜を形成する直前の工
程において半導体ウェハ上に形成される膜にアライメン
トマ−クを形成すれば、製造工程が簡潔になる。
【００３９】本発明のアライメント方法によれば、アラ
イメントは、少なくともアライメントマ−ク上の金属膜
を含む領域を画像認識領域として設定し、前記画像認識
領域に光を当て、その光の反射光を検出するか、また
は、少なくともアライメントマ−ク上の金属膜にレ−ザ
を照射し、当該レ−ザの回折光又は散乱光をを検出する
ことにより行われる。
【００４０】つまり、アライメントマ−クの幅が金属膜
のグレインの寸法よりも小さいことにより、アライメン
トマ−クを検出する波形に発生するノイズが減り、スル
−プットの向上などを図れる。
【００４１】
【実施例】
［Ａ］ 以下、図面を参照しながら、本発明の半導体装
置について詳細に説明する。図１は、半導体ウェハを示
している。図２は、図１の破線で囲んだ領域Ａを拡大し
たものである。
【００４２】半導体ウェハ２１上には、一つ以上のＬＳ
Ｉが形成される複数の四角形のチップ領域２２−１，２
２−２，〜２２−ｎが規則的に配置されている。各チッ
プ領域の間には、ダイシングライン２３が配置されてい
る。
【００４３】各チップ領域、又は複数のチップ領域２２
−１，２２−２，〜２２−ｎのうちから選択された所定
のチップ領域に隣接するダイシングライン２３上には、
例えば当該チップ領域とマスクとのＸ方向のアライメン
ト（位置合わせ）を行うためのアライメントマ−クＸＡ
と、当該チップ領域とマスクとのＹ方向のアライメント
（位置合わせ）を行うためのアライメントマ−クＹＡが
形成されている。
【００４４】２つのアライメントマ−クＸＡ，ＹＡは、
対となって、一つのチップ領域に隣接するダイシングラ
イン上に形成される。但し、Ｘ方向とＹ方向のアライメ
ントを行える一つのアライメントマ−クを一本のダイシ
ングライン上に形成してもよい。また、アライメントマ
−クＸＡ，ＹＡは、写真蝕刻工程などにおいて、レジス
トを感光させ所定のパタ−ンを得るような場合に設けら
れる。
【００４５】なお、アライメントマ−クは、チップ領域
に隣接するダイシングライン上でなく、半導体ウェハの
周辺部に設けられる例えばオリエンテ−ションフラット
部の情報領域などに形成してもよい。このとき、アライ
メントマ−クは、ＷＳＡなどの粗いアライメントに用い
られる。
【００４６】図３は、本発明の第１の実施例に係わる半
導体装置を示している。このアライメントマ−クＸＡ
は、半導体ウェハのダイシングライン上又は周辺部に設
けられる。アライメントマ−クＸＡは、ウェハ上から見
た場合に、長方形を有している。
【００４７】なお、アライメントマ−クＸＡは、ウェハ
上に形成される凸部であってもよいし、凹部であっても
よい。アライメントマ−クＸＡ上には、金属膜（例え
ば、アルミニウム、銅など）が形成される。
【００４８】このアライメントマ−クＸＡは、例えば一
つのチップ領域のＸ方向のアライメントを行うために設
けられる。この場合、アライメントマ−クＸＡのＸ方向
のエッジからエッジまでの幅Ｈは、アライメントマ−ク
ＸＡ上の金属膜のグレイン２４の直径Ｇよりも小さくな
るように設定されている。但し、金属膜のグレイン２４
は、ウェハ上から見た場合に概ね円形を有していると仮
定している。
【００４９】例えば、金属膜がアルミニウムから構成さ
れる場合には、グレイン２４の寸法Ｇは、１〜４μｍと
なるため、アライメントマ−クＸＡのＸ方向のエッジか
らエッジまでの幅Ｈは、１μｍ以下とする。また、金属
膜が銅から構成される場合には、グレイン２４の寸法Ｇ
は、４〜５μｍとなるため、アライメントマ−クＸＡの
Ｘ方向のエッジからエッジまでの幅Ｈは、４μｍ以下と
する。
【００５０】なお、図示しないが、例えば一つのチップ
領域のＹ方向のアライメントを行うためのアライメント
マ−クＹＡについても同様に、アライメントマ−クＹＡ
のＹ方向のエッジからエッジまでの幅Ｈは、アライメン
トマ−クＹＡ上の金属膜のグレインの直径Ｇよりも小さ
くなるように設定されている。この場合においても、金
属膜のグレイン２４は、ウェハ上から見た場合に概ね円
形を有していると仮定している。
【００５１】上記構成によれば、一つのチップ領域のＸ
方向のアライメントを行う場合には、アライメントマ−
クＸＡのＸ方向のエッジからエッジまでの幅Ｈを、アラ
イメントマ−クＸＡ上の金属膜のグレインの直径Ｇより
も小さく設定している。同様に、チップ領域のＹ方向の
アライメントを行う場合には、アライメントマ−クＹＡ
のＹ方向のエッジからエッジまでの幅Ｈを、アライメン
トマ−クＹＡ上の金属膜のグレインの直径Ｇよりも小さ
くしている。
【００５２】従って、アライメントマ−ク上の金属膜の
凹凸が、当該金属膜のグレインによって検出し難くなる
という事態が生じることがなく、正確にアライメトを行
うことができる。
【００５３】図４は、本発明の第２の実施例に係わる半
導体装置を示している。この実施例は、アライメントマ
−クＸＡ上に形成される金属膜のグレインの形状が一義
的に決定されないような場合に適用される。
【００５４】即ち、金属膜のグレインの形状は、実際は
多種多様であり、特定することができない。そこで、例
えば一つのチップ領域のＸ方向のアライメントを行う場
合には、アライメントマ−クＸＡのＸ方向のエッジから
エッジまでの幅Ｈを、アライメントマ−クＸＡ上の金属
膜のグレインのＸ方向の幅Ｇよりも小さくしている。
【００５５】なお、例えば一つのチップ領域のＹ方向の
アライメントを行う場合には、アライメントマ−クＹＡ
のＹ方向のエッジからエッジまでの幅Ｈを、アライメン
トマ−クＹＡ上の金属膜のグレインのＹ方向の幅Ｇより
も小さくしている。
【００５６】上記構成によれば、アライメントマ−ク上
の金属膜の凹凸が、当該金属膜のグレインによって検出
し難くなるという事態が生じることがなく、正確にアラ
イメトを行うことができる。
【００５７】図５及び図６は、本発明の第３の実施例に
係わる半導体装置を示している。この実施例は、金属膜
のグレインの寸法について平均粒径という概念を採用し
たものである。
【００５８】即ち、例えば一つのチップ領域のＸ方向の
アライメントを行う場合には、アライメントマ−クＸＡ
のＸ方向のエッジからエッジまでの幅を、金属膜の平均
粒径Ｌよりも小さくなるように設定している。同様に、
例えば一つのチップ領域のＹ方向のアライメントを行う
場合には、アライメントマ−クＹＡのＹ方向のエッジか
らエッジまでの幅を、金属膜の平均粒径Ｌよりも小さく
なるように設定している。
【００５９】平均粒径Ｌについては、以下のように定義
する。 ａ） 図１４に示すように、ウェハ上の任意の位置にお
いて単位面積Ｓあたりの金属膜のグレインの個数をｎと
する場合。
【００６０】平均粒径Ｌ＝２×（Ｓ／ｎπ）1/2 ｂ） 図１５に示すように、ウェハ上から見た場合に金
属膜のグレインが概ね楕円形を有している場合。
【００６１】平均粒径Ｌ＝（ａ×ｂ）1/2 （但し、長半径をａ、短半径をｂとする。） 上記構成によれば、例えば一つのチップ領域のＸ方向の
アライメントを行う場合には、アライメントマ−クＸＡ
のＸ方向のエッジからエッジまでの幅Ｈを、金属膜の平
均粒径よりも小さくしている。同様に、例えば一つのチ
ップ領域のＹ方向のアライメントを行う場合には、アラ
イメントマ−クＹＡのＹ方向のエッジからエッジまでの
幅Ｈを、金属膜の平均粒径よりも小さくしている。
【００６２】従って、アライメントマ−ク上の金属膜の
凹凸が、当該金属膜のグレインによって検出し難くなる
という事態が生じることがなく、正確にアライメトを行
うことができる。
【００６３】図７は、本発明の第４の実施例に係わる半
導体装置を示している。アライメントマ−クＸＹＡは、
ウェハ上から見た場合に、正方形を有している。なお、
アライメントマ−クＸＹＡは、ウェハ上に形成される凸
部であってもよいし、凹部であってもよい。アライメン
トマ−クＸＹＡ上には、金属膜（例えば、アルミニウ
ム、銅など）が形成される。
【００６４】このアライメントマ−クＸＹＡは、例えば
一つのチップ領域のＸ方向のアライメントとＹ方向のア
ライメントを行うために設けられる。この場合、アライ
メントマ−クＸＹＡのＸ方向のエッジからエッジまでの
幅Ｈ１は、アライメントマ−クＸＹＡ上の金属膜のグレ
インのＸ方向の幅（円形状の場合は直径）ＸＧ又は平均
粒径Ｌよりも小さく設定されている。また、アライメン
トマ−クＸＹＡのＹ方向のエッジからエッジまでの幅Ｈ
２は、アライメントマ−クＸＹＡ上の金属膜のグレイン
のＹ方向の幅（円形状の場合は直径）ＹＧ又は平均粒径
Ｌよりも小さく設定されている。
【００６５】上記構成によれば、アライメントマ−ク上
の金属膜の凹凸が、当該金属膜のグレインによって検出
し難くなるいう事態が生じることがなく、正確にアライ
メトを行うことができる。
【００６６】図８は、本発明の第５の実施例に係わる半
導体装置を示している。アライメントマ−クＸＹＡは、
ウェハ上から見た場合に、Ｌ字形（鉤形）を有してい
る。なお、アライメントマ−クＸＹＡは、ウェハ上に形
成される凸部であってもよいし、凹部であってもよい。
アライメントマ−クＸＹＡ上には、金属膜（例えば、ア
ルミニウム、銅など）が形成される。
【００６７】このアライメントマ−クＸＹＡは、例えば
一つのチップ領域のＸ方向のアライメントとＹ方向のア
ライメントを行うために設けられる。この場合、アライ
メントマ−クＸＹＡのＸ方向のエッジからエッジまでの
幅Ｈ１は、アライメントマ−クＸＹＡ上の金属膜のグレ
インのＸ方向の幅（円形状の場合は直径）ＸＧ又は平均
粒径Ｌよりも小さく設定されている。また、アライメン
トマ−クＸＹＡのＹ方向のエッジからエッジまでの幅Ｈ
２は、アライメントマ−クＸＹＡ上の金属膜のグレイン
のＹ方向の幅（円形状の場合は直径）ＹＧ又は平均粒径
Ｌよりも小さく設定されている。
【００６８】上記構成によれば、アライメントマ−ク上
の金属膜の凹凸が、当該金属膜のグレインによって検出
し難くなるという事態が生じることがなく、正確にアラ
イメトを行うことができる。
【００６９】図９は、本発明の第６の実施例に係わる半
導体装置を示している。アライメントマ−クＸＹＡは、
ウェハ上から見た場合に、十字形を有している。なお、
アライメントマ−クＸＹＡは、ウェハ上に形成される凸
部であってもよいし、凹部であってもよい。アライメン
トマ−クＸＹＡ上には、金属膜（例えば、アルミニウ
ム、銅など）が形成される。
【００７０】このアライメントマ−クＸＹＡは、例えば
一つのチップ領域のＸ方向のアライメントとＹ方向のア
ライメントを行うために設けられる。この場合、アライ
メントマ−クＸＹＡのＸ方向のエッジからエッジまでの
幅Ｈ１は、アライメントマ−クＸＹＡ上の金属膜のグレ
インのＸ方向の幅（円形状の場合は直径）ＸＧ又は平均
粒径Ｌよりも小さく設定されている。また、アライメン
トマ−クＸＹＡのＹ方向のエッジからエッジまでの幅Ｈ
２は、アライメントマ−クＸＹＡ上の金属膜のグレイン
のＹ方向の幅（円形状の場合は直径）ＹＧ又は平均粒径
Ｌよりも小さく設定されている。
【００７１】上記構成によれば、アライメントマ−ク上
の金属膜の凹凸が、当該金属膜のグレインによって検出
し難くなるという事態が生じることがなく、正確にアラ
イメトを行うことができる。 ［Ｂ］ 以下、図面を参照しながら本発明のアライメン
ト方法について詳細に説明する。
【００７２】図１０は、画像処理によりアライメントを
行うステッパを示している。半導体ウェハ３１は、ステ
−ジ３２上に搭載される。照明装置３３は、半導体ウェ
ハ３１上のアライメントマ−クＸＡに光を照射する。テ
レビカメラ３４は、半導体ウェハ３１の反射光を検出す
る。制御装置３５は、半導体ウェハ３１の反射光の強度
によりアライメントマ−クを確認する。駆動装置３６
は、制御装置３５からの命令に基づいてアライメントを
行う。アライメントが終了した後、縮小投影レンズ３７
により露光が行われる。
【００７３】図１１は、図１０のステッパによりアライ
メントマ−クを確認する際の画像認識領域を示すもので
ある。また、図１２は、図１１の画像認識領域において
得られる信号波形を示すものである。
【００７４】アライメントマ−クＸＡのＸ方向のエッジ
からエッジまでの幅Ｈは、アライメントマ−クＸＡ上の
金属膜のグレインのＸ方向の幅（円形状の場合は直径）
又は平均粒径よりも小さくなっている。つまり、アライ
メントマ−ク上の金属膜の凹凸が当該金属膜のグレイン
によって検出し難くなることがなく、アライメントマ−
クＸＡの凹凸とほぼ同一の凹凸が金属膜にも表れてい
る。
【００７５】そこで、図１１に示すように、少なくとも
画像認識領域の中にアライメントマ−クＸＡが含まれる
ようにすれば、図１２の波形図に示すように、ステッパ
は、アライメントマ−クのエッジを正確に検出できる。
【００７６】従って、ステ−ジを移動させることによ
り、ウェハ上のチップ領域とマスクとのアライメトを正
確に行うことができる。上記アライメント方法によれ
ば、アライメントマ−クの幅を金属膜のグレインの寸法
よりも小さくした結果、従来に比べて画像認識領域を１
／５程度にすることができる。よって、画像認識領域に
含まれる金属膜のグレインの数が、従来よりも減る。こ
のため、図１２に示す波形にノイズが生じ難くなり、近
似法などを用いることなく、アライメントマ−クのエッ
ジを正確に検出できるようになる。また、画像認識領域
が小さくなることで、半導体装置のスル−プットを向上
させることができる。
【００７７】図１３は、レ−ザ光を用いてアライメント
を行うステッパを示している。半導体ウェハ４１は、ス
テ−ジ４２上に搭載される。レ−ザチュ−ブ４３は、Ｈ
ｅ−Ｎｅレ−ザ光を照射する。Ｈｅ−Ｎｅレ−ザ光は、
スリット状に整形された後、ウェハ４１上のアライメン
トマ−クＸＡに照射される。Ｈｅ−Ｎｅレ−ザ光は、ア
ライメントマ−クの段差で回折、散乱される。
【００７８】検出器４４は、Ｈｅ−Ｎｅレ−ザ光の回折
光又は散乱光を検出する。信号処理装置４５は、検出器
４４の出力信号を処理する。制御装置４６は、信号処理
装置４５から得られる信号波形に基づいてアライメント
マ−クを確認する。駆動装置４７は、制御装置４６から
の命令に基づいてアライメントを行う。アライメントが
終了した後、レチクル４８を用いて露光が行われる。
【００７９】図１４は、図１３のステッパによりアライ
メントマ−クを確認する際のレ−ザの走査経路を示すも
のである。また、図１５は、図１４のレ−ザの走査によ
り得られる信号波形を示すものである。
【００８０】アライメントマ−クＸＡのＸ方向のエッジ
からエッジまでの幅Ｈは、アライメントマ−クＸＡ上の
金属膜のグレインのＸ方向の幅（円形状の場合は直径）
又は平均粒径よりも小さくなっている。つまり、アライ
メントマ−ク上の金属膜の凹凸が当該金属膜のグレイン
によって検出し難くなることがなく、アライメントマ−
クＸＡの凹凸とほぼ同一の凹凸が金属膜にも表れてい
る。
【００８１】そこで、図１４に示すように、スリット状
のレ−ザ４９を、アライメントマ−クＸＡ上をＹ方向に
走査させれば、図１５の波形図に示すように、アライメ
ントマ−クの位置を正確に検出できる。
【００８２】従って、ステ−ジを移動させることによ
り、半導体ウェハ上のチップ領域とマスクとのアライメ
トを正確に行うことができる。上記アライメント方法に
よれば、アライメントマ−クの幅を金属膜のグレインの
寸法よりも小さくした結果、従来に比べてＨｅ−Ｎｅレ
−ザ光のスポット径を半分程度に小さくできる。よっ
て、レ−ザ光の走査領域を小さくすることができる。ま
た、Ｈｅ−Ｎｅレ−ザ光のスポット径が半分程度になる
と、レ−ザ光の走査領域に含まれる金属膜のグレインの
数が大幅に減るため、図１５に示す波形にノイズが生じ
難くなり、ノイズを除去するためのスライス回路の閾値
を半分にできる。 ［Ｃ］ 以下、図面を参照しながら本発明の半導体装置
の製造方法について詳細に説明する。
【００８３】図１６〜図１８は、凸部を有する本発明の
アライメントマ−クによりアライメントを行って、金属
膜をパタ−ニングする方法を示すものである。まず、図
示しないが、一定条件下において半導体基板上に金属膜
を形成する。この後、例えば半導体基板上の任意の位置
の単位面積Ｓ内に含まれる金属膜のグレインの数ｎを求
める。そして、式、２×（Ｓ／ｎπ）1/2 により得られ
る値を平均粒径Ｌとする。なお、平均粒径Ｌは、別の方
法により求めてもよい。
【００８４】次に、図１６に示すように、ウェハ（半導
体基板）５１上に少なくとも１つの凸部から構成される
アライメントマ−クＸＡを形成する。このアライメント
マ−クＸＡは、ウェハ５１上のチップ領域のＸ方向のア
ライメントを行うものである。同時に、チップ領域のＹ
方向のアライメントを行うアライメントマ−クも形成す
る。
【００８５】アライメントマ−クＸＡは、ウェハ５１上
から見た場合に、少なくとも１つの凸部のＸ方向の幅が
例えば上記式により求められる平均粒径Ｌよりも小さく
なるように形成される。同様に、Ｙ方向のアライメント
を行うアライメントマ−クも、ウェハ５１上から見た場
合に、少なくとも１つの凸部のＹ方向の幅が例えば上記
式により求められる平均粒径Ｌよりも小さくなるように
形成される。
【００８６】例えば、金属膜がアルミニウムから構成さ
れる場合には、一般には、平均粒径Ｌは、１〜４μｍに
なるため、アライメントマ−クのＸ方向の幅は、１μｍ
以下にする。また、金属膜が銅から構成される場合に
は、一般には、平均粒径Ｌは、４〜５μｍになるため、
アライメントマ−クのＸ方向の幅は、４μｍ以下にす
る。
【００８７】次に、図１７に示すように、上述の一定条
件下において、金属膜５２を半導体基板５１上に形成す
る。この時、アライメントマ−クＸＡ上の金属膜５２に
も凸部が形成される。また、金属膜５２上にレジスト膜
５３を形成する。
【００８８】この後、例えば画像処理によりアライメン
トを行うステッパのステ−ジ上にウェハ５１を移動させ
る。そして、アライメントマ−クＸＡ上の金属膜５２に
光を照射して、アライメントマ−クＸＡ上の金属膜５２
の凹凸を検出する。
【００８９】そして、ウェハ５１上のチップ領域とマス
クのＸ方向のアライメントを行う。同様に、ウェハ５１
上のチップ領域とマスクのＹ方向のアライメントを行
う。Ｘ方向とＹ方向のアライメントが終了した後、レジ
スト膜５３の露光を行い、マスク上のパタ−ンをレジス
ト膜５３に転写する。
【００９０】次に、図１８に示すように、レジスト膜５
３を現像して、レジスト膜５３に所定のパタ−ンを形成
する。この後、レジスト膜５３をマスクにして金属膜を
５２をパタ−ニングする。
【００９１】上記金属膜のパタ−ニング方法によれば、
アライメントマ−クを容易に検出でき、さらに正確にウ
ェハ上のチップ領域とマスクとのアライメントを行うこ
とができる。従って、ウェハのチップ領域とマスクとの
合わせずれを小さくできるため、金属膜を精度よくパタ
−ニングできる。
【００９２】図１９〜図２１は、凹部を有する本発明の
アライメントマ−クによりアライメントを行って、金属
膜をパタ−ニングする方法を示すものである。まず、図
示しないが、一定条件下において半導体基板上に金属膜
を形成する。この後、例えば半導体基板上の任意の位置
の単位面積Ｓ内に含まれる金属膜のグレインの数ｎを求
める。そして、式、２×（Ｓ／ｎπ）1/2 により得られ
る値を平均粒径Ｌとする。なお、平均粒径Ｌは、別の方
法により求めてもよい。
【００９３】次に、図１９に示すように、ウェハ（半導
体基板）６１上に少なくとも１つの凹部から構成される
アライメントマ−クＸＡを形成する。このアライメント
マ−クＸＡは、ウェハ６１上のチップ領域のＸ方向のア
ライメントを行うものである。同時に、チップ領域のＹ
方向のアライメントを行うアライメントマ−クも形成す
る。
【００９４】アライメントマ−クＸＡは、ウェハ６１上
から見た場合に、少なくとも１つの凹部のＸ方向の幅が
例えば上記式により求められる平均粒径Ｌよりも小さく
なるように形成される。同様に、Ｙ方向のアライメント
を行うアライメントマ−クも、ウェハ６１上から見た場
合に、少なくとも１つの凹部のＹ方向の幅が例えば上記
式により求められる平均粒径Ｌよりも小さくなるように
形成される。
【００９５】例えば、金属膜がアルミニウムから構成さ
れる場合には、一般には、平均粒径Ｌは、１〜４μｍに
なるため、アライメントマ−クのＸ方向の幅は、１μｍ
以下にする。また、金属膜が銅から構成される場合に
は、一般には、平均粒径Ｌは、４〜５μｍになるため、
アライメントマ−クのＸ方向の幅は、４μｍ以下にす
る。
【００９６】次に、図２０に示すように、上述の一定条
件下において、金属膜６２を半導体基板６１上に形成す
る。この時、アライメントマ−クＸＡ上の金属膜６２に
も凹部が形成される。また、金属膜６２上にレジスト膜
６３を形成する。
【００９７】この後、例えば画像処理によりアライメン
トを行うステッパのステ−ジ上にウェハ６１を移動させ
る。そして、アライメントマ−クＸＡ上の金属膜６２に
光を照射して、アライメントマ−クＸＡ上の金属膜６２
の凹凸を検出する。
【００９８】そして、ウェハ６１上のチップ領域とマス
クのＸ方向のアライメントを行う。同様に、ウェハ６１
上のチップ領域とマスクのＹ方向のアライメントを行
う。Ｘ方向とＹ方向のアライメントが終了した後、レジ
スト膜６３の露光を行い、マスク上のパタ−ンをレジス
ト膜６３に転写する。
【００９９】次に、図２１に示すように、レジスト膜６
３を現像して、レジスト膜６３に所定のパタ−ンを形成
する。この後、レジスト膜６３をマスクにして金属膜を
６２をパタ−ニングする。
【０１００】上記金属膜のパタ−ニング方法によれば、
アライメントマ−クを容易に検出でき、さらに正確にウ
ェハ上のチップ領域とマスクとのアライメントを行うこ
とができる。従って、ウェハのチップ領域とマスクとの
合わせずれを小さくできるため、金属膜を精度よくパタ
−ニングできる。 ［Ｄ］ 以下、図面を参照しながら本発明の半導体装置
について詳細に説明する。
【０１０１】図２２は、本発明の第７の実施例に係わる
半導体装置を示すものである。また、図２３は、図２２
のＩ−Ｉ´線に沿う断面図である。アライメントマ−ク
は、半導体基板１０上の絶縁膜１１に形成される凹部１
２と凸部１３から構成されている。この凹凸部は、半導
体基板１０上に、列をなして、交互に配置されている。
【０１０２】凸部１３は、半導体基板１０上に形成され
る壁状の絶縁膜１１から構成されている。なお、当該半
導体装置のアライメントは、凹部１２と凸部１３の境界
のエッジを検出し、当該アライメントマ−クを認識する
ことによって行われる。
【０１０３】本実施例に係わるアライメントマ−クが従
来のアライメントマ−クと異なる点は、以下のとうりで
ある。このアライメントマ−クがＸ方向のアライメント
を行うためのものである場合、凹部と凸部の列は、Ｘ方
向に伸びるように形成されている。そして、アライメン
トマ−クの凹部１２又は凸部１３の列方向（Ｘ方向）の
幅Ｈは、そのアライメントマ−ク上に形成される金属膜
のグレインのＸ方向の幅（円形状の場合は直径）又は平
均粒径よりも小さくなるように設定されている。
【０１０４】例えば、金属膜がアルミニウムから構成さ
れる場合には、グレインの寸法Ｇは、１〜４μｍとなる
ため、Ｘ方向のアライメントマ−クＸＡのエッジからエ
ッジまでの幅Ｈは、１μｍ以下とする。また、金属膜が
銅から構成される場合には、グレインの寸法Ｇは、４〜
５μｍとなるため、Ｘ方向のアライメントマ−クＸＡの
エッジからエッジまでの幅Ｈは、４μｍ以下とする。
【０１０５】なお、従来のアライメントマ−クでは、金
属膜１４のグレインの寸法に関係なく、当該アライメン
トマ−クの凹部１２又は凸部１３の列方向（Ｘ方向）の
幅Ｈは、６μｍ程度であった。
【０１０６】但し、金属膜１４のグレインの寸法は、当
該金属膜を形成する際の高温スパッタリング法の条件、
又はレ−ザメルト法で当該金属膜を処理する条件により
変化するものである。
【０１０７】従って、本発明の思想としては、一つのチ
ップ領域のＸ方向のアライメントを行う場合には、アラ
イメントマ−クの凹部又は凸部のＸ方向の幅を、そのア
ライメントマ−ク上の金属膜のグレインのＸ方向の幅
（円形状の場合は直径）又は平均粒径Ｌよりも小さく
し、一つのチップ領域のＹ方向のアライメントを行う場
合には、アライメントマ−クの凹部又は凸部のＹ方向の
幅を、そのアライメントマ−ク上の金属膜のグレインの
Ｙ方向の幅（円形状の場合は直径）又は平均粒径Ｌより
も小さくしたという点にある。
【０１０８】図２４は、本発明の第８の実施例に係わる
半導体装置を示すものである。また、図２５は、図２４
のＩ−Ｉ´線に沿う断面図である。アライメントマ−ク
は、半導体基板１０上の絶縁膜１１に形成される凹部１
２と凸部１３から構成されている。この凹凸部は、半導
体基板１０上に、列をなして、交互に配置されている。
【０１０９】凹部１２は、半導体基板１０上に形成され
た絶縁膜１１に設けられるスリット状のホ−ルから構成
されている。なお、当該半導体装置のアライメントは、
凹部１２と凸部１３の境界のエッジを検出し、当該アラ
イメントマ−クを認識することによって行われる。
【０１１０】本実施例に係わるアライメントマ−クが従
来のアライメントマ−クと異なる点は、以下のとうりで
ある。このアライメントマ−クがＸ方向のアライメント
を行うものである場合、凹部と凸部の列は、Ｘ方向に伸
びるように形成されている。そして、アライメントマ−
クの凹部１２又は凸部１３の列方向（Ｘ方向）の幅Ｈ
は、そのアライメントマ−ク上に形成される金属膜のグ
レインのＸ方向の幅（円形状の場合は直径）又は平均粒
径よりも小さくなるように設定されている。
【０１１１】例えば、金属膜がアルミニウムから構成さ
れる場合には、グレインの寸法Ｇは、１〜４μｍとなる
ため、Ｘ方向のアライメントマ−クＸＡのエッジからエ
ッジまでの幅Ｈは、１μｍ以下とする。また、金属膜が
銅から構成される場合には、グレインの寸法Ｇは、４〜
５μｍとなるため、Ｘ方向のアライメントマ−クＸＡの
エッジからエッジまでの幅Ｈは、４μｍ以下とする。
【０１１２】なお、従来のアライメントマ−クでは、金
属膜１４のグレインの寸法に関係なく、当該アライメン
トマ−クの凹部１２又は凸部１３の列方向（Ｘ方向）の
幅Ｈは、６μｍ程度であった。
【０１１３】但し、金属膜１４のグレインの寸法は、当
該金属膜を形成する際の高温スパッタリング法の条件、
又はレ−ザメルト法で当該金属膜を処理する条件により
変化するものである。
【０１１４】従って、本発明の思想としては、一つのチ
ップ領域のＸ方向のアライメントを行う場合には、アラ
イメントマ−クの凹部又は凸部のＸ方向の幅を、そのア
ライメントマ−ク上の金属膜のグレインのＸ方向の幅
（円形状の場合は直径）又は平均粒径Ｌよりも小さく
し、一つのチップ領域のＹ方向のアライメントを行う場
合には、アライメントマ−クの凹部又は凸部のＹ方向の
幅を、そのアライメントマ−ク上の金属膜のグレインの
Ｙ方向の幅（円形状の場合は直径）又は平均粒径Ｌより
も小さくしたという点にある。
【０１１５】図２６は、上記第７の実施例に係わるアラ
イメントマ−ク上に金属膜（平坦化処理されたもの）が
形成された半導体装置を示すものである。図２７は、図
２６のＩ−Ｉ´に沿う断面図である。
【０１１６】金属膜１４は、通常、以下の２つの方法の
いずれかにより形成される。 ａ） 高温スパッタリング法によって、半導体基板１０
を４６０℃以上の温度に加熱しながら、その半導体基板
上に金属膜を堆積する。
【０１１７】ｂ） スパッタリング法によって、半導体
基板１０上に金属膜１４を堆積した後、レ−ザメルト法
によって、金属膜１４を平坦化する。上記２つの方法の
いずれを用いた場合においても、半導体基板１０上に堆
積された金属膜１４には、グレインが形成されている。
【０１１８】しかし、上記第７及び第８の実施例では、
例えば一つのチップ領域のＸ方向のアライメントを行う
アライメントマ−クの場合には、アライメントマ−クの
凹部又は凸部のＸ方向の幅を、アライメントマ−ク上の
金属膜のグレインのＸ方向の幅（円形状の場合は直径）
又は平均粒径よりも小さく設定している。
【０１１９】従って、アライメントマ−ク上の金属膜１
４の凹部と凸部のエッジ（図２５において破線で示す）
が、当該グレインによって検出し難くなるという事態が
生じない。
【０１２０】図２８は、図２６及び図２７の半導体装置
のアライメントを画像処理により行う場合にステッパが
得る信号波形を示すものである。アライメント信号波形
は、金属膜のグレインによる影響を受けておらず、当該
信号波形の強弱が規則的に繰り返されている。つまり、
ステッパは、正確に、アライメントマ−クの凹部と凸部
のエッジを検出している。従って、半導体装置の正確な
アライメントを行うことができ、当該金属膜の加工等に
際しての支障をなくすことができる。
【０１２１】なお、上記第７及び第８の実施例における
アライメントマ−クは、画像処理を用いるアライメント
や、レ−ザ光を用いるアライメントに適用できる。図２
９は、本発明の第９の実施例に係わる半導体装置を示す
ものである。また、図３０は、図２９のＩ−Ｉ´線に沿
う断面図である。
【０１２２】アライメントマ−クは、半導体基板１０上
の絶縁膜１１に形成される凹部１２と凸部１３から構成
されている点において従来と同じである。しかし、当該
アライメントマ−クは、半導体基板１０上から見た場合
に、一つの凸部１３が環状をなしている点において従来
と相違している。言い換えれば、従来のアライメントマ
−ク（図４５及び図４６参照）の凸部１３の中央部を繰
り抜いて、周辺部のみを残したと考えても良い。
【０１２３】また、例えば一つのチップ領域のＸ方向の
アライメントを行うアライメントマ−クの場合には、当
該アライメントマ−クの凸部１３のＸ方向の幅Ｈは、そ
のアライメントマ−ク上に形成される金属膜１４のグレ
インのＸ方向の幅（円形状の場合は直径）又は平均粒径
よりも小さく設定されている。なお、金属膜１４は、高
温スパッタリング法により形成され、又はレ−ザメルト
法により処理され、平坦化されている。
【０１２４】アライメントマ−クは、環状の凸部１３が
複数個だけ、Ｘ方向に列をなして配置されている。当該
半導体装置のアライメントは、凹部１２と凸部１３の境
界のエッジを検出し、当該アライメントマ−クを検出す
ることによって行われる。
【０１２５】図３１は、本発明の第１０の実施例に係わ
る半導体装置を示すものである。また、図３２は、図３
１のＩ−Ｉ´線に沿う断面図である。アライメントマ−
クは、半導体基板１０上から見た場合に、一つの凹部１
２が環状をなしている。また、例えば一つのチップ領域
のＸ方向のアライメントを行うためのアライメントマ−
クの場合、当該アライメントマ−クの凹部１２のＸ方向
の幅Ｈは、そのアライメントマ−ク上に形成される金属
膜１４のグレインのＸ方向の幅（円形状の場合は直径）
又は平均粒径よりも小さく設定されている。なお、金属
膜１４は、高温スパッタリング法により形成され、又は
レ−ザメルト法により処理され、平坦化されている。
【０１２６】アライメントマ−クは、環状の凹部１２が
複数個だけ、Ｘ方向に列をなして配置されている。当該
半導体装置のアライメントは、凹部１２と凸部１３の境
界のエッジを検出し、当該アライメントマ−クを検出す
ることによって行われる。
【０１２７】図３３は、上述の第９の実施例に係わるア
ライメントマ−ク上に金属膜（平坦化処理されたもの）
が形成された半導体装置を示すものである。図３４は、
図３３のＩ−Ｉ´線に沿う断面図を示すものである。ま
た、図３５は、上述の第１０の実施例に係わるアライメ
ントマ−ク上に金属膜（平坦化処理されたもの）が形成
された半導体装置を示すものである。図３６は、図３５
のＩ−Ｉ´に沿う断面図を示すものである。
【０１２８】金属膜１４は、高温スパッタリング法によ
って、半導体基板１０を４６０℃以上の温度に加熱しな
がら当該半導体基板上に堆積されか、又は、スパッタリ
ング法によって半導体基板１０上に堆積された後、レ−
ザメルト法によって、平坦化処理される。
【０１２９】いずれの方法を用いた場合においても、半
導体基板１０上に堆積された金属膜１４には、グレイン
が形成されている。しかし、本発明は、例えば一つのチ
ップ領域のＸ方向のアライメントを行う場合には、アラ
イメントマ−クの凹部又は凸部のＸ方向の幅が、アライ
メントマ−ク上の金属膜のグレインのＸ方向の幅（円形
状の場合には直径）又は平均粒径よりも小さく設定され
ている。さらに、その凹部又は凸部は、環状ををなし、
Ｘ方向に列をなして配置されている。
【０１３０】従って、アライメントマ−クの凹部と凸部
のエッジ（図３３及び図３５において破線で示す）が、
当該アライメントマ−ク上のグレインによって検出し難
くなるという事態が生じない。
【０１３１】図３７は、図３３及び図３４の半導体装置
のアライメントを画像処理により行う場合にステッパが
得る信号波形を示すものである。アライメント信号波形
は、金属膜のグレインによる影響を受けておらず、当該
信号波形の強弱が規則的に繰り返されている。つまり、
ステッパは、正確に、アライメントマ−クの凹部と凸部
のエッジを検出している。従って、半導体装置の正確な
アライメントを行うことができ、当該金属膜の加工等に
際しての支障をなくすことができる。
【０１３２】なお、本実施例のアライメントマ−クは、
画像処理を用いるアライメントやレ−ザ光を用いるアラ
イメントなどに適用できる。図３８は、本発明の第１１
の実施例に係わる半導体装置を示すものである。図３９
は、図３８のＩ−Ｉ´線に沿う断面図である。
【０１３３】アライメントマ−クは、上記第７の実施例
の半導体装置のアライメントマ−クおいて、凸部１３を
ビットパタ−ン、即ち角柱状の絶縁膜１１の集合により
構成したものである。このアライメントマ−クは、例え
ば一つのチップ領域のＸ方向のアライメントを行うため
に設けられる。
【０１３４】また、半導体基板上から見たとき、Ｘ方向
のビットパタ−ンの幅Ｈは、そのアライメントマ−ク上
に形成される金属膜のグレインのＸ方向の幅（円形状の
場合には直径）又は平均粒径よりも小さくなっている。
【０１３５】半導体装置のアライメントは、アライメン
トマ−ク上の金属膜の凹凸を検出し、アライメントマ−
クを検出することによって行われる。上記構成によれ
ば、アライメントマ−クのビットパタ−ン上の金属膜の
凹部と凸部のエッジが、グレインによって検出し難くな
るという事態が生じなく、画像処理などにより、容易に
アライメントマ−クを検出できる。
【０１３６】図４０は、本発明の第１２の実施例に係わ
る半導体装置を示すものである。図４１は、図４０のＩ
−Ｉ´線に沿う断面図である。アライメントマ−クは、
上記第８の実施例の半導体装置のアライメントマ−クお
いて、凹部１２をビットパタ−ン、即ち正方形状のホ−
ルの集合により構成したものである。なお、凹部１２の
ビットパタ−ンは、半導体基板１０上に形成される絶縁
膜１１に設けられる。このアライメントマ−クは、例え
ば一つのチップ領域のＸ方向のアライメントを行うため
に設けられる。
【０１３７】また、半導体基板上から見たとき、Ｘ方向
のビットパタ−ンの幅Ｈは、そのアライメントマ−ク上
に形成される金属膜のグレインのＸ方向の幅（円形状の
場合には直径）又は平均粒径よりも小さくなっている。
【０１３８】半導体装置のアライメントは、アライメン
トマ−ク上の金属膜の凹凸を検出し、アライメントマ−
クを確認することによって行われる。上記構成によれ
ば、アライメントマ−クのビットパタ−ン上の金属膜の
凹部と凸部のエッジが、グレインによって検出し難くな
るという事態が生じなく、画像処理などにより、容易に
アライメントマ−クを確認できる。
【０１３９】図４２は、図３８及び図３９のアライメン
トマ−ク上に金属膜が形成された場合を示している。上
記第１１及び第１２の実施例の特徴は、例えば一つのチ
ップ領域のＸ方向のアライメントを行う場合において、
半導体基板上から見たときに、ビットパタ−ンのＸ方向
の幅Ｈが、そのアライメントマ−ク上に形成される金属
膜のグレインのＸ方向の幅（円形状の場合には直径）又
は平均粒径よりも小さくなっている点にある。
【０１４０】従って、画像処理などにより、アライメン
トマ−ク上の金属膜の凹凸を検出し、アライメントマ−
クを容易に検出することができる。図４３は、図４２の
半導体装置のアライメントを画像処理により行う場合に
ステッパが得る信号波形を示すものである。また、図４
４は、上記第１１及び第１２の実施例におけるアライメ
ントの原理を示すものである。
【０１４１】上述の第１１及び第１２の実施例では、凹
部又は凸部がビットパタ−ンにより構成されている。従
って、画像処理によりアライメントを行う場合には、画
像認識領域１７が複数個のビットパタ−ンを含むことに
なる。つまり、画像認識領域１７のうちビットパタ−ン
を含む領域のアライメント信号波形は、図４４（ａ）に
示すようになり、画像認識領域１７のうちビットパタ−
ンを含まない領域のアライメント信号波形は、図４４
（ｂ）に示すようになる。
【０１４２】そこで、これら両方の信号波形をボトム近
似などの方法によって近似すれば、図４４（ｃ）に示す
ような信号波形が得られる。このような処理を行うこと
により、全体としては、図４３に示すようなアライメン
ト信号波形が得られる。
【０１４３】つまり、図４３のアライメント信号波形
は、金属膜のグレインにより大きな影響を受けておら
ず、当該信号波形の強弱が規則的に繰り返されている。
要するに、ステッパは、正確に、アライメントマ−ク上
の金属膜の凹凸を検出でき、高精度なアライメントが可
能となる。
【０１４４】なお、画像処理を用いるアライメントに変
えて、レ−ザ光を用いるアライメントを行う場合には、
ビットパタ−ン上においてレ−ザ光を走査させることに
より、近似処理などを行わなくても高精度なアライメン
トが可能である。
【０１４５】以上、説明したように、本発明の半導体装
置によれば、例えば一つのチップ領域のＸ方向のアライ
メントを行う場合には、半導体基板上から見た場合に、
アライメントマ−クの凹部又は凸部のＸ方向の幅を、そ
のアライメントマ−ク上に形成される金属膜のグレイン
のＸ方向の幅（円形状の場合は直径）又は平均粒径より
も小さくしている。また、例えば一つのチップ領域のＹ
方向のアライメントを行う場合には、半導体基板上から
見た場合に、アライメントマ−クの凹部又は凸部のＹ方
向の幅を、そのアライメントマ−ク上に形成される金属
膜のグレインのＹ方向の幅（円形状の場合は直径）又は
平均粒径よりも小さくしている。
【０１４６】従って、高温スパッタリング法やレ−ザメ
ルト法により、アライメントマ−ク上の金属膜が平坦化
され、アライメントマ−ク上の金属膜の凹凸が小さくな
っていても、画像処理又はレ−ザの走作により、アライ
メントマ−ク上の金属膜の凹凸を当該金属膜のグレイン
に左右されることなく、正確に検出することができる。
つまり、リソグラフィ−技術におけるアライメントの高
精度化に貢献できる。
【０１４７】
【発明の効果】以上、説明したように、本発明の半導体
装置では、半導体基板上から見た場合に、アライメント
マ−クの凹部又は凸部の幅が、その上に形成されるグレ
インの寸法よりも小さくなっている。
【０１４８】従って、高温スパッタリング法により当該
アライメントマ−ク上に金属膜を形成しても、又は、当
該アライメントマ−ク上に金属膜を形成した後、レ−ザ
メルト法により当該金属膜を処理しても、ステッパによ
るアライメントマ−クのエッジの検出が可能であり、リ
ソグラフィ−技術におけるアライメントの高精度化に貢
献できる。
【０１４９】また、本発明の半導体装置の製造方法で
は、形成予定の金属膜のグレインの平均粒径を予測して
アライメントマ−クを形成し、その後、アライメントマ
−ク上に金属膜を形成している。
【０１５０】従って、ステッパによるアライメントマ−
クのエッジの検出が容易な半導体装置を提供でき、リソ
グラフィ−技術におけるアライメントの高精度化によ
り、歩留りの向上に貢献できる。
【０１５１】また、本発明のアライメント方法では、ア
ライメントは、少なくともアライメントマ−ク上の金属
膜を含む領域を画像認識領域として設定し、前記画像認
識領域に光を当て、その光の反射光を検出するか、また
は、少なくともアライメントマ−ク上の金属膜にレ−ザ
を照射し、当該レ−ザの回折光又は散乱光をを検出する
ことにより行われる。
【０１５２】つまり、アライメントマ−クの幅が金属膜
のグレインの寸法よりも小さいことにより、アライメン
トマ−クを検出する波形に発生するノイズが減り、スル
−プットの向上などが達成できる。
【図面の簡単な説明】
【図１】半導体ウェハ上のチップ領域を示す図。
【図２】図１０の領域Ａを拡大して示す図。
【図３】本発明の第１の実施例に係わる半導体装置を示
す平面図。
【図４】本発明の第２の実施例に係わる半導体装置を示
す平面図。
【図５】本発明の第３の実施例に使う平均粒径の概念を
説明するための図。
【図６】本発明の第３の実施例に使う平均粒径の概念を
説明するための図。
【図７】本発明の第４の実施例に係わる半導体装置を示
す平面図。
【図８】本発明の第５の実施例に係わる半導体装置を示
す平面図。
【図９】本発明の第６の実施例に係わる半導体装置を示
す平面図。
【図１０】画像処理によりアライメントを行うステッパ
を示す図。
【図１１】図１０のステッパの画像認識領域を示す図。
【図１２】図１１の画像認識領域において得られる信号
波形を示す図。
【図１３】レ−ザを用いてアライメントを行うステッパ
を示す図。
【図１４】図１３のステッパのレ−ザの走査経路を示す
図。
【図１５】図１４のレ−ザの走査により得られる信号波
形を示す図。
【図１６】本発明の半導体装置の製造方法の一工程を示
す断面図。
【図１７】本発明の半導体装置の製造方法の一工程を示
す断面図。
【図１８】本発明の半導体装置の製造方法の一工程を示
す断面図。
【図１９】本発明の半導体装置の製造方法の一工程を示
す断面図。
【図２０】本発明の半導体装置の製造方法の一工程を示
す断面図。
【図２１】本発明の半導体装置の製造方法の一工程を示
す断面図。
【図２２】本発明の第７の実施例に係わる半導体装置を
示す平面図。
【図２３】図２２のＩ−Ｉ´線に沿う断面図。
【図２４】本発明の第８の実施例に係わる半導体装置を
示す平面図。
【図２５】図２４のＩ−Ｉ´線に沿う断面図。
【図２６】図２２の半導体装置上に金属膜を堆積した場
合を示す平面図。
【図２７】図２６のＩ−Ｉ´線に沿う断面図。
【図２８】図２６の半導体装置のアライメント信号波形
を示す図。
【図２９】本発明の第９の実施例に係わる半導体装置を
示す平面図。
【図３０】図２９のＩ−Ｉ´線に沿う断面図。
【図３１】本発明の第１０の実施例に係わる半導体装置
を示す平面図。
【図３２】図３１のＩ−Ｉ´線に沿う断面図。
【図３３】図２９の半導体装置上に金属膜を堆積した場
合を示す平面図。
【図３４】図３３のＩ−Ｉ´線に沿う断面図。
【図３５】図３１の半導体装置上に金属膜を堆積した場
合を示す平面図。
【図３６】図３５のＩ−Ｉ´線に沿う断面図。
【図３７】図３３の半導体装置のアライメント信号波形
を示す図。
【図３８】本発明の第１１の実施例に係わる半導体装置
を示す平面図。
【図３９】図３８のＩ−Ｉ´線に沿う断面図。
【図４０】本発明の第１２の実施例に係わる半導体装置
を示す平面図。
【図４１】図４０のＩ−Ｉ´線に沿う断面図。
【図４２】図３８の半導体装置上に金属膜を堆積した場
合を示す平面図。
【図４３】図４２の半導体装置のアライメント信号波形
を示す図。
【図４４】図４２の半導体装置のアライメントの原理を
示す図。
【図４５】従来の半導体装置を示す平面図。
【図４６】図４５のＩ−Ｉ´線に沿う断面図。
【図４７】従来の半導体装置を示す平面図。
【図４８】図４７のＩ−Ｉ´線に沿う断面図。
【図４９】図４５及び図４６の半導体装置上に金属膜を
形成した場合を示す平面図。
【図５０】図４９のＩ−Ｉ´線に沿う断面図。
【図５１】図４７及び図４８の半導体装置上に金属膜を
形成した場合を示す平面図。
【図５２】図５１のＩ−Ｉ´線に沿う断面図。
【図５３】図４９及び図５０の半導体装置から得られる
信号波形を示す図。
【符号の説明】
１０ …半導体基板、 １１，６２ …絶縁膜、 １２ …凹部、 １３ …凸部、 １４，５２，６３ …金属膜、 １５ …ビットパタ−ン、 １６，２４ …グレイン、 １７ …画像認識領域、 ２１，３１，４１，５１，６１ …半導体ウェハ、 ２２−１〜２２−ｎ …チップ領域、 ２３ …ダイシングライン、 ３２，４２ …ステ−ジ、 ３３ …照明装置、 ３４ …テレビカメラ、 ３５ …制御装置、 ３６ …駆動装置、 ３７ …縮小投影レンズ、 ４３ …レ−ザチュ−ブ、 ４４ …検出器、 ４５ …信号処理装置、 ４６ …制御装置、 ４７ …駆動装置、 ４８ …レチクル、 ４９ …レ−ザ照射位置、 ５３，６４ …レジスト膜、 ＸＡ，ＹＡ，ＸＹＡ …アライメントマ−ク。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−212922（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027

Claims (28)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の素子領域を有する半導体ウェハ
    と、 前記半導体ウェハの複数の素子領域以外の領域に形成さ
    れる少なくとも１つの凹部又は凸部から構成される少な
    くとも１つのアライメントマ−クと、 前記アライメントマ−ク上に形成される金属膜とを具備
    し、 前記アライメントマ−クの凹部又は凸部の幅が前記金属
    膜のグレインの平均粒径よりも小さく形成されてなるこ
    とを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記素子領域以外の領域は、ダイシングラインと、オリ
    エンテ−ションフラット部の情報領域とを含み、前記ア
    ライメントマ−クは、前記ダイシングライン及び前記オ
    リエンテ−ションフラット部の情報領域の少なくとも一
    方に形成されてなることを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、 前記アライメントマ−クの平面形状は、四角形、Ｌ字
    形、十字形及び枠形のうちいずれか一つの形状を有して
    いることを特徴とする半導体装置。
  4. 【請求項４】 請求項１記載の半導体装置において、 前記アライメントマ−クは、シリコン酸化膜またはシリ
    コン窒化膜を含む絶縁膜もしくはポリシリコン膜を含む
    導電膜のうちいずれか一つの材料から構成されているこ
    とを特徴とする半導体装置。
  5. 【請求項５】 請求項１記載の半導体装置において、 前記アライメントマ−クは、複数からなり、かつ、互い
    に並置されていることを特徴とする半導体装置。
  6. 【請求項６】 請求項５記載の半導体装置において、 隣接するアライメントマ−クの間隔は、前記金属膜のグ
    レインの平均粒径よりも小さいことを特徴とする半導体
    装置。
  7. 【請求項７】 請求項１記載の半導体装置において、 前記アライメントマ−クは、複数からなり、かつ、行列
    状に配置されていることを特徴とする半導体装置。
  8. 【請求項８】 請求項１記載の半導体装置において、 前記金属膜のグレインの平均粒径は、 ２×（Ｓ／ｎπ）1/2 （但し、Ｓは、半導体ウェハ上の任意の箇所の単位面
    積、ｎは、単位面積Ｓ内に含まれる金属膜のグレインの
    数とする。）により決定されることを特徴とする半導体
    装置。
  9. 【請求項９】 請求項１記載の半導体装置において、 前記金属膜のグレインの平均粒径は、 （ａ×ｂ）1/2 （但し、半導体ウェハ上の任意の箇所における金属膜
    は、半導体ウェハ上から見た場合に概ね楕円形を有し、
    ａは、前記楕円形の長半径、ｂは、前記楕円形の短半径
    とする。）により決定されることを特徴とする半導体装
    置。
  10. 【請求項１０】 請求項８又は９に記載の半導体装置に
    おいて、 前記グレインの平均粒径は、任意の複数の箇所における
    平均粒径値を求め、さらにこれらの平均粒径値を平均す
    ることにより決定されることを特徴とする半導体装置。
  11. 【請求項１１】 請求項１記載の半導体装置において、 前記金属膜は、アルミニウムから構成され、前記アライ
    メントマ−クの幅は、１μｍ以下であることを特徴とす
    る半導体装置。
  12. 【請求項１２】 請求項１記載の半導体装置において、 前記金属膜は、銅から構成され、前記アライメントマ−
    クの幅は、４μｍ以下であることを特徴とする半導体装
    置。
  13. 【請求項１３】 形成予定の金属膜のグレインの平均粒
    径を予測する工程と、 半導体ウェハに形成された複数の素子領域以外の領域
    に、少なくとも１つの凹部又は凸部であり、かつ、前記
    凹部又は凸部の幅が前記金属膜のグレインの平均粒径よ
    りも小さいアライメントマ−クを形成する工程と、 その後、前記アライメントマ−ク上に前記金属膜を形成
    する工程とを具備する半導体装置の製造方法。
  14. 【請求項１４】 請求項１３記載の半導体装置の製造方
    法において、 前記素子領域以外の領域は、ダイシングラインと、オリ
    エンテ−ションフラット部の情報領域とを含み、前記ア
    ライメントマ−クは、前記ダイシングライン及び前記オ
    リエンテ−ションフラット部の情報領域の少なくとも一
    方に形成されてなることを特徴とする半導体装置の製造
    方法。
  15. 【請求項１５】 請求項１３記載の半導体装置の製造方
    法において、 前記アライメントマ−クの平面形状は、四角形、Ｌ字
    形、十字形及び枠形のうちいずれか一つの形状を有して
    いることを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 請求項１３記載の半導体装置の製造方
    法において、 前記アライメントマ−クは、前記金属膜を形成する直前
    の工程の前記半導体ウェハ上に形成される膜に形成され
    ることを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 請求項１３記載の半導体装置の製造方
    法において、 前記アライメントマ−クは、シリコン酸化膜またはシリ
    コン窒化膜を含む絶縁膜もしくはポリシリコン膜を含む
    導電膜のうちいずれか一つの材料から形成されているこ
    とを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 請求項１３記載の半導体装置の製造方
    法において、 前記アライメントマ−クは、複数からなり、かつ、互い
    に並置されていることを特徴とする半導体装置の製造方
    法。
  19. 【請求項１９】 請求項１８記載の半導体装置の製造方
    法において、 隣接するアライメントマ−クの間隔は、前記金属膜のグ
    レインの平均粒径よりも小さいことを特徴とする半導体
    装置の製造方法。
  20. 【請求項２０】 請求項１３記載の半導体装置の製造方
    法において、 前記アライメントマ−クは、複数からなり、かつ、行列
    状に配置されていることを特徴とする半導体装置の製造
    方法。
  21. 【請求項２１】 請求項１３記載の半導体装置の製造方
    法において、 前記金属膜のグレインの平均粒径は、 ２×（Ｓ／ｎπ）１／２ （但し、Ｓは、半導体ウェハ上の任意の箇所の単位面
    積、ｎは、単位面積Ｓ内に含まれる金属膜のグレインの
    数とする。）により決定されることを特徴とする半導体
    装置の製造方法。
  22. 【請求項２２】 請求項１３記載の半導体装置の製造方
    法において、 前記金属膜のグレインの平均粒径は、 （ａ×ｂ）１／２ （但し、半導体ウェハ上の任意の箇所における金属膜
    は、半導体ウェハ上から見た場合に概ね楕円形を有し、
    ａは、前記楕円形の長半径、ｂは、前記楕円形の短半径
    とする。）により決定されることを特徴とする半導体装
    置の製造方法。
  23. 【請求項２３】 請求項２１又は２２に記載の半導体装
    置の製造方法において、 前記グレインの平均粒径は、任意の複数の箇所における
    平均粒径値を求め、さらにこれらの平均粒径値を平均す
    ることにより決定されることを特徴とする半導体装置の
    製造方法。
  24. 【請求項２４】 請求項１３記載の半導体装置の製造方
    法において、 前記金属膜は、アルミニウムから構成され、前記アライ
    メントマ−クの幅は、１μｍ以下になるように形成され
    ることを特徴とする半導体装置の製造方法。
  25. 【請求項２５】 請求項１３記載の半導体装置の製造方
    法において、 前記金属膜は、銅から構成され、前記アライメントマ−
    クの幅は、４μｍ以下になるように形成されることを特
    徴とする半導体装置の製造方法。
  26. 【請求項２６】 形成予定の金属膜のグレインの平均粒
    径を予測する工程と、 半導体ウェハに形成された複数の素子領域以外の領域
    に、少なくとも１つの凹部又は凸部であり、かつ、前記
    凹部又は凸部の幅が前記金属膜のグレインの平均粒径よ
    りも小さいアライメントマ−クを形成する工程と、 前記アライメントマ−ク上に金属膜を形成する工程と、 前記アライメントマ−クを検出することにより、前記半
    導体ウェハの処理の為のアライメントを行う工程とを具
    備することを特徴とするアライメント方法。
  27. 【請求項２７】 請求項２６記載のアライメント方法に
    おいて、 前記アライメントは、少なくとも前記アライメントマ−
    ク上の金属膜を含む領域を画像認識領域として設定し、
    前記画像認識領域に光を当て、その光の反射光を検出す
    ることにより行うことを特徴とするアライメント方法。
  28. 【請求項２８】 請求項２６記載のアライメント方法に
    おいて、 前記アライメントは、少なくとも前記アライメントマ−
    ク上の金属膜にレ−ザを照射し、当該レ−ザの回折光又
    は散乱光をを検出することにより行うことを特徴とする
    アライメント方法。
JP13202094A 1993-06-22 1994-06-14 半導体装置及びその製造方法並びにアライメント方法 Expired - Fee Related JP3034428B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13202094A JP3034428B2 (ja) 1993-06-22 1994-06-14 半導体装置及びその製造方法並びにアライメント方法
US08/263,333 US5532520A (en) 1993-06-22 1994-06-21 Semiconductor wafer with alignment marks
US08/456,695 US5786267A (en) 1993-06-22 1995-06-01 Method of making a semiconductor wafer with alignment marks

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15043193 1993-06-22
JP5-150431 1993-06-22
JP13202094A JP3034428B2 (ja) 1993-06-22 1994-06-14 半導体装置及びその製造方法並びにアライメント方法

Publications (2)

Publication Number Publication Date
JPH07135172A JPH07135172A (ja) 1995-05-23
JP3034428B2 true JP3034428B2 (ja) 2000-04-17

Family

ID=26466691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13202094A Expired - Fee Related JP3034428B2 (ja) 1993-06-22 1994-06-14 半導体装置及びその製造方法並びにアライメント方法

Country Status (2)

Country Link
US (2) US5532520A (ja)
JP (1) JP3034428B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239976B2 (ja) * 1994-09-30 2001-12-17 株式会社東芝 アライメントマーク、半導体装置の製造方法および半導体装置
US20030203390A1 (en) * 1995-10-26 2003-10-30 Kaye Paul H. Coded particles for process sequence tracking in combinatorial compound library preparation
US6307273B1 (en) * 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
JPH1064796A (ja) * 1996-08-23 1998-03-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE69737991T2 (de) * 1996-11-20 2008-04-30 Ibiden Co., Ltd., Ogaki Laserbearbeitungsvorrichtung, verfahren und vorrichtung zur herstellung einer mehrschichtigen, gedruckten leiterplatte
US7732732B2 (en) * 1996-11-20 2010-06-08 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
US5956564A (en) * 1997-06-03 1999-09-21 Ultratech Stepper, Inc. Method of making a side alignment mark
US20020084329A1 (en) * 1997-07-16 2002-07-04 Kaye Paul H. Coded items for labeling objects
DE19733410A1 (de) * 1997-08-01 1999-02-18 Siemens Ag Wafermarkierung
US5966613A (en) * 1997-09-08 1999-10-12 Lsi Corporation Consistent alignment mark profiles on semiconductor wafers using metal organic chemical vapor deposition titanium nitride protective
US5981352A (en) * 1997-09-08 1999-11-09 Lsi Logic Corporation Consistent alignment mark profiles on semiconductor wafers using fine grain tungsten protective layer
US5926720A (en) * 1997-09-08 1999-07-20 Lsi Logic Corporation Consistent alignment mark profiles on semiconductor wafers using PVD shadowing
US6146969A (en) * 1999-01-19 2000-11-14 Chartered Semiconductor Manufacturing Ltd. Printing optimized global alignment mark at contact/via layers
US6054361A (en) * 1999-02-11 2000-04-25 Chartered Semiconductor Manufacturing, Ltd. Preserving the zero mark for wafer alignment
JP2000252236A (ja) * 1999-03-03 2000-09-14 Toshiba Corp 半導体装置及びその製造方法
KR100293378B1 (ko) 1999-08-31 2001-06-15 윤종용 반도체 장치의 제조방법
US6342735B1 (en) 1999-09-01 2002-01-29 International Business Machines Corporation Dual use alignment aid
TW587332B (en) 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
GB0009719D0 (en) * 2000-04-19 2000-06-07 Scient Generics Ltd A method of fabricating coded particles
US6809244B1 (en) * 2001-02-16 2004-10-26 Dekalb Genetics Corporation Plants and seeds of corn variety I363128
JP4837971B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8546172B2 (en) 2008-01-18 2013-10-01 Miasole Laser polishing of a back contact of a solar cell
US8536054B2 (en) * 2008-01-18 2013-09-17 Miasole Laser polishing of a solar cell substrate
US8586398B2 (en) * 2008-01-18 2013-11-19 Miasole Sodium-incorporation in solar cell substrates and contacts
US8288877B1 (en) 2008-10-25 2012-10-16 Hrl Laboratories, Llc Actuator enhanced alignment of self-assembled microstructures
US8736082B1 (en) * 2008-10-25 2014-05-27 Hrl Laboratories, Llc Key structure and expansion enhanced alignment of self-assembled microstructures
US8076544B2 (en) * 2009-10-15 2011-12-13 M.S. Technologies, L.L.C. Soybean cultivar S080202
US9099481B2 (en) 2013-03-15 2015-08-04 Semiconductor Components Industries, Llc Methods of laser marking semiconductor substrates

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE230648C (ja) *
GB1550867A (en) * 1975-08-04 1979-08-22 Hughes Aircraft Co Positioning method and apparatus for fabricating microcircuit devices
US4327292A (en) * 1980-05-13 1982-04-27 Hughes Aircraft Company Alignment process using serial detection of repetitively patterned alignment marks
GB2109538A (en) * 1981-11-02 1983-06-02 Philips Electronic Associated Electron beam alignment
JPS59232416A (ja) * 1983-06-16 1984-12-27 Oki Electric Ind Co Ltd アライメントマ−ク
US4566177A (en) * 1984-05-11 1986-01-28 Signetics Corporation Formation of electromigration resistant aluminum alloy conductors
US4623403A (en) * 1984-06-15 1986-11-18 Texas Instruments Incorporated Indexing of laser beam for programming VLSI devices
JP2723508B2 (ja) * 1985-10-21 1998-03-09 日本電気株式会社 電子線直接描画のためのアライメント方法
JP2897248B2 (ja) * 1989-04-18 1999-05-31 富士通株式会社 半導体装置の製造方法
JPH03197648A (ja) * 1989-12-26 1991-08-29 Nippon Mining Co Ltd リードフレーム材
US5325414A (en) * 1991-02-01 1994-06-28 Sortec Corporation X-ray mask alignment method and apparatus therefor as well as X-ray mask to be used to said method and said apparatus
US5262361A (en) * 1992-01-07 1993-11-16 Texas Instruments Incorporated Via filling by single crystal aluminum
JPH05315327A (ja) * 1992-02-10 1993-11-26 Tadahiro Omi 半導体装置及びその製造方法
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
JPH06172896A (ja) * 1992-12-04 1994-06-21 Nikko Kinzoku Kk 高力高導電性銅合金

Also Published As

Publication number Publication date
US5786267A (en) 1998-07-28
US5532520A (en) 1996-07-02
JPH07135172A (ja) 1995-05-23

Similar Documents

Publication Publication Date Title
JP3034428B2 (ja) 半導体装置及びその製造方法並びにアライメント方法
US5525840A (en) Semiconductor device having an alignment mark
EP0370834B1 (en) Method of manufacturing a semiconductor device
US6255189B1 (en) Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern
JP3371852B2 (ja) レチクル
US6320187B1 (en) Magnification and rotation calibration patterns for particle beam projection system
JP3538948B2 (ja) 半導体ウェハの露光方法
JP3970546B2 (ja) 半導体装置及び半導体装置の製造方法
JP2723508B2 (ja) 電子線直接描画のためのアライメント方法
JPH0722179B2 (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
JP3248580B2 (ja) 重ね合わせ精度測定マークおよび重ね合わせ精度測定方法
JP2840775B2 (ja) 露光位置合せ方法
KR0139702B1 (ko) 반도체장치 및 그 제조방법과 얼라인먼트방법
JP3313543B2 (ja) 露光装置用位置合せ装置及び位置合わせ方法
JP2964978B2 (ja) 半導体製造方法と半導体製造システムおよびそれらにより製造された半導体デバイス
JPS5885532A (ja) 電子ビ−ムによる位置決め方法
JP3102025B2 (ja) 縮小投影露光方法
JPH11162810A (ja) 電子ビーム露光用アラインメントマーク
US7098546B1 (en) Alignment marks with salicided spacers between bitlines for alignment signal improvement
US6984531B2 (en) Electrical field alignment vernier
JP2693919B2 (ja) 半導体基板および半導体装置の製造方法
JPH02150014A (ja) 露光位置合わせ方法
JP3526848B2 (ja) レジストマーク
JP4255677B2 (ja) 露光方法とそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees